专利名称：场效应晶体管及其制造方法
技术领域：
本发明主要涉及适用于1GHz以上的高频带使用的场效应晶体管及 其制造方法。
背景技术：
利用1GHz以上的高频带的无线通信以近来便携式电话的普及为 首，正利用WiMAX等进行面向高频带的各种系统的开发和整备。此夕卜， 可以预想今后60GHz频带的高速大容量通信系统或70 80GHz频带的 车载雷达系统等亳米波无线通信的市场也会更加扩大。在收发这些高 频带无线信号的部分，主要使用化合物半导体、特别是以GaAs为衬底 的称之为MESFET、 HFET或HEMT的场效应晶体管。 一般，通信系统的 普及必须降低终端系统的成本。在硅处理工艺中，原来硅和作为表面绝缘膜使用的利用热氧化形 成的氧化硅膜非常稳定且防湿性好，此外，在半导体上层叠有夹着层 间绝缘膜的多层布线，对于耐湿性也很有效。但是，终端的收发模块使用的化合物半导体场效应晶体管，因本 来其化合物半导体本身的耐湿性就非常差，加之，层叠绝缘膜的耐湿性也并不好，如果膜厚很薄，则在100nm以下的台阶差下由于覆着膜 的不良等原因水分容易进入，从而导致特性恶化的问题。因此，以往 将其封装在气密密封封装体中之后再使用。但是，由于气密密封封装体其所花的成本比晶体管芯片还高，所 以，为了采用简易的封装体以降低成本，迫切需要提高晶体管芯片单 体的耐湿性。因此，为了提高耐湿性，提出了增加耐湿绝缘膜的膜厚 的方案。但是，因在高频带工作，所以当耐湿绝缘膜的膜厚变厚时，空间 容量增大，存在特性下降的问题。特别是，对于经常在毫米频带使用 的HEMT结构，若在栅极和半导体表面之间存在绝缘膜，则栅极电容大 大增加，存在增益明显下降的问题。因此，为了防止空间电容的增大，提出了一种半导体装置的制造
方法，即，在n型活性层上覆着氧化硅膜，该氧化硅膜作为栅极隔离 (gate lift-off )的隔离子(spacer)，并在其上覆着比氧化膜更 薄的氮化硅膜，在利用光致抗蚀剂对栅极形成部进行构图之后，利用 干蚀刻除去该氮化膜，然后，利用湿蚀刻只将氧化膜除去直至衬底， 而几乎不对氮化膜进行蚀刻，进而，进行侧面蚀刻，在氮化膜下部设 置空隙，其次，形成凹槽(recess)，蒸镀栅极金属，使用抗蚀剂进 行隔离，形成栅极，填充氮化膜和栅极之间，并在凹槽内形成空洞(例 如，参照专利文献l)。[专利文献l]特开平5-63003号公报但是，在形成凹槽之后形成栅极，将氮化硅膜和栅极之间填塞而 在凹槽内形成空洞，因此为了形成凹槽，覆着氧化硅膜和氮化硅膜， 并在氮化硅膜上设置开口，以便用来设置栅电极，从该开口将氧化硅 膜除去直至n型活性层，且利用侧面蚀刻在氮化硅膜的下部设置空隙， 这需要很多道工序，因此，存在成本上升的问题。发明内容本发明的目的在于提供一种价格低廉的场效应晶体管及其制造方 法，通过耐湿绝缘膜的厚膜层叠对栅极周围进行防湿处理，而且可以 抑制栅极电容的增大。本发明的场效应晶体管是在半导体层上配设有T型或r型栅电 极、通过n型参杂的半导体区设置的漏电极和源电极的场效应晶体管， 具有将上述栅电极的周围和上述半导体层的表面覆盖的膜厚为50nm以 下的绝缘膜和以催化剂CVD法堆积而将上述绝缘膜覆盖的氮化硅膜， 利用上述氮化硅膜，在上述栅电极的相当于张开的伞罩的部分和上述 半导体层之间形成空洞。本发明的场效应晶体管具有如下效果通过利用催化剂CVD法将 具有防湿效果的氮化硅膜堆积成厚膜，可以在栅电极的相当于张开的 伞罩的部分和半导体层之间形成空洞，因此，能够省却用于形成空洞 的工序，降低制造成本。
图1是本发明实施形态1的场效应晶体管的截面图。
图2是表示使空洞周围的绝缘膜的膜厚可变、仿真求出的栅-漏间电容的曲线图。图3是表示使栅电极的张开的伞罩和覆盖层之间的距离可变、仿真求出的栅-漏间电容的曲线图。图4是表示仿真栅-漏间电容时使用的计算器件模型的图。图5是表示使用计算器件模型使栅极向漏极侧延伸部分可变、仿真求出的栅-漏间电容的曲线图。图6是本发明实施形态3的场效应晶体管的截面图。图7是表示使从r型栅电极的相当于伞柄(shank)部分的侧面向漏电极侧延伸的绝缘膜的宽度可变、仿真求出的耐压和栅-漏间电容的曲线图。
具体实施方式
实施形态1.图l是本发明实施形态1的场效应晶体管的截面图。如图1所示，本发明实施形态1的场效应晶体管1，具有由在作为 半绝缘性衬底的半绝缘性GaAs衬底上生长的未参杂GaAs的外延层形 成的緩冲层3、由在该緩冲层3上生长的未参杂GaAs的外延层形成的 沟道层4、由在该沟道层4上生长的未参杂AlGaAs的外延层形成的栅 极接触层5、由在该栅极接触层5上生长的未参杂GaAs的外延层形成 的栅极埋入层6、以及由在栅极埋入层6上生长之后进行构图并使其离 开规定的距离的n+型GaAs的外延层形成的2个覆盖层(capping layer) 7a、 7b。再有，将緩冲层3、沟道层4、栅极接触层5、栅极 埋入层6以及覆盖层7a、 7b统称作半导体层2。该未参杂AlGaAs的外延层是n型参杂的本征半导体。此外，该未 参杂GaAs的外延层是n型参杂的本征半导体。此外，本实施形态1的场效应晶体管1具有在一个覆盖层7a上形 成的源电极8、在另一个覆盖层7b上形成的漏电极9、 一部分埋入栅 极埋入层6且控制流向源电极8和漏电极9之间的沟道层4的电流的 栅电极10、将半导体层2露出的表面覆着的绝缘膜11和覆盖绝缘膜 11的防湿绝缘膜12。在该栅极埋入层6中设置使栅极接触层5从底面露出的贯通孔21。而且，还设置凹槽23，将该贯通孔21包在里面，且截面比贯通孔 21的截面大，使栅极埋入层6从底部露出来。该栅电极IO是伞状的T型栅极结构，相当于伞柄的部分将贯通孔 21贯通，相当于伞柄的部分的一个端部与栅极接触层5接触，相当于 伞罩的部分张开。再有，栅电极10是TaN/Au的2层结构。另外，在 毫米频带HEMT结构的场效应晶体管中，必须使栅极长度在0. 5nm以 下，若栅极长度小，则栅极电阻增大且增益下降，所以为了达到使不 与半导体层2接触的相当于伞罩的部分张开来降低栅极电阻的目的， 有必要将栅电极10的结构做成T型栅极结构。此外，栅电极10的相 当于伞罩的部分影响最大的是栅-漏间电容，所以，相当于伞罩的部 分向源极侧延伸或不延伸都与本发明无关。也就是，当相当于伞罩的 部分向源极侧延伸时，是T型栅极结构，不延伸时是r型栅极结构。因此，如图2所示，若将绝缘膜的膜厚作为变量对栅-漏间电容 Cgd进行仿真，则绝缘膜的膜厚越厚栅-漏间电容Cgd越大，故在形成 空洞的栅极埋入层6、覆盖层7a、 7b和栅电极10的表面形成工艺中通 常使用的50nm以下的绝缘膜11。通过像这样用绝缘膜ll覆盖半导体 层2的表面，可以不使半导体层2的表面暴露在气相(vapor phase) 中，从而防止因表面缺陷等不稳定性而导致器件特性的变化。防湿绝缘膜12作为一个整体覆着源电极8的侧面、覆盖层7a、 7b 的表面、栅极埋入层6的表面和栅电极10的相当于张开的伞罩的表面 和侧面的部分。作为该防湿绝缘膜12，适合使用利用催化剂CVD法形成的氮化硅 膜(以下称作SiNx膜，也包括像Sh仏那样的不是化学计量法 (stoichiometric)的情况)。再有，作为通常经常被使用的防湿绝 缘膜12，其余还有氧化硅膜(Si0膜)或氮氧化硅膜(Si0N膜)等， 因介电常数比SiNx小，故电容减小，但耐湿性和耐药品性差。此外，在该实施形态1的场效应晶体管1中，在栅电极10的相当 于张开的伞罩的部分和半导体层2之间形成有空洞14。因此，就形成该空洞14的制造方法进行说明。为了形成该空洞 14，使用催化剂CVD法形成SiNx膜。在催化剂CVD法中，设置在晶片上部的高温鵠丝在硅烷(SiHO
和氨(NHO反应时起催化剂的作用，而且不加热晶片、不使用等离子 体等就可以形成SiNx膜。由于不发生等离子体，故不会损坏半导体层 2的表面，成为折射率非常高(折射率n约为2. 05 )的SiNx膜，且耐 湿性和耐药品(稀释的氟酸)性也非常高。再有，关于利用该催化剂 CVD法形成的SiNx膜的特性，在A.Masuda和其余4位作者的"由化 学气相沉积接触反应形成的高耐湿性氮化硅膜和对砷化镓场效应晶体 管的应用Highly moisture-resistive silicon nitride films prepared by catalytic chemical vapor deposition and application to gallium arsenide field-effect transistors"， Vac画、74巻、2004年，P. 525-529中有详细记栽。在催化剂CVD法中，晶片衬底温度可以是300x:以下的低温(在通 常的等离子体CVD法中，晶片衬底温度是400 6001C )，这对于高折 射率膜的形成很有效，但是，因晶片衬底温度低，故SiNx在表面不怎 么扩散，SiNx在被栅电极10的相当于张开的伞罩的部分覆盖的栅极埋 入层6的表面和栅电极10的相当于伞柄的部分的侧面蔓延的情况很 少。通常，从被栅电极10的相当于伞罩的部分覆盖的对栅极埋入层6 表面的不充分覆着这一点来看，SiNx蔓延少可以说是一种缺点，但是， 本发明中却利用 一种逆向思维，SiNx膜在栅电极10的相当于伞罩的部 分和覆盖层7a、 7b之间连在一起，而且可以在该连接的SiNx膜的栅 极埋入层6—侧形成与外部隔离的空洞14。这样，通过利用催化剂CVD法在包含栅电极10的半导体层2的表 面厚厚地层叠SiNx膜，可以保持良好的耐湿性，同时，通过在栅电极 10的相当于张开的伞罩的部分和半导体层2之间形成空洞14，可以使 栅- 漏间电容与在栅电极10的相当于张开的伞罩的部分和半导体层2 之间埋入绝缘膜的情况相比降低。这意味着利用催化剂CVD法堆积空洞14的最佳制造方法。当利用催化剂CVD法堆积SiNx膜时，使平坦处的膜厚在200nm以 上。这是因为，当利用催化剂CVD法对具有凹凸的结构堆积SiNx膜时， 可知凹凸侧壁的膜厚成为平坦处的一半以下，为了提高耐湿性，就必 须使所有的地方的膜厚在50~100nm以上，所以就有必要使平坦处的 膜厚在200nm以上。再有，该SiNx膜可以是l层，也可以层叠多层。
虽然可以说栅电极10的相当于张开的伞罩的部分和半导体层2之 间的距离越长越可以降低栅极电容，但为了使用催化剂CVD法堆积 SiNx膜并形成空洞14，就有必要使栅电极10的相当于张开的伞罩的 部分和半导体层2之间的距离为SiNx膜的膜厚以下。虽然半导体层2内的耗尽层的行为对栅-漏间电容有很大的影 响，但外部结构、特别是栅电极10的相当于张开的伞罩的部分和覆盖 层7b的重合程度也有影响。可以将其看成是栅电极10的相当于张开 的伞罩的部分和覆盖层7b之间的准(pseudo)平行平板电容。因此，通过使栅电极10的相当于张开的伞罩的部分的漏电极9一 侧的端部和覆盖层7b的栅电极10 —侧的端部之间的间隙(以下简称 "Lgd")可变，仿真求出栅-漏间电容Cgd。再有，将栅电极10的 相当于张开的伞罩的部分向漏电极9一侧延伸的长度设定为0. 75ium进 行仿真。图3中示出仿真的结果，栅-漏间电容Cgd与Lgd成反比关系。 而且，当Lgd从0. 2pm向0. 75拜变化时，栅-漏间电容Cgd降低 0. 03pF，而当Lgd从O. 75jLim变化到1.85)um时，栅-漏间电容Cgd也 只降低O. 005pF。因此，当使Lgd大于等于栅电极10的相当于张开的 伞罩的部分向漏电极9 一侧延伸的长度时，可以使准平行平板电容足 够小。再有，在该实施形态l中，作为半导体层，使用以GaAs为基本成 分的化合物半导体AlGaAs和GaAs的外延层进行了说明，但是，也可 以使用其它以氮化镓(GaN)、砷化铝(AlAs)、磷化镓(GaP )、锑 化镓(GaSb )、氮化铝(A1N )、氮化铟(InN )、磷化铟(InP )等为 基本成分的外延层作为半导体层。此外，使用TaN/Au的2层结构说明了栅电极10的T型栅极结构， 但是，其它的T型栅极结构、例如Ti/Al结构、Ti/Pt/Au结构、WSi/Au 结构也没有问题。此外，T型栅极结构是与半导体的接合部分被埋入的形状，但也可 以不埋入。此外，在栅极旁边的半导体表面有凹槽23，但也可以没有凹槽。 实施形态2.图4表示仿真栅-漏间电容时使用的计算器件模型。
在实施形态2中，使实施形态1的场效应晶体管1的栅电极10的 相当于张开的伞罩的部分向漏电极9 一侧延伸的长度(以下称作"栅 极向漏极侧的延伸GH")可变，对栅-漏间电容Cgd进行仿真。在该仿真中，使用图4所示的计算器件模型，对于在栅极上和源 电极8与漏电极9之间充填相对介电常数为7. 55的SiNx且在栅电极 10的相当于张开的伞罩的部分和半导体层2之间形成空洞14的结构 (实施形态2的结构)、在包含栅电极10的相当于张开的伞罩的部分 和半导体层2之间在内的栅极上和源电极8与漏电极9之间充填相对 介电常数为2. 1的低介电常数膜的结构(比较例1的结构)、以及在 包含栅电极10的相当于张开的伞罩的部分和半导体层2之间在内的栅 极上和源电极8与漏电极9之间充填相对介电常数为3. 9的氧化硅的 结构(比较例2的结构)，进行了栅-漏间电容Cgd的仿真。再有，在该仿真中，设栅极电压为-2V，漏极电压为0V。此外，虽然栅极电容有栅-漏间电容Cgd和栅-源间电容，但栅 -源间电容大致依赖于半导体内耗尽层电容，特别是栅极接合面积， 几乎不受外部结构的影响，所以不属于探讨的范围。图5表示仿真的结果，不管那种结构，栅极向漏极侧的延伸GH越 大，栅-漏间电容Cgd越增加，但是，实施形态2的结构的计算器件 模型与比较例1或比较例2的结构的计算器件模型相比，增加率小。 而且，在实施形态2的结构的计算器件模型中，当栅极向漏极侧的延 伸GH为0. 8,时，其栅-漏间电容Cgd与比较例1结构的计算器件模 型相等，进而，当栅极向漏极侧的延伸GH变大时，实施形态2结构的 计算器件模型的栅-漏间电容Cgd更小。此外，在实施形态2的结构的计算器件模型中，当栅极向漏极侧 的延伸GH为0. 5，以上时，其栅-漏间电容Cgd比由比较例2结构的 计算器件模型的栅-漏间电容C gd小。这样，若使栅电极10的相当于张开的伞罩的部分向漏电极9一侧 延伸的长度GH为0. 9拜以上时，能够降低栅极电阻，同时可以使栅-漏间电容Cgd低于以低介电常数膜充填的结构。再有，作为低介电常数膜，对相对介电常数为2.1的膜进行了仿 真，但在现在经常使用的低介电常数膜中，相对介电常数2.1是属于 最小的一种。但是，若相对介电常数低则成为疏松(coarse)的膜的
可能性高，所以耐湿性差。实施形态3.图6是本发明实施形态3的场效应晶体管的截面图。 本发明实施形态3的场效应晶体管1B，其栅电极10B与实施形态 1的场效应晶体管1不同，其余都相同，所以对同样的部分添加同样的 符号并省略其说明。如图6所示，本实施形态3的栅电极IOB是相当于张开的伞罩的 部分只向漏电极9一侧延伸的r型栅极结构。而且，在栅电极10的相 当于张开的伞罩的部分和半导体层2之间，在从栅电极10B的相当于 伞柄的部分的侧面向漏电极9 一侧延伸的部分填充SiNx，其余是空洞 14。而且，对实施形态3的场效应晶体管IB的耐压和栅-漏间电容Cgd 进行了仿真。在该仿真中，使从栅电极10B的相当于伞柄的部分的侧 面向漏电极9一侧延伸的SiNx的宽度(以下，称作"栅极茎侧绝缘膜 宽度GS，，)可变，再求出耐压和栅-漏间电容Cgd。再有，耐压用漏 电流达到0. lmA/mm的栅-漏间电压来表示。此外，在该仿真中，设栅 电极10B的相当于张开的伞罩的部分向漏电极9 一侧延伸的长度GH为 2pin。即，使栅极茎侧绝缘膜宽度GS在Oiiun到2，之间可变。图7表示仿真结果，栅-漏间电容Cgd相对栅极茎侧绝缘膜宽度 GS大致成比例增大，但在栅极茎侧绝缘膜宽度GS大于等于liiun时，耐 压Vgdo饱和。因此，若设栅极茎侧绝缘膜宽度GS为l一左右时，则 耐压Vgdo和没有空洞14时大致相同，但栅-漏间电容Cgd只增加一 半左右，所以，能够提高耐压Vgdo同时抑制栅-漏间电容Cgd的增加。
权利要求
1.一种场效应晶体管，在半导体层上配设有T型或Γ型栅电极、通过n型参杂的半导体区设置的漏电极和源电极，其特征在于具有将上述栅电极的周围和上述半导体层的表面覆盖的膜厚小于等于50nm的绝缘膜，和以催化剂CVD法堆积而将上述绝缘膜覆盖的氮化硅膜，利用上述氮化硅膜，在上述栅电极的相当于张开的伞罩的部分和上述半导体层之间形成空洞。
2. 权利要求l记载的场效应晶体管，其特征在于利用上述催化 剂CVD法堆积的氮化硅膜的平坦处的膜厚为200rnn以上，上述栅电极的相当于张开的伞罩的部分和上述半导体层之间的最 短距离小于等于上述氮化硅膜的膜厚。
3. 权利要求l记栽的场效应晶体管，其特征在于 上述栅电极的相当于张开的伞罩的部分向上述漏电极侧延伸的长度大于等于0. 9pm。
4. 权利要求2记载的场效应晶体管，其特征在于 上述栅电极的相当于张开的伞罩的部分向上述漏电极侧延伸的长度大于等于0.9，。
5. 权利要求1至4的任何一项记载的场效应晶体管，其特征在于 上述栅电极的相当于张开的伞罩的部分向上述漏电极侧延伸的长度大于等于lpm，在上述栅电极的相当于张开的伞罩的部分和上述半导体层之间， 从上述栅电极的相当于伞柄的部分的侧面向漏电极方向的不到1拜的 区域由上述氮化硅膜填充，其余的区域形成空洞。
6. —种场效应晶体管的制造方法，是在半导体层上配设有t型或r型栅电极的场效应晶体管的制造方法，其特征在于包括在上述栅电极的周围和上述半导体层的表面形成膜厚小于等 于50nm的绝缘膜的工序，和通过以催化剂CVD法堆积氮化硅膜，在上述栅电极的相当于张开 的伞罩的部分和上述半导体层之间形成空洞的工序。
全文摘要
本发明提供一种价格低廉的场效应晶体管及其制造方法，通过耐湿绝缘膜的厚膜层叠对栅电极周围进行防湿处理，而且可以抑制栅极电容的增大。上述场效应晶体管是在半导体层上配设有T型或Γ型栅电极、通过n型参杂的半导体区设置的漏电极和源电极的场效应晶体管，具有将上述栅电极的周围和上述半导体层的表面覆盖的膜厚小于等于50nm的绝缘膜和以催化剂CVD法堆积而将上述绝缘膜覆盖的氮化硅膜，利用上述氮化硅膜，在上述栅电极的相当于张开的伞罩的部分和上述半导体层之间形成空洞。
文档编号H01L29/772GK101162731SQ20071010233
公开日2008年4月16日 申请日期2007年4月30日 优先权日2006年10月12日
发明者天清宗山, 户塚正裕 申请人:三菱电机株式会社