专利名称：双稳态电阻随机存取存储器的结构与方法
技术领域：
本发明涉及基于以相转换为基础的存储材料(包括以硫属化物为基础的材料与其他材料)的高密度存储元件，以及用以制造这种元件的方法。
背景技术：
以相转换为基础的存储材料被广泛地运用于读写光碟片中。这些材料包括有至少两种固态相，包括如大部分为非晶态的固态相，以及大体上为结晶态的固态相。激光脉冲用于读写光碟片中，以在二种相中切换，并读取此种材料在相转换之后的光学性质。
如硫属化物及类似材料的这种相转换存储材料，可通过施加其大小适用于集成电路中的电流，而致使晶相转换。一般而言非晶态的特征其电阻高于结晶态，此电阻值可轻易测量得到而用以作为指示。这种特性则引发使用可编程电阻材料以形成非挥发性存储器电路等关注，此电路可用于随机存取读写。
从非晶态转变至结晶态一般为低电流步骤。从结晶态转变至非晶态(以下指称为重置(reset))一般为高电流步骤，其包括短暂的高电流密度脉冲以融化或破坏结晶结构，其后此相转换材料会快速冷却，抑制相转换的过程，使得至少部份相转换结构得以维持在非晶态。理想状态下，致使相转换材料从结晶态转变至非晶态的重置电流幅度应越低越好。欲降低重置所需的重置电流幅度，可通过减低在存储器中的相转换材料元件的尺寸、以及减少电极与此相转换材料的接触面积而达成，因此可针对此相转换材料元件施加较小的绝对电流值而达成较高的电流密度。
此领域发展的一种方法为致力于在集成电路结构上形成微小孔洞，并使用微量可编程的电阻材料填充这些微小孔洞。致力于这种微小孔洞的专利包括于1997年11月11日公开的美国专利第5,687,112号”Multibit Single Cell Memory Element Having Tapered Contact”、发明人为Ovshinky；于1998年8月4日公开的美国专利第5,789,277号”Method of Making Chalogenide[sic]Memory Device”、发明人为Zahorik等；于2000年11月21日公开的美国专利第6,150,253号”Controllable Ovonic Phase-Change Semiconductor Memory Deviceand Methods of Fabricating the Same”、发明人为Doan等。
公知的相转换存储器与结构会产生的特殊问题在于其所产生的散热效应。一般而言，先前技术教示如何使用金属电极于相转换存储元素的两侧，而电极的尺寸大约等于相转换构件。这些电极会作为散热装置，金属的高导热性会快速地将热量导离相转换材料。由于相转换现象为加热的结果，因此散热效应会导致需要更大的电流以产生理想的相转换现象。
此外，在以非常小的尺度制造这些装置、以及期望满足生产大尺寸存储装置时所需求的严格工艺变数时，则会遭遇到问题。较佳地提供一种存储单元(memory cell)结构其包括有小尺寸以及低重置电流，以及用以制造这种结构的方法其可满足生产大尺寸存储装置时的严格工艺变数规格。此外，较佳地提供一种工艺与结构其相容于制造同一集成电路的周边电路。
发明内容
本发明描述了用以形成双稳态电阻随机存取存储器的结构与方法，其通过在存储单元元件中介定加热区域，而减少了从电极所散失的热量。此加热区域界定于包括有可编程电阻存储材料的核心构件中，此可编程电阻存储材料接触至上可编程电阻存储构件与下可编程电阻存储构件。此下可编程电阻存储构件的侧边对准至包括有钨栓塞的底电极的侧边。此下可编程电阻构件与底电极作用为第一导体，使得从第一导体所散失的热量可减少。在核心构件中的可编程电阻存储材料接触至上可编程电阻存储材料。此上可编程电阻存储材料与顶电极作用为第二导体，使得从第二导体所散失的热量可减少。
在本发明第一目的中，披露一种存储元件包括有顶电极结构其垂直地与底电极分离，该底电极包括栓塞；上可编程电阻存储构件其具有与该顶电极结构电接触的接触表面；下可编程电阻存储构件其具有与该底电极电接触的接触表面，该可编程下电阻构件的侧边与该栓塞的侧边对准；以及核心构件其包括可编程电阻存储材料，该可编程电阻存储材料设置于侧壁子(spacer)之内以界定加热区域、并设置于该上与下可编程电阻存储构件之间，该核心构件电接触至该上与下可编程电阻构件。
在本发明的第二目的中，披露一种存储元件其包括第一电极其垂直地与第二电极分离，该第二电极包括栓塞；上可编程电阻存储构件，其具有电接触至该第一电极的接触表面；下可编程电阻存储构件，其具有电接触至该第二电极的接触表面，该下可编程电阻构件的侧边对准至该栓塞的侧边；以及核心构件其包括可编程电阻材料，该可编程电阻存储材料设置于介层窗内以界定加热区域、并设置于该上与下可编程电阻存储构件之间，该心核构件电接触至该上与下可编程电阻构件。
在介电侧壁子或介层窗中的相当小区域的电阻存储材料而代表活性区域者，即为加热区域。在此加热区域的周围所造成的低散热效果，减少了从导电材料所散失的热量，此加热区域可包括其他电阻存储材料、介电侧壁子、以及介电层，例如金属位线或钨栓塞，其进而可减少SET以及RESET编程电流。此外，从顶电极(例如金属位线以及上电阻存储材料)与底电极(例如钨栓塞与下电阻存储材料)所散失的热量也被减低。可编程电阻存储材料设置于顶电极之下，由于此可编程电阻存储材料具有低导热性，因此减少了从顶电极所散失的热量。可编程电阻存储材料填充于钨栓塞的顶部，由于此可编程电阻存储材料具有低导热性，减少了从钨栓塞所散失的热量。此外，被设置于钨栓塞的顶部的电阻存储材料自我对准至钨栓塞的宽度。
存储阵列包括多个这种存储元件与存取晶体管，其排列为高密度阵列的列与行。此存取晶体管在半导体基板内包括源极与漏极区域，以及耦接至字线的栅极，此字线沿着存储单元的各列所设置。这些存储单元形成于位于集成电路的存取晶体管之上的层内，其具有从对应存取晶体管的漏极延伸至在对应存储元件的底电极的接点。位线利用一层位于存储单元之上的金属而构成，且具有从对应存储元件的顶电极、延伸至在阵列中沿着存储单元的脚位的位线的接点。在本发明实施例中，二列存储单元共用源极接点，其具有耦接至此源极接点、且大致上平行沿着阵列中字线的共同源极线。
较佳地，本发明减少了热量的散失，其中上与下可编程电阻存储构件减少散失从核心构件的加热区域所产生的热量。本发明亦减低了编程电流的量。
以下详细说明本发明的结构与方法。本发明的内容说明的目的并非在于定义本发明。本发明是由权利要求所定义的。本发明的实施例、特征、目的及优点等将可通过下列说明书以及附图获得充分了解。
图1示出了本发明的一种双稳态电阻随机存取存储阵列；图2示出了本发明实施例的集成电路的简化方块图；图3示出了本发明第一实施例中，双稳态电阻随机存取存储器的剖面图，其具有I型结构的可编程电阻存储材料；图4根据本发明的第一实施例，示出了用以制造双稳态电阻随机存取存储器的方法的第一步骤，其形成了层间介电质；图5根据本发明的第一实施例，示出了用以制造双稳态电阻随机存取存储器的方法的第二步骤，包括钨蚀刻、形成电阻存储材料、以及研磨；图6根据本发明的第一实施例，示出了用以制造双稳态电阻随机存取存储器的方法的第三步骤，形成介电层沉积，接着进行介电侧壁子蚀刻；图7根据本发明的第一实施例，示出了用以制造双稳态电阻随机存取存储器的方法的第四步骤，包括沉积第二电阻存储材料与金属，接着图形化位线；图8根据本发明的实施例，示出了在此双稳态电阻存储器中的加热区域；图9根据本发明的第二实施例，示出了用以制造双稳态电阻随机存取存储器的方法，包括形成介层窗；图10根据本发明的第二实施例，示出了用以制造双稳态电阻随机存取存储器的方法的下一步骤，包括进行电阻存储材料与金属的沉积，并图形化位线；图11根据本发明的第二实施例，示出了用以制造双稳态电阻随机存取存储器的方法的下一步骤，包括形成介层窗。
主要元件符号说明100 存储阵列123，124字线128 共同源极线132，133底电极构件134，137顶电极构件135 存储单元141，142位线145 Y解码器与字线驱动器146 X解码器与感测放大器150，151，152，153 晶体管200 集成电路260 存储阵列261 列解码器262 字线263 行解码器264 位线265 汇流排266 感测放大器与数据输入结构267 数据汇流排268 偏压供应电压
269 偏压排列状态器271 数据输入线272 数据输出线274 其他电路275 集成电路300 双稳态电阻随机存取存储体310 半导体基板312，314，316 n型终端320，322多晶硅栅极326，328栓塞结构330 层间介电层330a，b，c 介电填充340，342可编程电阻存储材料350 介电填充层350a，b，c 介电填充区段360，362介电侧壁子365 加热区域370 可编程电阻存储材料380 金属位线400 晶体管结构510，512接触孔910，912介层窗1110加热区域具体实施方式
参照图1-11，对本发明的具体实施例与方法进行描述。可以了解的是，本发明所披露的特定实施例并非用以限定本发明的范围，且本发明的实施可利用其他特征、元件、方法与实施态样而进行。在各实施例中的相似元件以相似的数字指定。
请参照图1，其显示存储阵列100的示意图，其依照本发明的方法所实施。在图1中，共同源极线128、字线123与124大致上沿着Y轴平行而排列。位线141与142大致上沿着X轴平行排列。因此，在方块145中的Y解码器与字线驱动器，耦接至字线123，124。在方块146中的X解码器与组感测放大器，耦接至位线141与142。共同源极线128耦接至存取晶体管150，151，152，153的源极终端。存取晶体管150的栅极耦接至字线123。存取晶体管151的栅极耦接至字线124。存取晶体管152的栅极耦接至字线123。存取晶体管153的栅极耦接至字线124。存取晶体管150的漏极耦接至存储单元135的底电极构件132的侧壁脚位，此存储单元具有顶电极构件134。顶电极构件134耦接至位线141。相似地，存取晶体管151的漏极耦接至存储单元的底电极构件133的侧壁脚位，此存储单元也具有顶电极构件137。此顶电极构件耦接至位线141。存取晶体管152与153也是耦接至相对应的侧壁脚位存储单元的位线142。从图中可见，共同源极线128被二列存储单元所共用，在此图中列是排列于Y轴方向上的。在其他实施例中，这些存取晶体管可被二极管、或其他结构所取代，这些结构可控制电流以在存储阵列中选定用以读取与写入数据。
如图2所示，其根据本发明的实施例，显示集成电路的简化方块图200。此集成电路275在半导体基板上包括存储阵列，其利用侧壁活性脚位双稳态电阻随机存取存储单元而实施。列解码器261耦接至多个字线262，字线沿着存储阵列260中的各列而设置。行解码器263耦接至多个位线264，位线沿着存储阵列260中的各行而设置，以从侧壁脚位存储单元中读取并编程数据。阵列260中的位址经由汇流排265而提供至行解码器263与列解码器261。在方块266中的感测放大器与数据输入结构，经由数据汇流排267而耦接至脚位解码器263。数据从集成电路275的源输入/输出埠、或集成电路内部与外部的其他数据来源，而经由数据输入线271以将数据传输至方块266中的数据输入结构。在所示出的实施例中，其他电路274包括于此集成电路上，例如通用目的处理器或特定目的应用电路、或可提供单晶片系统功能的模组组合其由薄膜保险丝双稳态电阻随机存取存储单元阵列所支持。数据从方块266中的感测放大器、经由数据输出线272、而传输至集成电路275的输入/输出埠或其他位于集成电路275内部或外部的数据目的地。
在本实施例中，使用偏压排列状态器269的控制器，控制所施加的偏压供应电压268，例如读取、编程、擦除、擦除确认、与编程确认电压。此控制器可使用在此领域中所周知的特定目的逻辑电路而实施。在替代实施例中，此控制器包括通用目的处理器，此通用目的处理器可排列于同一集成电路上，而此集成电路执行计算机程序以控制此元件的操作。在另一实施例中，可使用特定目的逻辑电路与通用目的处理器的结合，以实施此控制器。
如图3所示，其根据本发明第一实施例，而显示具有I型可编程电阻存储材料的双稳态电阻随机存取存储器300的剖面图。此双稳态电阻随机存取存储器300形成于半导体基板310上。存取晶体管的包括在p型基板310内作用为共同源极区域的n型终端312、与作用为漏极区域的n型终端314与316。多晶硅字元(栅极)线320，322形成了存取晶体管的栅极。层间介电层330包括了介电填充330a，330b，330c，其中介电填充330b形成于多晶硅字线320，322之上。此层经图案化，并形成导电结构，包括共同源极线与栓塞结构326，328。此导电材料可为钨或其他适合作为栓塞与导线结构的材料与复合材料。共同源极线接触至源极区域，并沿着阵列中的列而作用为共同源极线。栓塞结构326，328分别接触至漏极终端314与316。栓塞结构326在顶部被蚀刻，并以可编程电阻存储材料340所填充。此可编程电阻存储材料340的侧边对准至栓塞结构326的侧边。栓塞结构328在其顶部被蚀刻，并以可编程电阻存储材料342填充。此可编程电阻存储材料342的侧边对准至栓塞结构328的侧边。
介电填充层350位于介电填充330a、电极构件340、介电填充330b、电极构件342、与介电填充330c之上。在某些实施例中，此介电填充层包括了相当优良的热绝缘体与电绝缘体，提供此I型结构中的加热区域365热与电的绝缘效果。此介电填充层350被蚀刻、并以介电侧壁子360，362所填充。介电侧壁子360位于第一介电填充区段350a与第二介电填充区段350b之间，而介电侧壁子362则是位于第二介电填充区段350b与第三介电填充区段350c之间。位于侧壁子360，362中的可编程电阻存储材料370接触至可编程电阻存储材料340，342。金属位线380位于可编程电阻存储材料370之上。双稳态电阻随机存取存储器300具有加热区域365，其位于介电侧壁子360的开口内。双稳态电阻随机存取存储器300的I型结构，指称至可编程电阻存储材料370的成分(上可编程电极构件)、包括有可编程电阻存储材料的加热区域365、以及可编程电阻材料(下可编程电阻存储构件)340。
用以制造双稳态电阻随机存取存储器300的方法，是参照图4-11而描述的。图4根据本发明第一实施例，示出了用以制造双稳态电阻随机存取存储器的方法的第一步骤，其形成了简化晶体管结构400。此晶体管结构400包括作用为共同源极区域的n型终端312、以及在p型基板310上作用为漏极区域的n型终端314与316。虽然所示的晶体管结构400为共同源极结构，本发明可使用其他类型的晶体管设计。多晶硅栅极线320，322形成了存取晶体管的栅极。层间介电质330包括介电填充330a，330b，330c，其中介电填充330b形成于多晶硅字线320，322之上。某些适合用在层间介电质330的物质包括磷硼硅玻璃(BPSG)氧化物与等离子体增强正硅酸乙酯(PETEOS)氧化物。此层被图案化，并形成包括栓塞结构326与328的导电结构。此导电材料可与栓塞或其他适合用作为栓塞与导线结构的材料及复合物共同使用。栓塞结构326，328分别接触至漏极终端314，316。
在图5中，根据本发明的第一实施例，示出用以制造双稳态电阻随机存取存储器500的方法的第二步骤，包括钨蚀刻、形成电阻存储材料、以及研磨。栓塞326的顶部被直接蚀刻以移除钨而从栓塞326生成接触孔510，蚀刻的深宽比大约为1∶1。相似地，栓塞328的顶部被直接蚀刻以移除钨而从栓塞328生成接触孔512，蚀刻的深宽比大约为1∶1。层间介电层330的选择性足够高，而可保护层间介电层330不受蚀刻损伤。适合钨蚀刻的化学物质为六氟化硫(SF6)。钨蚀刻的深度选择相对于接触孔的尺寸。在实施例中，以0.2μm的接触孔而言，栓塞326的钨蚀刻深度约200nm。
可编程电阻存储材料340沉积进入栓塞326的接触孔510内，且可编程电阻存储材料342沉积进入栓塞328的接触孔512内。可编程电阻存储材料340，342的每一上表面，被研磨以移除过量而可能从接触孔510，512中露出的可编程电阻存储材料340，342。研磨工艺的实施例包括化学机械研磨工艺、接着则以毛刷清洁与液体及/或气体清洁程序，这在本领域中是公知的。
图6是剖面图600，其示出用以制造双稳态电阻随机存取存储器的第三步骤，包括形成介电层350、接着进行介电侧壁子蚀刻。此介电层350沉积于层间介电质330与可编程电阻存储材料340，342之上。此介电层350的性质之一，在于其低导热性。介电层孔洞的蚀刻会延伸至接触孔，其临界尺寸等于或小于接触孔的尺寸。介电侧壁子360，362亦具有低导热性的特性。利用化学气相沉积工艺所进行的顺形介电沉积作用，用以制造介电侧壁子360，362，其厚度小于接触孔的一半。介电侧壁子360，362利用具有以氟为基础的化合物而进行干式蚀刻。介电侧壁子360，362的蚀刻会在其深度达到可编程电阻存储材料340，342的上表面时停止。
介电填充层350可包括二氧化硅、氮氧化硅、氮化硅、氧化铝、其他低K值(低介电常数)的介电物、或氧化物-氮化物-氧化物(ONO)或硅-氧化物-氮化物-氧化物(SONO)多层结构。「低K值」是指低介电常数。或者，填充物可包括电绝缘体其包括有一个以上选自下列群组的元素硅、钛、铝、钽、氮、氧、与碳。在介电层350包括二氧化硅的元件中，此填充物的导热性低于二氧化硅的导热性0.014J/cm*degK*sec。代表性的绝热材料包括由硅、碳、氧、氟、与氢所组成的复合材料。可使用于热绝缘填充层的热绝缘材料的范例，包括二氧化硅、SiCOH、聚亚酰胺、聚酰胺、以及氟碳聚合物。其他可用于热绝缘填充层中的材料范例，包括氟化的二氧化硅、硅氧烷(silsesquioxane)、聚亚芳香醚(polyarylene ether)、聚对二甲苯(parylene)、含氟聚合物、含氟非晶碳、钻石类碳、多孔性二氧化硅、中孔性二氧化硅、多孔性硅氧烷、多孔性聚亚酰胺、以及多孔性聚亚芳香醚。单层或复合层均可提供热绝缘与电绝缘效果。
图7是剖面图700，其示出用以制造双稳态电阻随机存取存储器的方法的第四步骤，包括沉积第二电阻存储材料370与金属位线380，接着进行位线的图案化。第二电阻存储材料370沉积于介电侧壁子之内、以及在第一介电填充区段350a、第二介电填充区段350b、与第三介电填充区段350c之上。金属位线380位于可编程电阻存储材料370之上。此金属位线380可与导电材料共同使用，包括氮化钛、氮化钽、氮化钛/铝铜、氮化钽/铜、以及其他类型的类似导电材料。接着，进行位线的图案化，位线的方向与栅极、源极、与漏极的方向垂直。位线的蚀刻形成了直线，其包括了由上电阻存储材料370与金属位线380所形成的薄膜叠层。金属位线380与上电阻存储材料370并称为上电极。或者，金属位线380称为上电极，其位于上可编程电阻材料370之上，其中上可编程电阻存储材料370减少了散失至金属位线380的热量。本发明的一个特征在于，上电极(亦即金属位线)并非经过图案化以定义特定的存储单元。在图案化的上电极中，金属位线在独立存储单元的两侧进行蚀刻，以生成柱状结构。在本发明中，金属位线380延伸横越整条位线(例如多个存储单元)，使得金属位线380作为顶电极而被多个存储单元所共用。
图8示出在电阻存储材料800之内的加热区域。介电侧壁子360定义了相对微小的接触孔，其与其下沉积在接触栓塞326的顶部内的电阻存储材料340、与其上所沉积的电阻存储材料370相比之下，沉积了较少量的电阻存储材料。「加热区域」365指在介电侧壁子360内的微小区域，其包括了可以发生相转换的可编程电阻存储材料。在加热区域365内的电流密度，在设置(SET)与重置(RESET)编程时达到最高。电阻存储材料370，340，342、介电侧壁子360，362、与介电层350均具有低导热性。在一个实施例中，电阻存储材料370，340，342所具有的导热性质低于介电侧壁子360，362的导热性质。介电填充子360，362的导热性质等于介电层350。从加热区域365所产生的热量无法大幅散失，因为具有电阻存储材料的加热区域365被电阻存储材料、介电侧壁子360、与介电层350所包围。因此，从加热区域所散失的热量可以大幅减少。此外，加热区域365内的小范围电阻存储材料也具有低导热性质、可减少从电阻存储材料370、介电侧壁子360与金属位线380处所散失的热量，有助于减少SET与RESET编程电流。
电阻存储材料370可从多种材料中挑选，包括但不限于，硫属化物材料、巨磁阻材料、双元素化合物、以及聚合物材料。电阻存储材料340，342与底电极(亦即接触栓塞326，328)有关。电阻存储材料340与接触栓塞326作用为底电极。电阻存储材料370与顶电极(亦即金属位线380)有关。电阻存储材料370与金属位线380作用为顶电极。多种电阻存储材料或其组合可以被使用，而不会背离本发明的精神。在一个实施例中，此电阻存储材料340，342与电阻存储材料370相同。在另一个实施例中，电阻存储材料370选自硫属化物材料，而电阻存储材料340，342则选自巨磁阻材料、双元素化合物、或聚合物材料。
存储单元的实施例包括以相转换为基础的存储材料作为导桥，包括以硫属化物为基础的材料与其他材料。硫属化物包括下列四元素中的任何一个一氧(O)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上第VI族的部分。硫属化物包括将硫属元素与一更为正电性的元素或自由基结合而得。硫属化合物合金包括将硫属化合物与其他物质如过渡金属等结合。硫属化合物合金通常包括一个以上选自元素周期表第六栏的元素，例如锗(Ge)以及锡(Sn)。通常，硫属化合物合金包括下列元素中一个以上的复合物锑(Sb)、镓(Ga)、铟(In)、以及银(Ag)。许多以相转换为基础的存储材料已经被描述于技术文件中，包括下列合金镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，可以尝试大范围的合金成分。此成分可用下列特征式表示TeaGebSb100-(a+b)。一位研究员描述了最有用的合金为，在沉积材料中所包含的平均碲浓度远低于70％，典型地低于60％，并在一般型态合金中的碲含量范围从最低23％至最高58％，且最佳介于48％至58％的碲含量。锗的浓度高于约5％，且其在材料中的平均范围从最低8％至最高30％，一般低于50％。最佳地，锗的浓度范围介于8％至40％。在此成分中所剩下的主要成分则为锑。上述百分比为原子百分比，其所有组成元素加总为100％。(Ovshinky‘112专利，栏10～11)由另一位研究者所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7(Noboru Yamada，”Potential of Ge-Sb-Te Phase-change Optical Disksfor High-Data-Rate Recording”，SPIE v.3109，pp.28-37(1997))。更一般地，过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及上述的混合物或合金，可与锗/锑/碲结合以形成相转换合金其包括有可编程的电阻性质。可使用的存储材料的特殊范例，如Ovshinsky‘112专利中栏11-13所述，其范例在此引用作为参考。
相变化材料能在此单元主动沟道区域内依其位置顺序于材料为一般非晶状态的第一结构状态与为一般结晶固体状态的第二结构状态之间切换。此合金至少是为双稳态的。该词汇「非晶」用以指称相对较无次序的结构，其与的单晶相比更无次序性，而带有可检测的特征如与结晶态相比更高的电阻值。该词汇「结晶态」用以指称相对较有次序的结构，其与非晶态相比更有次序，因此包括有可检测的特征例如比非晶态更低的电阻值。典型地，相转换材料可以电切换至完全结晶态与完全非晶态之间所有可检测的不同状态。其他受到非晶态与结晶态的改变而影响的材料特征包括，原子次序、自由电子密度、以及活化能。该材料可切换成为不同的固态、或可切换成为由两种以上固态所形成的混合物，提供从非晶态至结晶态之间的灰阶部分。该材料中的电性质也可能随之改变。
相转换合金可通过施加电脉冲而从一种相态切换至另一种相态。先前观察指出，较短、较大幅度的脉冲倾向于将相转换材料的相态改变成大体为非晶态。较长、较低幅度的脉冲倾向于将相转换材料的相态改变成大体为结晶态。在较短、较大幅度脉冲中的能量，足够大因此足以破坏结晶结构的键结，同时足够短因此可以防止原子再次排列成结晶态。在没有不适当实验的情形下，可决定特别适用于特定相转换合金的适当脉冲量变曲线。在本文的后续部分中，此相转换材料以GST代称，同时还应该了解的是，亦可使用其他类型的相转换材料。本文中所描述的一种适用于PCRAM中的材料，为GexSbyTez，其x∶y∶z＝2∶2∶5。其他GexSbyTez的成分包括x0～5；y0～5；z0～10。
可用于本发明其他实施例中的其他可编程的存储材料包括，掺杂N2的GST、GexSby、或其他以不同结晶态转换来决定电阻的物质；PrxCayMnO3、PrxSryMnO3、ZrOx、或其他使用电脉冲以改变电阻状态的物质；TCNQ(7，7，8，8-tetracyanoquinodimethane)、PCBM(methanofullerene 6，6-phenyl C61-butyric acid methyl ester)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、以其他物质掺杂的TCNQ、或任何其他聚合物材料其包括有以电脉冲而控制的双稳态或多稳态电阻态；巨磁阻(CMR)材料如PrxCayMnO3其中x∶y＝0.5∶0.5、或其他成分为x0～1；y0～1、或其他包括有锰氧化物的巨磁阻材料；以及双元素化合物如NixOy，其中x∶y＝0.5∶0.5、或其他成分为x0～1；y0～1。
图9是说明本发明第二实施例的双稳态电阻存储器的工艺图900，其形成介层窗。介电层350沉积于层间介电质330的上表面、以及可编程电阻存储材料340，342之上。在一个实施例中，此介电层350包括二氧化硅，其利用化学气相沉积工艺而沉积。此介电层350所具有的特性之一，是其低导电性。介电层孔洞的蚀刻延伸至接触孔，其临界尺寸等于或小于接触孔。相当微小的介层窗910的临界尺寸远小于接触栓塞326。介层窗910的图案化位于接触栓塞326中的电阻存储材料340之上。在一个实施例中，此介层窗910的临界尺寸介于约10nm至约100nm之间。此介层窗的深宽比介于约1至约2。
图10是根据本发明第二实施例中，用以制造双稳态电阻存储器的方法的下一步骤中，工艺图1000的剖面图，其进行电阻存储材料与金属的沉积作用，以及位线的图案化。第二电阻存储材料370沉积进入介层窗910，912之内，并位于第一介电填充区段350a、第二介电填充区段350b、与第三介电填充区段350c之上。金属位线380位于可编程电阻存储材料370之上。金属位线可与导电材料共同使用，包括氮化钛、氮化钽、氮化钛/铝铜、氮化钽/铜、以及其他类型的类似导电材料。接着，进行位线的图案化，位线的方向与栅极、源极、与漏极的方向垂直。位线的蚀刻形成了直线，其包括了由上电阻存储材料370与金属位线380所形成的薄膜叠层。
图11是根据本发明第二实施例，说明了在电阻存储材料中的加热区域内制造双稳态电阻存储器的剖面图1100。每一介层窗910或912定义了相当微小的接触孔洞，其与其下沉积在接触栓塞326的顶部内的电阻存储材料340、与其上所沉积的电阻存储材料370相比之下，沉积了较少量的电阻存储材料。加热区域1110发生在介层窗910内、包括有电阻存储材料的微小区域中。在加热区域1110内的电流密度，在设置(SET)与重置(RESET)编程时达到最高。电阻存储材料370，340，342、与介电层350均具有低导热性。在实施例中，电阻存储材料370，340，342所具有的导热性质低于介电层350。从加热区域1110所产生的热量并无法良好地散失，因为具有电阻存储材料的加热区域1110被电阻存储材料、与介电层350所包围。因此，从加热区域所散失的热量可以大幅减少。此外，由于加热区域1110内小范围的电阻存储材料也具有低导热性质、可减少从电阻存储材料370、介电层350与金属位线380处所散失的热量，SET与RESET编程电流亦被降低了。
对于相转换随机存取存储元件的额外制造信息、元件材料、使用、与操作方法，请参见美国专利申请案第11/155,067号”Thin Film FusePhase Change RAM and Manufacturing Method”、申请日为2005年6月17日，申请人与本案相同，且该案被列为本案的参考。
虽然已经参考优选实施例描述了本发明，但是应该理解的是，本发明并不局限于以上详细描述。以上描述中已经提出了替换方式和修改样式，并且其他替换方式及修改样式是本领域技术人员所熟知的，特别是，根据本发明的结构和方法，所有在实质上等同于本发明的构件结合而实现与本发明实质上相同结果者都不会脱离本发明的精神范畴。因此，所有这些替换方式及修改样式意欲落在本发明在权利要求以及等价物所界定的范围内。任何前文所提及的专利申请以及印刷文本都是本案的参考。
权利要求
1.一种存储元件，包括顶电极结构，其垂直地与底电极分离，所述底电极包括栓塞；上可编程电阻存储构件，其具有与所述顶电极结构电接触的接触表面；下可编程电阻存储构件，其具有与所述底电极电接触的接触表面，所述下可编程电阻存储构件的侧边与所述栓塞的侧边对准；以及核心构件，其包括可编程电阻存储材料，所述可编程电阻存储材料设置于侧壁子之内以界定加热区域，并设置于所述上与下可编程电阻存储构件之间，所述核心构件电接触至所述上与下可编程电阻存储构件。
2.如权利要求1所述的存储元件，其中所述顶电极结构延伸横越位线，所述位线被多个存储单元所共用。
3.如权利要求1所述的存储元件，其中所述上可编程电阻存储构件与所述顶电极结构作用为第一导体。
4.如权利要求2所述的存储元件，其中所述位线包括导电材料其包括氮化钛、氮化钽、氮化钛/铝铜、或氮化钽/铜。
5.如权利要求1所述的存储元件，其中所述下可编程电阻存储构件与所述栓塞作用为第二导体。
6.如权利要求1所述的存储元件，其中所述栓塞包括钨栓塞。
7.如权利要求1所述的存储元件，其中所述栓塞包括多晶硅栓塞。
8.如权利要求1所述的存储元件，其中所述侧壁子包括介电侧壁子。
9.如权利要求8所述的存储元件，其中所述上可编程电阻存储构件、所述下可编程电阻存储构件、以及所述核心构件的导热性质低于所述介电侧壁子的导热性质。
10.如权利要求1所述的存储元件，其中所述下可编程电阻存储构件的横向尺寸大于所述核心构件的横向尺寸。
11.如权利要求1所述的存储元件，其中所述上可编程电阻存储构件的横向尺寸大于所述核心构件的横向尺寸。
12.如权利要求1所述的存储元件，其中所述上与下可编程电阻存储构件包括相同的可编程电阻材料。
13.如权利要求12所述的存储元件，其中所述上与下可编程电阻存储构件包括GeSbTe。
14.如权利要求12所述的存储元件，其中所述上与下可编程电阻存储构件包括下列群组中的二者或以上的材料所组成的组合物锗、锑、碲、铟、钛、镓、铋、锡、铜、钯、铅、银、硫、或金。
15.如权利要求12所述的存储元件，其中所述上与下可编程电阻存储构件包括巨磁阻材料。
16.如权利要求12所述的存储元件，其中所述上与下可编程电阻存储构件包括双元素化合物。
17.如权利要求12所述的存储元件，其中所述上与下可编程电阻存储构件包括聚合物材料。
18.如权利要求1所述的存储元件，其中所述上可编程电阻存储构件包括第一型可编程电阻存储材料，且所述下可编程电阻存储材料包括第二型可编程电阻存储材料。
19.如权利要求18所述的存储元件，其中所述上可编程电阻存储构件所包括的所述第一型材料为GeSbTe、巨磁阻材料、双元素化合物、或聚合物材料，且所述下可编程电阻存储构件所包括的第二型材料为GeSbTe、巨磁阻材料、双元素化合物、或聚合物材料。
20.如权利要求1所述的存储元件，其中所述可编程电阻存储材料其具有至少二个固态相，所述二个固态相可通过电流而可逆地转换。
21.如权利要求1所述的存储元件，其中所述可编程电阻存储材料包括至少二个固态相，所述二个固态相包括一个大致非晶态以及一个大致结晶态。
22.如权利要求1所述的存储元件，其中所述上与下可编程电阻存储构件传导由所述核心构件的加热区域所产生的热量。
23.如权利要求1所述的存储元件，其中所述侧壁子、所述顶电极结构、以及所述底电极三者各自的厚度低于用以形成所述元件的微影工艺的最小微影特征尺寸。
24.如权利要求1所述的存储元件，其中所述侧壁子的厚度介于10至20nm之间。
25.如权利要求1所述的存储元件，其中所述核心构件的厚度为约80nm或以下。
26.一种存储元件，包括第一电极，其垂直地与第二电极分离，所述第二电极包括栓塞；上可编程电阻存储构件，其具有与所述第一电极电接触的接触表面；下可编程电阻存储构件，其具有与所述第二电极电接触的接触表面，所述下可编程电阻存储构件的侧边对准至所述栓塞的侧边；以及核心构件，其包括可编程电阻材料，所述可编程电阻存储材料设置于介电侧壁子内以界定加热区域、并设置于所述上与下可编程电阻存储构件之间，所述核心构件电接触至所述上与下可编程电阻存储构件。
27.一种存储元件，包括第一电极，其垂直地与第二电极分离，所述第二电极包括栓塞；上可编程电阻存储构件，其具有与所述第一电极电接触的接触表面；下可编程电阻存储构件，其具有与所述第二电极电接触的接触表面，所述下可编程电阻存储构件的侧边对准至所述栓塞的侧边；以及核心构件，其包括可编程电阻材料，所述可编程电阻存储材料设置于介层窗内以界定加热区域、并设置于所述上与下可编程电阻存储构件之间，所述核心构件电接触至所述上与下可编程电阻存储构件。
28.一种用以制造存储元件的方法，包括提供晶体管本体，其具有栓塞结构以及层间介电质，所述栓塞结构具有接触孔；蚀刻所述栓塞结构的一部份以沉积一层下可编程电阻存储材料于所述栓塞结构的顶部；形成侧壁子于所述层下可编程电阻存储材料之上；通过沉积可编程电阻材料，于由所述侧壁子所形成的开口中而形成核心构件，所述核心构件电接触至所述层下可编程电阻存储材料以及一层上可编程电阻存储材料，所述核心构件界定加热区域；以及沉积导电材料于所述层上可编程电阻存储材料之上。
29.如权利要求28所述的方法，其中所述蚀刻步骤包括选择而使所述层间介电质的选择性足够高，以防止所述层间介电质受到所述蚀刻步骤的损伤。
30.如权利要求28所述的方法，其中所述栓塞结构以钨所填充，且其中所述蚀刻步骤包括以蚀刻深宽比约为1∶1而直接蚀刻所述钨。
31.如权利要求28所述的方法，其中所述蚀刻步骤包括在0.2μm的接触孔内以约200nm的深度蚀刻所述栓塞结构。
32.如权利要求28所述的方法，其中所述蚀刻步骤包括蚀刻化学物质为六氟化硫(SF6)。
33.如权利要求28所述的方法，在所述蚀刻步骤之后还包括研磨所述层下可编程电阻存储材料的上表面，所述上表面突出于在所述栓塞结构中的所述栓塞孔的所述上表面。
34.如权利要求28所述的方法，在所述侧壁子形成步骤之前，还包括研磨所述层下可编程电阻存储材料的上表面。
35.如权利要求28所述的方法，其中所述侧壁子形成步骤包括沉积介电层于所述层下可编程电阻存储材料之上；蚀刻所述介电层以生成孔洞，所述孔洞的宽度等于或小于所述栓塞结构中的所述接触孔的宽度；沉积侧壁子材料于所述孔洞中以形成所述侧壁子，所述侧壁子的厚度少于所述接触孔的尺寸的一半；以及通过以氟为基础的化合物的干式蚀刻而进行非等向性蚀刻，以形成所述侧壁子。
36.如权利要求28所述的方法，其中所述导电材料包括氮化钛、氮化钽、氮化钛/铝铜、或氮化钽/铜。
37.如权利要求28所述的方法，其中所述导电材料作用为位线。
38.如权利要求37所述的方法，其中所述位线的方向垂直于所述晶体管本体中的栅极、源极、以及漏极。
全文摘要
本发明描述了用以形成双稳态电阻随机存取存储器的结构和方法，其通过在存储器单元元件之内界定加热区域，而减少从电极所散失的热量。此加热区域界定于核心构件中，其包括可编程电阻存储材料其接触至上可编程电阻存储构件与下可编程电阻存储构件。此下可编程电阻构件的侧边对准至包括有钨栓塞的底电极的侧边。此下可编程电阻构件与此底电极作用为第一导体，使得从第一导体所散失的热量可减少。上可编程电阻存储材料与顶电极作用为第二导体，使得从此第二导体所散失的热量可减少。
文档编号H01L21/82GK101068039SQ20071010219
公开日2007年11月7日 申请日期2007年4月29日 优先权日2006年5月5日
发明者何家骅, 赖二琨, 谢光宇 申请人:旺宏电子股份有限公司