专利名称：具有静电放电保护的射频集成电路及其静电放电保护装置的利记博彩app
技术领域：
本发明涉及一种静电放电(electrostatic discharge，ESD)保护装置，且特别是涉及一种具有静电放电保护的射频集成电路及其静电放电保护装置。
背景技术：
静电放电大致上可分为人体放电模式(Human-Body Model，HBM)、机械放电模式(Machine Model，MM)以及电荷组件模式(Charge-Device Model，CDM)。电子电路在实际使用环境中皆免不了遭受静电放电的冲击，若无适当的保护措施将导致部分组件损毁(damage)。当静电放电发生时，大量的静电放电电流会产生高温而损毁半导体组件，所以如何避免静电放电电流冲击集成电路的内部电路，是非常重要的。为避免前述情形，集成电路中必须具有静电放电保护功能。
图1是说明在集成电路内的传统静电放电保护装置。传统静电放电保护装置包括二极管D11、D12与电阻R11。二极管D11以逆偏组态电性连接在电源轨线(power rail)VDD与焊垫110之间，而二极管D12亦以逆偏组态电性连接在电源轨线VSS与焊垫110之间。一般而言，电源轨线VSS与VDD被用来分别提供接地电压与系统电压给内部电路120。
当焊垫110发生因静电放电所造成的正脉冲电流时，电阻R11可以阻止绝大部分的正脉冲电流流入内部电路120，同时二极管D11可以将此大量的正脉冲电流导引至电源轨线VDD。相似地，当焊垫110发生因静电放电所造成的负脉冲电流时，电阻R11可以阻止绝大部分的负脉冲电流流入内部电路120，同时二极管D12可以将此大量的负脉冲电流导引至电源轨线VSS。
对于射频(radio frequency，RF)集成电路而言，焊垫110与基体之间会形成一个不可避免的寄生电容C11。此寄生电容C11很可能会滤除焊垫110的射频信号而导致射频信号的传输错误，因此必须设法使寄生电容C11的电容值尽可能地降低。所以现有技术均把射频焊垫配置在集成电路的最上层金属层，并且在射频焊垫与基体之间保持净空，以降低寄生电容C11的电容值。换句话说，传统射频焊垫下方绝对不能配置任何组件。
另外，上述传统静电放电保护装置并不适用。由于射频集成电路所收发的射频信号往往是非常微弱的信号，被用来保护内部电路120的电阻R11将会因为消耗射频信号的能量而导致射频信号的传输错误。因此，近来有一些文献提出各种适用于射频电路的静电放电保护装置。例如，电机电子工程师协会(IEEE，Institute of Electrical and Electronic Engineers)的固态电路期刊(Journal of Solid-State Circuit)第40卷第7期第1434-1442页(Vol.40，No.7，page 1434-1442，July 2005)即提出利用电感作为静电放电保护组件。图2是说明现有包含电感的静电放电保护装置。由于经过射频焊垫210的射频信号的频率往往高达1GHz甚至更高，因此对于正常操作的射频信号而言，电感L21提供极高的阻抗。亦即，在正常操作下，电感L21形同断路，因此微弱的射频信号即可直接传输在射频焊垫210与内部电路220之间。利用静电放电的脉冲周期远大于射频信号的特性，当射频焊垫210发生静电放电并且电源轨线VSS接地时，静电放电所造成的脉冲电流会被电感L21导引至电源轨线VSS。当射频焊垫210发生静电放电并且电源轨线VDD接地时，静电放电所造成的脉冲电流会经过电感L21、电源轨线VSS、二极管D21而导引至电源轨线VDD。
诸如美国专利公开号US 2003/0183403专利案与美国专利公告号US6885534专利案亦分别揭露其它适用于射频电路的静电放电保护装置。这些现有技术以电感电性连接于内部电路与射频焊垫之间的射频信号路径上，或将电感与二极管相互串/并联而作为静电放电保护装置。
然而，由于实作上述用于静电放电保护的电感必须占用非常大量的芯片面积，使得成本将随之大幅上升。
发明内容
本发明的目的就是提供一种静电放电保护装置，以保护收发射频信号的内部电路不会因为发生静电放电而损毁，同时又不影响射频信号的正常传输。另外，藉由将静电放电保护单元配置在射频焊垫下方，因此可以大幅节省芯片面积，进而降低制造成本。
本发明的另一目的是提供一种具有静电放电保护的射频集成电路，以便当射频焊垫发生静电放电时，可以及时将静电脉冲电流导引至电源轨线而避免损毁内部电路。另外，亦藉由将静电放电保护单元配置在射频焊垫下方，因此可以大幅节省芯片面积，进而降低制造成本。
基于上述目的，本发明提出一种静电放电保护装置，包括基体、射频焊垫以及静电放电保护单元。射频焊垫被配置在基体上方，用以传输射频信号。静电放电保护单元配置在射频焊垫下方。其中，静电放电保护单元包括电感，此电感电性连接在射频焊垫与电源轨线之间。
从另一观点来看，本发明提出一种具有静电放电保护的射频集成电路，包括基体、电源轨线、射频焊垫、内部电路以及静电放电保护单元。电源轨线与射频焊垫均被配置在基体上方。射频焊垫用以传输射频信号。内部电路配置在基体中，并电性连接至射频焊垫，以便通过射频焊垫对外部收发射频信号。静电放电保护单元配置在射频焊垫下方。其中，静电放电保护单元包括电感，此电感电性连接在射频焊垫与电源轨线之间。
本发明因将静电放电保护单元配置在射频焊垫下方，因此可以大幅节省芯片面积，进而降低制造成本。另外，因为静电放电保护单元包括电性连接在射频焊垫与电源轨线之间的电感，因此可以保护收发射频信号的内部电路不会因为发生静电放电而损毁，同时又不影响射频信号的正常传输。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
图1是说明在集成电路内的传统静电放电保护装置。
图2是说明现有包含电感的静电放电保护装置。
图3是依照本发明实施例所绘示一种具有静电放电保护的射频集成电路的方块图。
图4是依照本发明实施例说明图3的射频集成电路300中，射频焊垫310与其静电放电保护装置的布局剖面图。
图5是依照本发明实施例，说明静电放电保护单元330中电感以螺旋式布局实施的俯视图。
图6是依照本发明另一实施例，说明静电放电保护单元330中电感以堆栈式布局实施的立体透视图。
附图符号说明110、350一般焊垫120、220、320内部电路210、310射频焊垫300射频集成电路360、370电源焊垫410基体C11寄生电容D11、D12、D21、D31、D32二极管L21、L31、L51、L61电感R11、R31电阻VDD、VSS电源轨线(power rail)具体实施方式
图3是依照本发明实施例所绘示一种具有静电放电保护的射频集成电路的方块图。请参照图3，在射频集成电路300中，内部电路320分别通过射频焊垫310与一般焊垫350收发射频信号与一般信号。通过电源轨线(powerrail)VDD、电源焊垫360以及电源轨线VSS、电源焊垫370而从外部供给内部电路320所需的电力。在本实施例中，电源轨线VDD是系统电压轨线，而电源轨线VSS则是接地轨线。在正常操作下，电源轨线VSS与VDD被用来分别提供接地电压与系统电压给内部电路120。其中，需注意的是，图3是被简化的说明例，实际上各种焊垫的数量并不限于图3所示。
通常每一个一般焊垫(例如一般焊垫350)与内部电路320之间均配置一组静电放电保护电路(例如静电放电保护电路340)。静电放电保护电路340包括二极管D31、D32与电阻R31。二极管D31以逆偏组态电性连接在电源轨线VDD与一般焊垫350之间，而二极管D32亦以逆偏组态电性连接在电源轨线VSS与一般焊垫350之间。电阻R11则电性连接在内部电路320与一般焊垫350之间。
当一般焊垫350发生因静电放电所造成的正脉冲电流时，电阻R31可以阻止绝大部分的正脉冲电流流入内部电路320，同时二极管D31可以将此大量的正脉冲电流导引至电源轨线VDD。相似地，当一般焊垫350发生因静电放电所造成的负脉冲电流时，电阻R 31可以阻止绝大部分的负脉冲电流流入内部电路320，同时二极管D32可以将此大量的负脉冲电流导引至电源轨线VSS。
在本实施例中，射频焊垫310直接连接至内部电路320。配置在射频焊垫310下方的静电放电保护单元330直接连接至射频焊垫310。熟习此技艺者可以任何手段实施静电放电保护单元330。在本实施例中，静电放电保护单元330包括电感L31。电感L31电性连接在射频焊垫310与电源轨线VSS之间。
由于静电放电的脉冲周期远大于射频信号，因此对于正常操作的射频信号而言，电感L31提供极高的阻抗。亦即，在正常操作下，电感L31形同断路，因此微弱的射频信号即可直接传输在射频焊垫310与内部电路320之间。当射频焊垫310发生静电放电时，静电放电所造成的脉冲电流会被电感L31导引至电源轨线VSS。此时，若电源焊垫370接地，则静电流会从电源焊垫370流出射频集成电路300。当射频焊垫310发生静电放电时，若一般焊垫350接地，则静电流会经由电感L31、电源轨线VSS、二极管D32而从一般焊垫350流出射频集成电路300。另外，当射频焊垫310发生静电放电时，若电源焊垫360接地，则静电流会经由电感L31、电源轨线VSS、二极管D32、二极管D31、电源轨线VDD而从电源焊垫360流出射频集成电路300。
图4是依照本发明实施例说明图3的射频集成电路300中，射频焊垫310与其静电放电保护装置的布局剖面图。图4中静电放电保护装置包括基体410、射频焊垫310与静电放电保护单元330。为能清楚说明各构件之间布局的相对关系，因此图4中并未绘出各构件之间的内联机布局。请同时参照图3与图4，其中相同组件符号表示为相似或相同的组件。电源轨线VSS配置在基体410上方。射频焊垫310亦配置在基体410上方，用以传输射频信号至内部电路320。射频焊垫310配置在集成电路的最上层金属层，当然也可以将射频焊垫310配置在最上面2～3层金属层中。内部电路320配置在基体410中。内部电路320电性连接至射频焊垫310，以便通过射频焊垫310对外部收发射频信号。静电放电保护单元330配置在射频焊垫310下方。其中，静电放电保护单元330可以依照图3实施之，亦可更包括其它组件(例如二极管)而实现静电放电保护单元330，其各种实施的变化均属本发明的范畴。静电放电保护单元330电性连接在射频焊垫310与电源轨线VSS之间。
上述实施例中，电感L31可以任何方式实施在射频焊垫310与基体410之间。例如，电感L31可以堆栈式或是螺旋式布局在射频焊垫310与基体410之间。图5是依照本发明实施例，说明静电放电保护单元330中电感以螺旋式布局实施的俯视图。请参照图5，在本实施例中，静电放电保护单元330包括电感L51。电感L51以螺旋式布局实施在射频焊垫310与基体之间。一般而言，射频焊垫310的尺寸大约为75um*84um，而用于静电放电保护的螺旋式电感L51的尺寸大约为100um*100um。由于将螺旋式电感L51配置在射频焊垫310下方，因此可以大幅节省芯片面积，进而降低制造成本。
图6是依照本发明另一实施例，说明静电放电保护单元330中电感以堆栈式布局实施的立体透视图。请参照图6，在本实施例中，静电放电保护单元330包括电感L61。电感L61以堆栈式布局实施在射频焊垫310与基体之间。一般而言，用于静电放电保护的堆栈式电感L51的尺寸大约为50um*50um，其小于射频焊垫310的尺寸(大约为75um*84um)。由于将堆栈式电感L51配置在射频焊垫310下方，因此可以大幅节省芯片面积，进而降低制造成本。
综上所述，本发明因将静电放电保护单元配置在射频焊垫下方，因此可以大幅节省芯片面积，进而降低制造成本。另外，因为静电放电保护单元包括电性连接在射频焊垫与电源轨线之间的电感，因此，可以保护收发射频信号的内部电路不会因为发生静电放电而损毁，同时又不影响射频信号的正常传输。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。
权利要求
1.一种静电放电保护装置，包括一基体；一射频焊垫，配置在该基体上方，用以传输射频信号；以及一静电放电保护单元，配置在该射频焊垫下方，其中，该静电放电保护单元包括一电感，该电感电性连接在该射频焊垫与一电源轨线之间。
2.如权利要求1所述的静电放电保护装置，其中，该电感是以堆栈式布局在该射频焊垫与该基体之间。
3.如权利要求1所述的静电放电保护装置，其中，该电感是以螺旋式布局在该射频焊垫与该基体之间。
4.如权利要求1所述的静电放电保护装置，其中，该电源轨线是接地轨线。
5.一种具有静电放电保护的射频集成电路，包括一基体；一电源轨线，配置在该基体上方；一射频焊垫，配置在该基体上方，用以传输射频信号；一内部电路，配置在该基体中，并电性连接至该射频焊垫，以便通过该射频焊垫对外部收发射频信号；以及一静电放电保护单元，配置在该射频焊垫下方，其中，该静电放电保护单元包括一电感，该电感电性连接在该射频焊垫与该电源轨线之间。
6.如权利要求5所述的具有静电放电保护的射频集成电路，其中，该电感是以堆栈式布局在该射频焊垫与该基体之间。
7.如权利要求5所述的具有静电放电保护的射频集成电路，其中，该电感是以螺旋式布局在该射频焊垫与该基体之间。
8.如权利要求5所述的具有静电放电保护的射频集成电路，其中，该电源轨线是接地轨线。
全文摘要
一种具有静电放电保护的射频集成电路及其静电放电保护装置。该静电放电保护装置包括基体、射频焊垫以及静电放电保护单元。射频焊垫被配置在基体上方，用以传输射频信号。静电放电保护单元配置在射频焊垫下方。其中，静电放电保护单元包括电感，此电感电性连接在射频焊垫与电源轨线之间。
文档编号H01L27/02GK101093826SQ20071009601
公开日2007年12月26日 申请日期2007年4月10日 优先权日2006年6月23日
发明者严国辉, 吴昌庆, 林子超 申请人:联华电子股份有限公司