专利名称：栅层形成方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种栅层形成方法。
背景技术：
在半导体制程中，通常包含形成用以制作栅极的栅层的步骤。所述 栅极作为器件的重要组成部分，其结构及成份的变化将直接影响器件内 导电沟道的形貌发生变化，由此，为获得所述栅极而进行的形成栅层的 工艺成为制程工程师的主要研究目标。
通常，栅层材料包含多晶硅。实践中，掺杂的多晶硅由于具有良好 的电阻可调性、与二氧化硅优良的界面特性、与后续高温工艺的兼容性、 比金属电极更高的可靠性、在陡峭结构上淀积的均匀性以及可实现栅的 自对准工艺而被用作栅层材料。
传统工艺中形成栅层的步骤包括在半导体基底上形成多晶硅层； 执行离子注入操作，以调整所述多晶硅的阻值。
然而，如图1所示，实际生产发现，利用现有工艺形成栅层时，在进 行多晶硅掺杂后，易产生穿透效应12 (penetration),即掺杂材料击穿 多晶硅层20及其下介质层而进入位于半导体基底10内的器件的导电沟道 区，最终导致器件漏电流过大。如何减少穿透效应的产生成为本领域技 术人员亟待解决的问题。
2003年10月22日公开的公告号为"CN1125482C"的中国专利中提供 了 一种具有P +多晶硅栅极的金属氧化物半导体晶体管的利记博彩app，包括 首先，形成二氧化硅层于半导体衬底上；随后，形成N型非晶硅层于该二 氧化硅层之上，该非晶硅层以S iH4与P&反应而产生在非晶型硅层中的磷 扩散；再后，形成金属硅化物于该非晶硅之上；继而，离子注入形成？+ 硅层，该P+硅层的形成为利用BF2穿越金属硅化物进入该非晶硅所形成的 具有P+的硅层；然后，对该非晶硅层热处理使其转变为多晶硅层；随后，
蚀刻该金属硅化物、该多晶硅层及该二氧化硅层以形成栅极结构；最后， 以离予注入方法形成漏极与源极。该方法利用B F 2穿越硅化鴒形成P + 硅层，即利用磷离子存在于栅极中以牵制固定硼离子而降低硼离子穿透 栅极氧化层现象的发生。换言之，此方法仅用以减少在PMOS晶体管形成 过程中形成P +硅层时穿透效应的产生，适用的制程有限。
发明内容
本发明提供了一种栅层形成方法，可减少穿透效应的产生。 本发明提供的一种栅层形成方法，包括 提供半导体基底；
在所述半导体基底上形成多晶硅层； 在所述多晶硅层上形成非晶硅层； 对所述多晶硅层和非晶硅层执行离子注入操作； 对离子注入后的所述非晶硅层执行重晶化操作。
可选地，利用结构控制工艺形成所述多晶硅层；可选地，所述结构 控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流 量中的一种及其组合；可选地，在形成所述多晶硅层之前，包含形成非 晶硅层的步骤；可选地，在形成所述多晶硅层操作与离子注入操作之间， 包含形成间隔相接的非晶硅层和多晶硅层的步骤；可选地，在形成所述 多晶硅层之后，还包含形成非晶硅层的步骤；可选地，所述重晶化操作 的温度范围为750 - 850摄氏度；可选地，所述重晶化操作持续的时间 范围为10~60分钟。
本发明提供的一种栅层形成方法，包括
提供半导体基底；
在所述半导体基底上形成非晶硅层； 在所述非晶硅层上形成多晶硅层；
对所述非晶硅层和多晶硅层执行离子注入操作；
对离子注入后的所述非晶硅层执行重晶化操作。
可选地，利用结构控制工艺形成所述多晶硅层；可选地，所述结构 控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流 量中的一种及其组合；可选地，所述重晶化操作的温度范围为750 - 850 摄氏度；可选地，所述重晶化操作持续的时间范围为10-60分钟。
与现有技术相比，本发明具有以下优点
本发明提供的一种栅层形成方法，通过在多晶硅层上形成非晶硅层， 利用非晶硅的各向同性的性质，使其作为阻挡层，以使减少穿透效应的 产生成为可能；此外，利用所述非晶硅层，还可在刻蚀栅层以形成栅极 的过程中以及在形成栅极后去除抗蚀剂层时，减小栅层表面的损伤，使 得减少后续离子注入过程中穿透效应的产生成为可能；
本发明提供的一种栅层形成方法的可选方式，通过控制形成多晶硅层 的工艺参数，以形成具有较小晶粒尺寸的多晶硅层，可增强减少穿透效 应产生的效果，并可使进一步减少后续离子注入过程中穿透效应的产生 成为可能；
本发明提供的一种栅层形成方法的可选方式，通过在形成表面具有非 晶硅层的多晶硅层之前，预先形成非晶硅层，即利用所述非晶硅层作为 辅助阻挡层，可使增强减少穿透效应的产生的效果成为可能；
本发明提供的一种栅层形成方法，通过在形成多晶硅层之前预先形成 非晶硅层，利用非晶硅的各向同性的性质，使其作为阻挡层，以使减少 穿透效应的产生成为可能。
图1为说明现有技术中栅层穿透效应示意图2为说明本发明第一实施例的形成^J^层的流程示意图3为说明本发明第一实施例的栅层的结构示意图4为说明本发明第二实施例的栅层的结构示意图； 图5为说明本发明第三实施例的4册层的结构示意图； 图6为说明本发明第四实施例的栅层的结构示意图； 图7为说明本发明第五实施例的栅层的结构示意图； 图8为说明本发明第六实施例的栅层的结构示意图； 图9为说明本发明第七实施例的栅层的结构示意图； 图IO为说明本发明第八实施例的栅层的结构示意图； 图11为说明本发明第九实施例的栅层的结构示意图。
具体实施例方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发 明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明 而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本 领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细 描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混 乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实 现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实 施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和
规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列 说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均 采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助 说明本发明实施例的目的。
利用现有工艺形成栅层时，在进行多晶硅掺杂后，易产生穿透效应 (penetration),即掺杂材料击穿多晶硅栅层及其下介质层而进入器件
导电沟道区，易导致器件漏电流过大。如何减少穿透效应的产生成为本 领域技术人员亟待解决的问题。
本发明的发明人分析后认为，所述穿透效应是由于现有工艺中形成 的栅层的晶粒尺寸较大且晶粒生长方向相对规则，即同一厚度的多晶硅 栅层包含的晶界数目较少，使得掺杂粒子易于穿透所述晶界的阻碍进入 器件导电沟道区后造成的。为抑制穿透效应的发生，本发明的发明人经 历分析与实践后，提供了一种栅层形成方法。
应用本发明提供的方法形成栅层的步骤包括提供半导体基底；在 所述半导体基底上形成多晶硅层；在所述多晶硅层上形成非晶硅层；对 所述多晶硅层和非晶硅层执行离子注入操作；对离子注入后的所述非晶 硅层执行重晶化操作。
如图2所示，作为本发明的第一实施例，应用本发明提供的方法形成 栅层的具体步骤包括
步骤201:提供半导体基底。
所述半导体基底为已定义器件有源区并已完成浅沟槽隔离的半导 体衬底。所述半导体基底表面可具有氧化层。所述氧化层材料包含二氧 化硅(Si02)或掺杂铪(Hf )的二氧化硅。所述氧化层厚度范围可为5 ~ 40纳米。所述氧化层的形成方法可选用热氧化法或CVD方法。
形成所述半导体基底及所述氧化层的方法可采用任何传统的方法，在 此不再赘述。
步骤202:在所述半导体基底上形成多晶硅层。 所述多晶硅层的形成方法可选用LPCVD工艺。反应气体为硅烷(SiH4)， 反应腔内温度范围可为700 750摄氏度，反应腔内压力可为250 350毫 毫米汞柱(mtorr)，所述^5圭烷的流量范围可为100 ~ 200立方厘米/分钟 (sccm);所述反应气体中还可包括緩冲气体，所述緩冲气体可为氦气 (He),所述氦气的流量范围可为5~20升/分钟(slm)。
步骤203:如图3所示，在覆盖半导体基底100的所述多晶硅层120上形 成非晶硅层140。
由于非晶硅自身具有的性质，即膜层内无晶界，各向同性，所述非晶 硅层140可作为掺杂离子注入时的阻挡层，使减少穿透效应的发生成为可 能。
形成所述非晶硅的工艺可选用LPCVD工艺，反应气体为硅烷，反应腔 内温度范围可为350 450摄氏度，反应腔内压力可为250 350 mtorr, 所述硅烷的流量范围可为100 200 sccm;所述反应气体中还可包括緩冲 气体，所述緩冲气体可为氦气，所述氦气的流量范围可为5 20 slm。
形成所述非晶硅的工艺还可选用PECVD工艺，利用辉光放电分解硅烷 法获得。所述反应气体为硅烷，所述硅烷的流量范围可为100 400 sccm; 所述反应气体中还可包括緩冲气体，所述緩沖气体可为氦气，所述氦气 的流量范围可为5 ~ 20 slm;所述沉积反应温度范围可为350 ~ 450摄氏度； 所述沉积反应压力范围可为l ~ 10torr;所述射频功率范围可为100 ~ 300W。
所述非晶硅层140的厚度或所述非晶硅层140与所述多晶硅层120的厚 度的比值根据产品要求确定，例如，所述比值可为l: 10。
步骤204:对所述多晶硅层和非晶硅层执行离子注入操作，以调整所 述多晶硅的阻值。
进行所述离子注入操作的工艺可采用任何传统的方法，在此不再赘述。
步骤205:对离子注入后的所述非晶硅层执行重晶化操作。
以非晶硅作为阻挡层材料或辅助阻挡层材料时，在完成为减小多晶硅 层电阻而进行的离子注入操作之后，后续轻摻杂离子注入操作执行之前， 需执行重晶化操作(re~ crystallize),以减小栅层的电阻。
所述重晶化操作用以将上述非晶硅层转化为多晶硅层。涉及的工艺参
数为重晶化操作的温度范围可为750 850摄氏度；重晶化操作持续的 时间范围可为10 60分钟。
此外，本发明的发明人认为，改变多晶硅层的晶粒结构可使进一步 减少注入离子进入器件导电沟道成为可能。
然而，仅将晶粒生长方向不规则化，易使多晶硅层的表面性质变差。 继而，如何改变多晶硅层的晶粒尺寸成为本领域技术人员亟待解决的问 题。
作为本发明的第二实施例，如图4所示，可选用适当的结构控制工艺 形成覆盖半导体基底的多晶硅层220,以获得较小的晶粒尺寸，所述结构 控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流 量中的一种及其组合，并进而在所述多晶硅层220上形成非晶硅层140, 以形成4册层。
可选地，在所述多晶硅层220沉积过程中，反应腔温度范围可为600 650摄氏度，反应腔内压力可为250 350mttor,所述硅烷的流量范围可 为100~ 200 sccm;所述反应气体中还可包括緩冲气体，所述緩冲气体可 为氦气，所述氦气的流量范围可为5-20 slm;
可选地，在所述多晶硅层220沉积过程中，反应腔温度范围可为700 750摄氏度，反应腔内压力可为450 550mttor,所述硅烷的流量范围可 为15 0 ~ 25 Q sccm;所述反应气体中还可包括緩冲气体，所述緩冲气体可 为氦气，所述氦气的流量范围可为10 30 slm ;
可选地，在所述多晶硅层220沉积过程中，反应腔温度范围可为600 ~ 650摄氏度，反应腔内压力可为450 550mttor,所述碌烷的流量范围可 为150~ 250 sccm;所述反应气体中还可包括緩冲气体，所述緩沖气体可 为氦气，所述氦气的流量范围可为10 30 slm。
所述沉积多晶硅层220的方法可采用任何传统的工艺，在此不再赘述。
此外，本发明的发明人认为，增加所述非晶硅层的数目，以利用所述 非晶硅层与所述多晶硅层之间的界面作为增加的阻挡层，可使进一步减 少注入离子进入器件导电沟道成为可能。
作为本发明的第三实施例，如图5所示，在形成所述多晶硅层12 0之前， 还可包含形成非晶硅层140的步骤。此时，所述非晶硅层140仍作为掺杂 离子注入时的的阻挡层，所述非晶硅层140的形成方法可利用LPCVD或 PECVD等传统方法获得，在此不再赘述。
作为本发明的第四实施例，如图6所示，在形成具有减小的晶粒尺寸 的所述多晶硅层220之前，也可包含形成非晶硅层140的步骤。此时，所 述非晶硅层14 O仍作为掺杂离子注入时的的阻挡层，所述非晶硅层140的 形成方法可利用LPCVD或PECVD等传统方法获得，在此不再赘述。
特别地，作为本发明的第五实施例，形成所述栅层的步骤包含形成间 隔相接的非晶硅层140和多晶硅层120的步骤。其中，形成所述多晶硅层 120的步骤位于形成所述非晶硅层140的步骤之间。所述多晶硅层120和非 晶硅层140的数目根据生产要求确定。所述多晶硅层120的数目和非晶硅 层140的数目不相同。作为示例，如图7所示，所述多晶硅层120和非晶硅 层140的数目分别取为2和3。
特别地，作为本发明的第六实施例，形成所述栅层的步骤包含形成间 隔相接的非晶硅层140和多晶硅层120的步骤。其中，形成所述非晶硅层 140的步骤位于形成所述多晶硅层120的步骤之后。所述多晶硅层120和非 晶硅层140的数目根据生产要求确定。所述多晶硅层120的数目和非晶硅 层140的数目相同。作为示例，如图8所示，所述多晶硅层120和非晶硅层 140的数目均取为2。其中，所述多晶硅层120的晶粒尺寸根据生产要求和 工艺条件确定。
此外，作为本发明的第七实施例，形成所述栅层的步骤包含形成 间隔相接的非晶硅层140和多晶硅层120的步骤。其中，形成所述非晶
硅层140的步骤位于形成所述多晶硅层120的步骤之间。所述多晶硅层 120和非晶硅层140的数目根据生产要求确定。所述多晶硅层120的数 目和非晶硅层140的数目不相同。作为示例，如图9所示，所述多晶硅 层120和非晶硅层140的数目分别取为2和1。
在上述各实施例中，所述非晶硅层可作为多晶硅层的阻挡层，利用所 述非晶硅层可使减少穿透效应的产生成为可能；此外，在刻蚀栅层以形 成栅极的过程中以及在形成栅极后去除抗蚀剂层时，利用所述非晶硅层 还可减小栅层表面的损伤，使得减少后续离子注入过程中穿透效应的产 生成为可能。
需说明的是，应用本发明提供的方法形成栅层的步骤还可包括提供 半导体基底；在所述半导体基底上形成非晶硅层；在所述非晶硅层上形 成多晶硅层；对所述非晶硅层和多晶硅层执行离子注入操作；对离子注 入后的所述非晶硅层执行重晶化操作。
作为本发明的第八和第九实施例，如图10所示，在形成所述多晶硅层 120之前预先形成非晶硅层140,或者，如图11所示，在形成具有减小的 晶粒尺寸的所述多晶硅层220之前预先形成非晶硅层140,仍可使减少注 入离子进入器件导电沟道成为可能，所述非晶硅层14O仍作为掺杂离子注 入时的的阻挡层。所述非晶硅层140的形成方法可利用LPCVD或PECVD等传 统方法获得，在此不再赘述。
需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的工 艺参数根据产品要求及工艺条件确定。尽管通过在此的实施例描述说明 了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何 方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说 另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表 示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏 离这些细节而不脱离申请人总的发明概念的精神和范围。
权利要求
1.一种栅层形成方法，其特征在于，包括提供半导体基底；在所述半导体基底上形成多晶硅层；在所述多晶硅层上形成非晶硅层；对所述多晶硅层和非晶硅层执行离子注入操作；对离子注入后的所述非晶硅层执行重晶化操作。
2. 根据权利要求1所述的栅层形成方法，其特征在于利用结构 控制工艺形成所述多晶硅层。
3. 根据权利要求2所述的栅层形成方法，其特征在于所述结构 控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体流 量中的一种及其组合。
4. 根据权利要求1或2或3所述的栅层形成方法，其特征在于 在形成所述多晶硅层之前，包含形成非晶硅层的步骤。
5. 根据权利要求1或2或3所述的栅层形成方法，其特征在于 在形成所述多晶硅层操作与离子注入操作之间，包含形成间隔相接的非 晶硅层和多晶硅层的步骤。
6. 根据权利要求1或5所述的栅层形成方法，其特征在于在形 成所述多晶硅层之后，还包含形成非晶硅层的步骤。
7. 根据权利要求1所述的栅层形成方法，其特征在于所述重晶 化操作的温度范围为750 ~ 850摄氏度。
8. 根据权利要求1所述的栅层形成方法，其特征在于所述重晶 化操作持续的时间范围为10~60分钟。
9. 一种栅层形成方法，其特征在于，包括 提供半导体基底；在所述半导体基底上形成非晶硅层； 在所述非晶硅层上形成多晶硅层； 对所述非晶硅层和多晶硅层执行离子注入操作； 对离子注入后的所述非晶硅层执行重晶化操作。
10. 根据权利要求9所述的栅层形成方法，其特征在于利用结构 控制工艺形成所述多晶硅层。
11. 根据权利要求10所述的栅层形成方法，其特征在于所述结 构控制工艺包括降低沉积反应温度、增加反应腔内压力及增加反应气体 流量中的一种及其组合。
12. 根据权利要求9所述的栅层形成方法，其特征在于所述重晶 化操作的温度范围为750 - 850摄氏度。
13. 根据权利要求9所述的栅层形成方法，其特征在于所述重晶 化操作持续的时间范围为10~60分钟。
全文摘要
一种栅层形成方法，包括提供半导体基底；在所述半导体基底上形成多晶硅层；在所述多晶硅层上形成非晶硅层；对所述多晶硅层和非晶硅层执行离子注入操作；对离子注入后的所述非晶硅层执行重晶化操作。一种栅层形成方法，包括提供半导体基底；在所述半导体基底上形成非晶硅层；在所述非晶硅层上形成多晶硅层；对所述非晶硅层和多晶硅层执行离子注入操作；对离子注入后的所述非晶硅层执行重晶化操作。均可减少穿透效应的产生。
文档编号H01L21/28GK101364536SQ20071004480
公开日2009年2月11日 申请日期2007年8月9日 优先权日2007年8月9日
发明者居建华 申请人:中芯国际集成电路制造(上海)有限公司