专利名称：半导体器件的制造方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种输入和/或输出N型 金属氧4b物半导体器件(Input/Output N type Metal-Oxide-Semiconductor, I/ONMOS)的制造方法。
背景技术：
热载流子注入(Hot Carrier-Injection, HCI)效应是由于金属氧化物 半导体器件导电沟道中靠近漏极一侧电场强度过大，致使导电沟道中的 载流子向栅极介质层中注入的现象。HCI效应会造成金属氧化物半导体器 件载流子迁移率下降，阈值电压上升，进而导致金属氧化物半导体器件 老化过快，是影响NMOS器件性能的重要参数之一。特别是对于I/0 NMOS 器件，由于工作电压较核心(Core)金属氧化物半导体器件高，HCI现象 更为明显。-^开号为CN 1787192A的中国专利申请文件公开了一种减小 I/O NMOS器件热载流子注入的方法。图l为所述的中国专利申请文件公 开的方法的流程图。如图l所示，首先进行多晶硅刻蚀，并进行多晶硅再氧化工艺；接着， 执行轻掺杂漏极(Light Doped Drain , LDD)快速热退火工艺；然后执 行LDD注入工艺，该工艺通过两步完成第一步先执行低剂量的砷离子 注入工艺，第二步执行磷离子注入工艺；最后通过侧墙积淀和刻蚀形成 侧墙。上述中国专利申请文件公开的发明方法中通过原子量较大的砷离子 注入和原子量较小的磷离子注入两步离子注入工艺形成LDD扩撒区，并 通过砷离子辅助增大磷离子的扩撒，加大LDD的结深，减小HCI效应，然 而该方法引入两次离子注入工艺来减小HCI，工艺较为复杂。另外，上述专利申请文件公开的方法主要用于减小0.35um技术节点 的I/ONMOS器件的HCI效应。随着半导体制造工艺向卯nm甚至更小的技 术节点的发展，栅极尺越来越小，栅氧的厚度也越来越薄。在金属氧化 物半导体器件中LDD的结深也越来越浅，为减小浅结LDD时的瞬态扩散效应(Transient Enhanced Diffusion, TED) ， LDD注入工艺掺杂后退火 的热预算也需要不断的减少；另外由于栅氧厚度减薄，在制造浅结LDD 时，为避免在离子注入时造成栅氧的击穿，离子注入的能量也需要相应 的减少。热预算和离子注入能量的减少使LDD的结深变得更浅，掺入的 杂质浓度分布梯度变大，形成的LDD扩散区与栅极的交叠越来越小，导 致导电沟道中靠近漏极侧的电场强度增大，HCI效应越来越明显。发明内容本发明提供一种I/O NMOS器件的制造方法，本发明方法工艺简单， 并能够减小I/O NMOS器件的热载流子注入效应。本发明提供的一种半导体器件的制造方法，包括提供具有输入和/或输出NMOS器件栅极的半导体衬底；对所述栅极两侧的半导体衬底执行轻摻杂漏极注入工艺，形成轻掺 杂漏极扩散区；完成所述轻掺杂漏极注入工艺后，对所述栅极执行氧化工艺。 可选的，所述轻掺杂漏极注入工艺中掺入的杂质为磷、砷、锑、铋 中的一种或组合。可选的，所述轻掺杂漏极注入工艺中掺入的杂质为磷，掺杂的能量 为20KeV至50KeV。可选的，所述氧化包括原位水蒸气产生氧化、快速热氧化或炉管氧 化中的一种。可选的，所述氧化的温度为700至1100度。可选的，形成所述输入和/或输出NMOS器件栅极的方法如下提 供具有P阱的半导体衬底；在所述半导体衬底上形成栅极介质层；在所 述栅极介质层上形成多晶硅层；在所述多晶硅层上旋涂光刻胶层，并图 形化形成栅极图案，所述栅极图案位于所述P阱上方；刻蚀去除未被所 述栅极图案覆盖的多晶硅层和栅极介质层；去除所述光刻胶层。可选的，该方法进一步包括在旋涂所述光刻胶之前对所述多晶硅 层进行掺杂。可选的，该方法进一步包括在所述已经执行氧化工艺的栅极两侧 形成侧墙；对形成有所述侧墙的栅极两侧的半导体衬底执行重掺杂工 艺，形成源极和漏;f及。本发明还提供一种半导体器件的制造方法，包括 提供半导体衬底，所述半导体衬底具有第 一 区域和第二区域； 在所述第一区域上形成输入和/或输出NMOS器件的栅极，在所述 第二区域上形成核心NMOS器件的栅极；对所述输入和/或输出NMOS器件栅极两侧的半导体衬底执行第一 轻掺杂漏极注入工艺；完成所述第一轻纟参杂漏极注入工艺后，对所述输入和/或输出 NMOS器件的栅极和核心NMOS器件的栅极执行氧化工艺；对所述已经执行氧化工艺的核心NMOS器件栅极两侧的半导体村 底执行第二轻掺杂漏极注入工艺；对所述已经执行第二轻掺杂漏极注入工艺的半导体衬底执行退火 工艺。可选的，所迷第一轻掺杂漏极注入工艺中掺入的杂质为磷、砷、锑、 铋中的一种或组合。可选的，所述第一轻掺杂漏极注入工艺中掺杂的杂质为磷，掺杂的 能量为20KeV至50KeV。可选的，所述氧化包括原位水蒸气产生氧化、快速热氧化或炉管氧 化中的一种。可选的，所述氧化的温度为700至1100度。可选的，所述退火为尖峰快速热退火工艺。可选的，所述退火的温度为900至1200度。与现有技术相比，本发明具有以下优点本发明半导体器件的制造方法中，形成LDD扩散区的工艺在所述 栅极氧化工艺之前执行，所述氧化工艺中高温也对所述LDD注入工艺形成的LDD扩散区执行了退火工艺，通过该步骤的退火工艺，使得LDD 扩散区中掺入的杂质离子向所述P阱深处扩散，并同时向栅极介质层的 底部扩散，与所述栅极介质层形成交叠区；使所述LDD扩散区中的杂度梯度减小，进而使得形成的I/ONMOS器件的漏极区靠近导电沟道的 电场强度减小，减小了形成的I/ONMOS器件的热载流子注入效应。本发明的方法将LDD注入工艺在栅极氧化工艺之前进行，利用了 氧化工艺中的热效应来实现对LDD扩散区进行退火，并没有增加额外 的工艺和费用，制造工艺简单，并节省了热预算。本发明方法不会对其它器件的电学性能和稳定性造成影响，核心 NMOS器件，I/OPMOS以及核心PMOS器件的电学性能和稳定性均不 受该发明方法的影响。本发明的方法可应用于批量生产中，工艺稳定性较高。
图1为现有一种减小I/ONMOS器件热载流子注入方法的流程图；图2为本发明半导体器件的制造方法的第一实施例的流程图；图3至图15为本发明半导体器件的制造方法的第一实施例的各步 骤相应的结构剖面示意图；图16为本发明半导体器件的制造方法的第二实施例的流程图。
具体实施方式
下面结合附图对本发明的具体实施方式
做详细的说明。随着半导体制造技术向90nm甚至更小的技术节点发展，金属氧化 物半导体器件栅极的尺寸越来越小。相应的，栅极介质层的厚度随着栅 极尺寸的不断减小而减薄。由于栅极介质层厚度减薄，在制造浅结LDD 扩撒区时，为避免在LDD注入时造成栅极介质层击穿，离子注入的能 量相应的减少；另一方面，为抑制在金属氧化物半导体器件制造工艺中 的TED效应，LDD工艺掺杂后退火的热预算也相应的减少。这造成形 成的LDD扩撒区较浅，所述LDD扩散区中摻杂离子浓度变化较为突兀(Abruptness),即浓度梯度较大。由于I/O NMOS器件相对于Core NMOS器件的工作电压和功耗要大，沿所述I/O NMOS器件的导电沟道 方向漏极区域的LDD扩散区中掺杂离子浓度梯度过大会引起较大HCI 效应。本发明提供一种半导体器件的制造方法，能够改善I/O NMOS器 件的HCI效应，下面结合实施例对本发明的方法进行详细描述。图2为本发明半导体器件的制造方法的第一实施例的流程图，图3 至图15为所述第一实施例各步骤相应的结构的剖面示意图。步骤一，如图2所示的流程图，提供具有I/O NMOS器件栅极的半 导体衬底(SIOO)。如图3所示的剖面示意图，首先，提供半导体衬底10，所述半导体 衬底10可以是单晶硅、多晶硅、非晶硅中的一种，也可以是绝缘层上 硅(Silicon On Insulator, SOI)结构。所述半导体村底10可以是P型衬 底或N型衬底。在所述半导体衬底10中形成P阱12,所述P阱12用于形成I/O NMOS器件的导电沟道。形成所述P阱12的步骤如下首先通过光刻 工艺形成P阱阱区的光刻胶图案(未示出)；然后对未^^皮所述光刻胶图 案覆盖的半导体衬底10进行离子注入形成P阱12,注入的离子为P型 离子，例如硼；接着通过灰化和湿法清洗去除所述光刻胶图案。在本发明的另外的实施例中，可以在形成所述P阱12后去除所述 光刻胶图案之前向所述P阱12中进行第二次离子注入工艺。该第二次 离子注入工艺用于改善形成的金属氧化物半导体器件的抗击穿性能 (Punch-through Prevention )，其注入的掺杂离子与形成所述P阱12的 离子注入工艺注入的离子相同，但注入的能量和剂量均小于形成所述P 阱12的离子注入工艺的能量和剂量。在本发明的另外的实施例中，完成所述第二次离子注入工艺后，可 以向所述P阱12中进行第三次离子注入工艺。该第三次离子注入工艺 用于调整形成的金属氧化物半导体器件的阈值电压，其注入的掺杂离子 与前两次离子注入工艺注入的掺杂离子相同，或注入的掺杂离子与前两 次离子注入工艺注入的掺杂离子类型相同(同为P型)，但是为质量更大的离子，例如铟。所述第三次离子注入工艺的能量小于所述第二次离 子注入的能量，注入的剂量比所述第二次离子注入的剂量大，^旦小于所 述形成P阱12的离子注入的剂量。所述形成P阱12的离子注入工艺与所述第二次离子注入工艺、第 三次离子注入工艺可以在同 一离子注入机中进行。在其它的实施例中，还可以在所述半导体衬底10的其它区域形成用于I/O PMOS导电沟道的N阱，并对所述N阱进行多次离子注入调整 阈值电压和抗击穿特性。在其它的实施例中，还可以在所述半导体10的其它区域形成用于 形成核心NMOS和PMOS的导电沟道，并对所述导电沟道进行离子注 入调整阈值电压和抗击穿特性。如图4所述，在所述半导体3于底10的P阱12中形成浅沟槽隔离区 13。形成所述浅沟槽隔离区13的步骤如下在所述半导体衬底10上依 次形成衬垫氧化层和硬掩膜层(未示出)；在所述硬掩膜层上旋涂光刻 胶层，通过曝光显影形成浅沟槽隔离区的图案；刻蚀所述浅沟槽隔离区 图案下的硬掩膜层，将所述浅沟槽隔离区的图案转移到所述硬掩膜层 上，继续刻蚀所述衬垫氧化层和所述P阱12区域的半导体衬底，在所 述P阱12中形成沟槽，去除所述光刻胶层；在所述沟槽中填充氧化硅 材料，通过化学机械研磨去除所述硬掩膜层上的氧化硅材料，进一步的 去除所述硬掩膜层和所述衬垫氧化层。所述浅沟槽隔离区13用于定义 出有源区。如图5所示，在所述半导体衬底IO上形成介质层14，所述介质层 14可以是氧化硅或氮氧化硅，厚度可以为5至100nm。形成所述氧化 硅的方法可以是高温炉管氧化、快速热氧化、原位水蒸气产生(In-Situ Stream Generation, ISSG)氧化法中的一种，对所述氧化硅进行氮化处 理可以形成氮氧化硅，所述氮化处理工艺可以是炉管氮化、快速热氮化、 等离子体氮化(例如DPN)中的一种。在所述介质层14上沉积多晶硅层15,所述多晶硅层15的厚度可以 为100nm至500nm。沉积所述多晶硅层15的方法可以是物理气相沉积或化学气相沉积。为降低形成的I/ONMOS器件的栅极的电阻率，可通过离子注入或扩散或原位离子注入工艺对所述多晶硅层15进行掺杂。如图6所示，在所述多晶硅层上旋涂光刻胶层17,然后进行曝光显 影形成如图7所示的栅极图案17a。接着如图8所示，以所述栅极图案17a作为刻蚀阻挡层，刻蚀去除 未被所述栅极图案17a覆盖的多晶硅层15,将所述栅4^L图案17a转移到 所述多晶硅层15中，形成I/ONMOS器件栅才及15a。继续刻蚀去除所述 栅极15a两侧的介质层14的材料，形成栅极介质层14a。形成所述栅极15a后，通过氧气等离子体灰化和腐蚀液湿法清洗去 除所述光刻胶的栅极图案17a。步骤二，如图2所示的流程图，对所述棚-极两侧的半导体衬底执行 轻掺杂漏极注入工艺(S110);如图9所示的剖面示意图，在所述形成有4册4及15a的半导体衬底10 上旋涂光刻胶层16。如图10所示，通过曝光显影去除所述栅极15a上方及所述栅极15a 两侧的半导体衬底10上的光刻胶材料，形成LDD的光刻胶图案16a, 该LDD的光刻胶图案16a定义出后续LDD掺杂的区域。接着，如图11所示，对所述栅极15a两侧的半导体衬底10中的P 阱区域执行LDD注入工艺，在所述栅极15a两侧的P阱12中形成LDD 扩散区19。所述轻#^杂漏极注入工艺掺入的杂质离子为磷、砷、锑、铋 中的一种或组合。在本实施例中所述LDD注入工艺4参入的杂质为磷， 所述LDD注入工艺的能量为20KeV至50KeV，剂量为1 x e13至5 x e13 cm气通过该LDD注入工艺能够减小形成的I/O NMOS器件的沟道漏 电流。形成所述轻掺杂漏极扩散区19后，去除所述轻掺杂漏极的光刻胶 图案16a，如图12所示。步骤三，如图2所示的流程图，完成所述轻#^杂漏极注入工艺后， 对所述栅极执行氧化工艺(S120)。由于刻蚀多晶硅层15形成栅极15a的工艺中通常采用干法刻蚀， 所述干法刻蚀中的等离子体会造成多晶硅栅极侧壁的晶格结构被破坏， 从而影响形成的金属氧化物半导体器件的性能。修复多晶硅栅极侧壁损 伤的方法为氧化法。即通过将栅极15a表面暴露于高温的氧气气氛中， 在所述多晶硅栅极侧壁表面形成薄氧化层，达到修复被破坏的晶格结构 的目的。所述氧化为原位水蒸气产生氧化(In-Situ Stream Generation, ISSG )、快速热氧化(Rapid Thermal Oxidation, RTO )或炉管氧化中的 一种。所述氧化的温度为700至1000度。通过本步骤的氧化工艺， 一方面修复了所述栅极15a侧壁的等离子 体刻蚀损伤；另一方面，由于本发明的形成所述LDD扩散区19的工艺 在所述氧化工艺之前执行，所述氧化工艺中700至1000度的高温也对 所述LDD注入工艺形成的LDD扩散区19执行了退火工艺，通过所述 退火工艺，使得所述LDD扩散区19中掺入的杂质离子向所述P阱深处 扩散，并同时向所述栅极介质层14a的底部扩散，与所述栅极介质层14a 形成交叠区，如图13所示；使所述LDD扩散区19中的杂质离子沿所 述栅极介质层14a下方导电沟道方向的浓度变化较为緩慢，即浓度梯度 减小，进而使得形成的I/ONMOS器件的漏极区靠近导电沟道的电场强 度减小，减小了形成的I/ONMOS器件的热载流子注入效应。本发明的方法将LDD注入工艺在栅极氧化工艺之前进行，利用了 氧化工艺中的热效应来实现对LDD扩散区进行退火，并没有增加额外 的工艺和费用，制造工艺简单，并节省了热预算。另外，本发明方法不会对其它器件的电学性能和稳定性造成影响， 例如核心NMOS器件，I/OPMOS以及核心PMOS器件的电学性能和稳 定性均不受该发明方法的影响。本发明的方法可应用于批量生产中，工 艺稳定性较高。如图14所示，完成所述氧化工艺后，在所述4册才及15a和所述栅极 介质层14a的两侧形成侧墙20，并对所述形成有侧墙20的栅极15a两 侧的半导体衬底10执行重掺杂工艺，在所述栅极15a两侧的P阱12中 形成源极和漏极21。本实施例中所迷重掺杂工艺掺入的杂质为N型离子例如》舞。对所述形成有源极和漏极21的半导体衬底10执行快速热退火工 艺，使得在所述源极和漏极21中掺入的离子被激活，同时所述源极和漏极21的掺杂离子也向所述侧墙下面的P阱中扩散，如图15所示。本 实施例中所述的快速热退火为尖峰退火(Spike Anneal )。在另外的实施例中，在形成所述侧墙20之前，也可以进行其它MOS 器件的LDD注入工艺，例如I/O PMOS， Core NMOS或Core PMOS的 LDD注入工艺，然后执行形成侧墙和重摻杂工艺。图16为本发明半导体器件的制造方法的第二实施例的流程图。如图16所示的流程图，步骤一，提供半导体衬底(S200 )。所述半导体村底具有第 一 区域和第二区域，所述第 一 区域用于形成 I/O NMOS的导电沟道，在所述第一区域中形成有第一P阱；所述第二 区域用于形成Core NMOS器件的导电沟道，在所述第二区域中形成有 第二 P阱；在本发明的其它实施例中还形成有N阱区，用于形成I/O PMOS和Core PMOS器件。步骤二，在所述第一区域上形成I/O NMOS器件的栅极，在所述第 二区域上形成Core NMOS器件的栅极(S210 )。在所述I/O NMOS器件的栅极和Core NMOS器件的栅极下形成有 有栅极介质层。步骤三，对所述I/O NMOS器件栅极两侧的半导体村底执行第一轻 掺杂漏极注入工艺(S220)。所述轻第一掺杂漏极注入工艺中掺入的杂质为磷、砷、锑、铋中的 一种或组合。本实施例中所述第一轻掺杂漏极注入工艺中的掺杂的杂质 为磷，掺杂的能量为20KeV至50KeV,剂量为1 x 613至5 x e13cm-2。步骤四，完成所述第一轻#^杂漏极注入工艺后，对所述I/O NMOS 器件的栅极和Core NMOS器件的栅极执行氧化工艺(S230 )。所述氧化为原位水蒸气产生氧化、快速热氧化或炉管氧化中的一 种。所述氧化的温度为700至1000度。通过所述氧化工艺， 一方面修复所述栅极制造过程中由于等离子体刻蚀造成的栅极侧壁的损伤；另一 方面，对所述第一轻掺杂漏极注入工艺形成的LDD扩散区执行退火工 艺，使得所述第一轻掺杂漏极注入工艺形成的LDD扩散区中掺入的杂 质离子向所述栅极介质层的底部扩散，与所述栅极介质层交叠，并使所道方向的浓度梯度减小，减小形成的I/O NMOS器件的热载流子注入效 应。本发明的方法将LDD注入工艺在栅极氧化工艺之前进行，利用了 氧化工艺中的热效应来实现对LDD扩散区进行退火，并没有增加额外 的工艺和费用，制造工艺筒单，并节省了热预算。另外，本发明方法不 会对其它器件的电学性能和稳定性造成影响，核心NMOS器件，I/O PMOS以及核心PMOS器件的电学性能和稳定性均不受该发明方法的 影响。本发明的方法可应用于批量生产中，工艺稳定性较高。步骤五，对所述已经执行氧化工艺的Core NMOS器件栅极两侧的 半导体衬底执行第二轻掺杂漏极注入工艺(S240)。该工艺形成Core NMOS器件的LDD扩散区。步骤六，对所述已经执行第二轻掺杂漏极注入工艺的半导体衬底执 行退火工艺(S250)。所述退火为尖峰快速热退火工艺，退火的温度为900至1200度。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明， 任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能 的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的 范围为准。
权利要求
1. 一种半导体器件的制造方法，其特征在于，包括提供具有输入和/或输出NMOS器件栅极的半导体衬底；对所述栅极两侧的半导体衬底执行轻掺杂漏极注入工艺，形成轻掺杂漏极扩散区；完成所述轻掺杂漏极注入工艺后，对所述栅极执行氧化工艺。
2、 如权利要求1所述的半导体器件的制造方法，其特征在于所 述轻掺杂漏极注入工艺中掺入的杂质为磷、砷、锑、铋中的一种或组合。
3、 如权利要求1所述的半导体器件的制造方法，其特征在于所 述轻掺杂漏极注入工艺中掺入的杂质为磷，掺杂的能量为20KeV至 50KeV。
4、 如权利要求1所述的半导体器件的制造方法，其特征在于所 述氧化包括原位水蒸气产生氧化、快速热氧化或炉管氧化中的 一种。
5、 如权利要求4所述的半导体器件的制造方法，其特征在于所 述氧化的温度为700至IIOO度。
6、 如权利要求1所述的半导体器件的制造方法，其特征在于，形 成所述输入和/或输出NMOS器件栅极的方法如下提供具有P阱的半导体村底；在所述半导体村底上形成栅极介质层；在所述栅极介质层上形成多晶硅层；在所述多晶硅层上旋涂光刻胶层，并图形化形成4册极图案，所述栅 极图案位于所述P阱上方；刻蚀去除未被所述栅极图案覆盖的多晶硅层和栅极介质层；去除所述光刻胶层。
7、 如权利要求6所述的半导体器件的制造方法，其特征在于，该 方法进一步包括在旋涂所述光刻胶之前对所述多晶硅层进行掺杂。
8、 如权利要求1所述的半导体器件的制造方法，其特征在于，该 方法进一步包括在所述已经执行氧化工艺的栅极两侧形成侧墙；对形成有所述侧墙的栅极两侧的半导体衬底执行重掺杂工艺，形成 源才及禾口漏才及。
9、 一种半导体器件的制造方法，其特征在于，包括 提供半导体衬底，所述半导体衬底具有第 一 区域和第二区域； 在所述第一区域上形成输入和/或输出NMOS器件的栅极，在所述第二区域上形成核心NMOS器件的栅极；对所述输入和/或输出NMOS器件栅才及两侧的半导体衬底执行第一 轻掺杂漏极注入工艺；完成所述第一轻掺杂漏极注入工艺后，对所述输入和/或输出 NMOS器件的栅极和核心NMOS器件的栅极执行氧化工艺；对所述已经执行氧化工艺的核心NMOS器件栅极两侧的半导体衬 底执行第二轻掺杂漏极注入工艺；对所述已经执行第二轻掺杂漏极注入工艺的半导体衬底执行退火 工艺。
10、 如权利要求9所述的半导体器件的制造方法，其特征在于所 述第一轻掺杂漏极注入工艺中掺入的杂质为磷、砷、锑、铋中的一种或 组合。
11、 如权利要求9所述的半导体器件的制造方法，其特征在于所 述第一轻掺杂漏极注入工艺中掺杂的杂质为磷，掺杂的能量为20KeV 至50KeV。
12、 如权利要求9所述的半导体器件的制造方法，其特征在于所 述氧化包括原位水蒸气产生氧化、快速热氧化或炉管氧化中的 一种。
13、 如权利要求12所述的半导体器件的制造方法，其特征在于 所述氧化的温度为700至1100度。
14、 如权利要求9所述的半导体器件的制造方法，其特征在于所 述退火为尖峰快速热退火工艺。
15、 如权利要求14所述的半导体器件的制造方法，其特征在于 所述退火的温度为900至1200度。
全文摘要
一种半导体器件的制造方法，包括提供具有输入和/或输出NMOS器件栅极的半导体衬底；对所述栅极两侧的半导体衬底执行轻掺杂漏极注入工艺；完成所述轻掺杂漏极注入工艺后，对所述栅极执行氧化工艺。本发明方法能够减小输入和/或输出NMOS器件热载流子注入效应，延长输入和/或输出NMOS器件的寿命。
文档编号H01L21/02GK101281870SQ200710039250
公开日2008年10月8日 申请日期2007年4月3日 优先权日2007年4月3日
发明者林丽娟 申请人:中芯国际集成电路制造(上海)有限公司