专利名称：用于测试栅氧化层完整性的矩阵型测试结构的利记博彩app
技术领域：
本发明涉及半导体测试工艺，尤其涉及一种用于测试栅氧化层完整性的测试结构。
背景技术：
在传统的栅氧化层完整性(Gate Oxide Integrity，GOI)测试中，通常采用大面积的测试结构。以电容为例，参见图1，该测试结构是在电容C的多晶硅层(poly)和基底(substrate)上分别引线至焊垫P1和P2，通过在焊垫P1、P2上加载测试电压，并利用测试卡探针与焊垫P1、P2接触，以对电容C进行GOI测试。
在半导体制造工艺进入90nm时代后，半导体器件的栅氧化层做得越来越薄(小于12埃)，使得器件的漏电流急剧增大，导致采用大面积结构难以测出器件的栅氧化层击穿电压。此外，由于大面积结构的基底及多晶硅层阻抗较大，加上漏电流的增加，导致多晶硅层与基底的压降增大，该压降对测量精度有很大的影响，因此需要改用小面积的测试结构。
然而，为了达到一定的测试可靠性，必须测试足够大面积的结构才能得到有效的结果。假定测试结构的总面积应当达到1000×1000μm2，而单位测试结构的面积仅为100×100μm2，则必须测试100个单元才能满足可靠性要求，所花费的测试时间很长。此外，每一个测试单元需要配以两个焊垫，则采用上述测试方法总共需要耗费200个焊垫，这些焊垫会占用相当大的测试空间。
发明内容
本发明的目的在于提供一种用于测试栅氧化层完整性的矩阵型测试结构，以节省测试时间，提高测试精度，并减少焊垫使用数量和焊垫占用面积。
为了达到上述的目的，本发明提供一种用于测试栅氧化层完整性的矩阵型测试结构，由m×n个测试单元，m、n均为自然数，按矩阵形式排列而成，所述每一个测试单元具有第一引线和第二引线，其中，每一列的m个测试单元的第一引线均连接至一条金属导体，每一行的n个测试单元的第二引线也连接至一条金属导体，每一条金属导体的一端连接至一个焊垫。
在上述的矩阵型测试结构中，通过在连接至每个测试单元第一引线的n个焊垫，以及连接至每个测试单元第二引线的m个焊垫上同时加载测试电压，可对m×n个测试单元同时进行栅氧化层完整性测试。
在上述的矩阵型测试结构中，通过在连接至第j列(1≤j≤n)测试单元第一引线的焊垫，以及连接至第i行(1≤i≤m)测试单元第二引线的焊垫上分别加载测试电压，可对位于第i行第j列的测试单元单独进行栅氧化层完整性测试。
在上述的矩阵型测试结构中，所述的测试单元是电容，该第一引线从电容的多晶硅层引出，该第二引线从电容的基底引出。
在上述的矩阵型测试结构中，m×n个测试单元的总面积应达到测试可靠性的要求。
本发明的用于测试栅氧化层完整性的矩阵型测试结构，通过将小面积结构的单元排列成矩阵形式，并采用金属导体将每一行或每一列的测试单元的引线连接在一起，使之与现有技术相比，具有以下的优点和积极效果 1.可同时在所有的小面积结构上加载测试电压，不必逐个测试，大大节省了测试时间； 2.由于采用了小面积结构，使测试单元的漏电流减小，同时，通过采用金属导体连接各条引线，可减小多晶硅层与基底的串联电阻，从而提高测试精度； 3.传统的逐个单元测试的方法需要耗费2mn个焊垫，而本发明的结构只需耗费m+n个焊垫，可大大减少焊垫使用数量，也缩小了测试所占用的面积； 4.由于测试卡探针与焊垫的接触次数大大减少，可降低测试卡的损坏几率，延长测试卡的使用寿命。
通过以下实施例并结合其附图的描述，可以进一步理解其发明的目的、具体结构特征和优点。其中，附图为 图1为现有的GOI测试结构示意图； 图2为本发明具体实施例的矩阵型GOI测试结构的示意图。
具体实施例方式 下面结合附图对本发明的用于测试栅氧化层完整性的矩阵型测试结构作进一步的详细描述。
本发明的用于GOI测试的矩阵型结构，由m×n个测试单元(m、n均为自然数)按矩阵形式排列而成，每一个测试单元都具有第一引线和第二引线，其中，每一列的m个测试单元的第一引线均连接至一条金属导体，每一行的n个测试单元的第二引线也连接至一条金属导体，每一条金属导体的一端连接至一个焊垫，总共采用m+n条金属导体和m+n个焊垫。为了减小单个测试单元的漏电流以及多晶硅层与基底的串联电阻，以提高测试精度，该矩阵型结构的每一个测试单元的面积较小，然而其总面积应当达到测试可靠性的要求。
图2为本发明具体实施例的结构示意图，图中画出了9个电容，排列成3×3矩阵，即对应m＝3，n＝3的情况。该9个电容分别标记为C11、C12、...、C33，每个电容都具有两条引线，分别从多晶硅层和基底引出。每一列的3个电容的第一引线通过一条金属导体Q1连接至一个焊垫P1，每一行的3个电容的第二引线又通过另一条金属导体Q2连接至另一个焊垫P2。
当采用图2结构进行介电质击穿测试时，只需在连接至每个电容第一引线的3个焊垫P1上加载测试电压，并将连接至每个电容第二引线的3个焊垫P2接地，一次即可完成9个电容的测试，大大缩短了测试时间。此外，由于每个电容的面积较小，其漏电流也相对较小，加上采用金属导体作为电压源和氧化层之间的连接介质，可减小多晶硅层和基底的压降，从而提高测试准确度。
在侦测栅氧化层击穿时，可以通过行选和列选逐个测量电容的漏电流来判断该电容是否已经击穿，当检测到某一个电容已经击穿时，则停止测试。例如需要测试C31的漏电流时，只需在最左边的焊垫P1和最下边的焊垫P2上加载相应的测试电压即可。同样地，由于采用了小面积的电容以及金属导体作为连接介质，可以避免栅氧化层击穿被大的背景电流掩盖，同时降低了多晶硅层与基底的串联电阻，可以比较准确的侦测到栅氧化层击穿，其测试精度可得到提高。
从图中可以看出，采用本发明的矩阵型测试结构只需使用m+n＝6个焊垫即可，而如果采用传统的方法逐个测试的话，则需要2mn＝18个焊垫，不仅增加了成本，也占用了较大的测试面积。
综上所述，采用本发明的矩阵型测试结构可节省测试时间，提高测试精度，并减少焊垫使用数量和焊垫占用面积。
权利要求
1. 一种用于测试栅氧化层完整性的矩阵型测试结构，由m×n个测试单元，m、n均为自然数，按矩阵形式排列而成，所述每一个测试单元具有第一引线和第二引线，其特征在于每一列的m个测试单元的第一引线均连接至一条金属导体，每一行的n个测试单元的第二引线也连接至一条金属导体，每一条金属导体的一端连接至一个焊垫。
2. 如权利要求1所述的矩阵型测试结构，其特征在于通过在连接至每个测试单元第一引线的n个焊垫，以及连接至每个测试单元第二引线的m个焊垫上分别加载测试电压，可对m×n个测试单元同时进行栅氧化层完整性测试。
3. 如权利要求1所述的矩阵型测试结构，其特征在于通过在连接至第j列测试单元第一引线的焊垫，以及连接至第i行测试单元第二引线的焊垫上分别加载测试电压，可对位于第i行第j列的测试单元单独进行栅氧化层完整性测试，其中1≤j≤n，1≤i≤m。
4. 如权利要求1所述的矩阵型测试结构，其特征在于所述的测试单元是电容。
5. 如权利要求4所述的矩阵型测试结构，其特征在于所述的第一引线从电容的多晶硅层引出。
6. 如权利要求4所述的矩阵型测试结构，其特征在于所述的第二引线从电容的基底引出。
7. 如权利要求1所述的矩阵型测试结构，其特征在于m×n个测试单元的总面积应达到测试可靠性的要求。
全文摘要
本发明提供了一种用于测试栅氧化层完整性的矩阵型测试结构，涉及半导体测试工艺。采用现有的大面积测试结构由于背景电流和串联电阻较大难以准确侦测出栅氧化层的击穿，且测量精度低；采用多个小面积结构测试，又存在测试时间长、焊垫使用数量大等缺点。本发明的用于测试栅氧化层完整性的矩阵型测试结构，由m×n个测试单元按矩阵形式排列而成，所述每一个测试单元具有第一引线和第二引线，其中，每一列的m个测试单元的第一引线均连接至一条金属导体，每一行的n个测试单元的第二引线也连接至一条金属导体，每一条金属导体的一端连接至一个焊垫。采用本发明的矩阵型测试结构，可节省测试时间，提高测试精度，并减少焊垫使用数量和焊垫占用面积。
文档编号H01L21/66GK101281897SQ20071003918
公开日2008年10月8日 申请日期2007年4月6日 优先权日2007年4月6日
发明者简维廷, 强 郭, 江顺旺, 永 赵 申请人:中芯国际集成电路制造(上海)有限公司