专利名称：成像传感器及其形成方法
技术领域：
本发明总体上涉及像素传感器，更具体而言，涉及CMOS成像传感器。
背景技术：
数码照相机已经很大程度上取代了基于胶片的模拟照相机，至少对于业余摄影是这样。典型的数码照相机成像传感器是图像单元(像素)的阵列，每个图像单元感测对于整个图像的一小部分光。通常，像素的数目越大，所得图像(照片)越好且在像素化(pixilated)之前可以看到的图像越大。因此，像素的数目是图像分辨率的主要度量标准，且直接影响所得图像的锐度和轮廓鲜明度(crispness)。早期的数码照相机对于像素传感器包括具有电荷耦合装置(CCD)的斗链式结构。对于集成度、功率和帧频的考虑驱动该产业从CCD转变成基于更标准的CMOS逻辑半导体工艺的成像传感器。
典型的CMOS成像传感器阵列仅仅是具有连接的CMOS配套和传感器电路的光电二极管阵列。照到每个光电二极管的光产生电子-空穴对。光电二极管俘获并存储电子。CMOS配套电路(CMOS support circuits)感测存储在每个二极管中的电荷。感测红色、绿色或蓝色的彩色像素只是适当过滤的二极管，其具有红色、绿色或蓝色滤色器以阻挡特定波长、即红色、绿色或蓝色之外的所有光。CMOS成像传感器允许像素密度增加到高于4兆像素(4MP)，即使随着通常的数码照相机已变得越来越紧凑，例如某些甚至嵌入到手机中。
不利的是，随着像素面积缩小以增大密度，制造密集的CMOS成像传感器阵列已变得越发有挑战性。CMOS并非特别适用于有效的像素设计，因为形成在阵列之上的密集的芯片/阵列布线易于阻挡或使光漫射到下部的像素。CMOS器件结构也覆盖并易于妨碍光学传感器二极管(光电二极管)。因此，多晶硅栅极和阵列/芯片布线易于减小到达光电二极管的光能的量。并且，器件结构和布线限制了被收集的光的入射角。这由于缩小单元尺寸而加剧，而缩小单元尺寸对于更高的像素密度是必要的。缩小单元需要在像素阵列中更密集组装的更小的光电二极管。
最后，滤色阵列(CFA)中的滤色器常常在物理上与像素成像表面分开。这种移位引起光折射。因此，图像会由于来自邻近像素的光泄漏而模糊不清。
因此，需要更易于制造的更密集、更简单的成像传感器，更具体而言，需要更密集、更简单、更易于制造CMOS像素阵列的成像传感器。
发明内容
因此，本发明的一个目的是使成像传感器的信号接收最大化。
本发明的另一目的是使CMOS像素中的光电二极管阻碍最小化。
本发明的又一目的是使CMOS像素阵列中的光电二极管所接收的信号最大化。
本发明的再一目的是来简化CMOS像素阵列结构，每个像素暴露用于最大能量接收。
本发明涉及一种具有FET像素阵列的成像传感器以及形成该成像传感器的方法。所述成像传感器可以构建于SOI衬底上。每个像素是半导体岛，例如N型硅。在一个光电二极管电极、例如P阱阴极中形成FET。所述成像传感器可以从背侧被照亮，而单元布线在单元之上。滤色器可以附着到岛的相对表面。保护层(例如玻璃或石英)或者窗口固定到滤色器处的像素阵列。因此，穿过保护层的光学信号被滤色器过滤并被相应的图像传感器选择性地感测。
通过参考附图对于本发明优选实施例的以下详细描述，以上和其他目的、方面和优点将更易于理解，其中图1示出了根据本发明优选实施例的形成CMOS成像传感器时步骤的实例；图2A至2G通过优选的像素阵列示出了截面实例，其表示了形成CMOS成像传感器的步骤；图3A至3B示出了典型像素的平面图和示意性实例；图4示出了具有优选实施例的成像传感器阵列的数码照相机的实例。
具体实施例方式
现转向附图，更具体而言，图1示出了根据本发明优选实施例的形成成像传感器的实例100。传感器的形成开始于步骤102，其制备半导体晶片，例如，在硅晶片的表面上形成介电层、比如热氧化物。在介电层上形成结合层(bonding layer)(例如氮化物)，并将第一处理晶片结合到所述结合层。在步骤104中，在硅晶片的暴露侧，优选与正常的电路形成同时形成图像像素传感器。优选地，以通常被称为CMOS的绝缘栅极场效应晶体管(FET)技术形成芯片电路。此外，尽管相对于CMOS进行此处的描述，但本发明适用于以任何FET技术形成像素阵列。
通过内部电路布线优选到芯片外连接(off-chip connections)、即通常被称为线后端(BEOL)，来进行芯片电路形成。在步骤106中，将第二处理晶片附着到晶片的顶部，即电路和任何BEOL布线之上。然后，在步骤108中去除第一处理晶片，例如研磨和/或蚀刻至氮化物层，并去除例如蚀刻掉暴露的氮化物层，从而再暴露热氧化物层。在步骤110中，在暴露的热氧化物层上形成滤色器层，例如在像素上掩蔽并沉积三种滤色器红色、绿色和蓝色中的每一个。在步骤112中，在滤色器层上形成保护层。该保护层不仅保护滤色器层，而且优选地用作用于成像传感器的封装图像窗口(packaging image window)。可选地，在步骤114中，进行封装相关处理以有助于从芯片到封装的接触。用于引线键合或控制塌陷芯片连接(ControlledCollapsible Chip Connects，C4)的封装互连相关工艺例如需要去除顶部处理晶片以用于到键合焊盘的通道。对于其他封装类型，例如可从Shell CaseCompany得到的封装，无需附加的处理，可以省略可选步骤114。在步骤116中，晶片被划分成各个传感器芯片，例如使用倒装芯片或引线键合封装来封装这些芯片。
图2A至2G通过优选像素阵列的晶片120示出了截面实例，其表示了例如根据图1的实例100形成CMOS成像传感器的步骤。在图2A中，利用适合的晶片120、优选为绝缘体上硅(SOI)晶片来开始形成过程(步骤102)。更具体而言，所述晶片可以是具有埋置的氧化物层的硅晶片，或者在该实例中是经制备的结合SOI晶片，其例如使用来自SOITEC/公司的结合技术形成。在半导体层124例如硅层或晶片的一个表面上形成比如热氧化物的介电层122。优选地，硅层124为2-6μm厚而热氧化物层122为0.1-1.0μm厚。0.1-1.0μm厚的氮化物层126将硅层124和介电层122结合到底部处理晶片128。
图2B示出了在步骤104中形成于硅层122上的图像像素传感器130。尽管优选的是图像像素传感器130与正常的电路形成过程同时形成，但可选的是，图像像素传感器130也可以在正常的电路形成过程之前或之后、或者与其分开形成。从而在硅层122中界定岛132，例如利用典型的浅沟槽隔离技术在岛132之间形成并填充浅沟槽134。形成在岛132中的隔离阱136(N阱和/或P阱)与每个岛130形成了光电二极管。优选地，岛是掺杂N型，而阱136是掺杂P型。正常地形成器件，例如，在表面上形成多晶硅层并选择性地界定多晶硅栅极138，之后界定源极/漏极140。在界定源极/漏极140的同时界定二极管接触142。在用于多重交替布线的介电层中通过BEOL并通过通路层(via layer)形成芯片布线144。可选地，可以在可选步骤114中形成用于引线键合或C4互连的芯片外焊盘146，从而有助于使芯片与封装接触。最后，在晶片上形成上部钝化层148。
图2C中，在图1的步骤106中将第二或顶部处理层150附着到钝化层148。第二处理层150附着到图像像素器件138和任何BEOL布线144或可选芯片焊盘146之上。如图2D所示倒装晶片120，在步骤108中去除底部处理晶片，例如研磨和/或蚀刻至氮化物结合层126。去除例如蚀刻掉所暴露的氮化物结合层126，从而再暴露热氧化物层122。
然后在图2E中，通过在各个像素130暴露的热氧化物层122上形成滤色器152、154、156，例如红色、绿色和蓝色滤色器，而在步骤110中形成滤色器层。优选地，掩蔽并沉积适当的滤色器材料，在每个过滤像素的整个表面上形成滤色器152、154、156。适当的滤色器材料包括例如染色和着色的光致抗蚀剂。通常，滤色器152、154、156具有0.5-1.5μm的均匀厚度。
接着，在图2F中，在步骤112中在滤色器层上形成保护层158或窗口。优选地，保护层158是清透材料，比如石英、玻璃或任何其他适当的透明材料，并形成用于传感器的成像窗口。可以利用适合的透明胶将保护层158结合到滤色器层。可选地，用红外线(IR)滤色器或抗反射涂层涂敷保护层158。
一旦将保护层结合到滤色器层，就可以执行进一步的处理以有助于封装。如果将使用引线键合或C4以用于将芯片与封装连接，则为了图2G的所得结构，在步骤114中可以去除第二或顶部处理层150。然后，在步骤116中将晶片120划分成各个传感器芯片并封装。可选地，如果将使用芯片级封装(例如来自Shell Case公司)，则可以原位地保持顶部处理层150。而对于这样的芯片级封装，沿着顶部处理层150的暴露侧或者通过经由第二处理层150形成的通路形成连接，以允许背侧连接。由此，照到保护层158的图像穿过至各个滤色器152、154、156，并在通常被认为是芯片背侧即硅层122之处照到各个光学传感器二极管，而没有被其他芯片结构衰减。
图3A至3B示出了根据本发明优选实施例形成的典型像素160的顶部平面图和示意图的实例。尽管该像素160与图2A至2G中的像素130并不相同，但其可以基本如图2A至2G的实施例所描述的那样形成，对于相同结构元件的标注相同。在该实例中，岛132是N型，例如在通常的N阱界定步骤中被界定，并且岛132通过STI沟槽134彼此隔离。光学传感器二极管是结，其通过N阱岛132中的P型136形成。电阻接触(resistive contacts)162、164形成于每个N阱岛132和P阱136。通过P阱136上的栅极166、168、170和栅极166、168、170相对侧的源极/漏极区172、174、176、178(在该实例中是N型)界定了FET(在该实例中为三个NFET)。光学传感器二极管180的阳极在P阱接触164处接地，P阱接触164将P阱接地偏置。在N阱接触164处的光学传感器二极管180的阴极连接到NFET 166的源极172以及NFET 168的栅极。NFET 166和168共享公共漏极连接174从而施加电压，例如Vdd。复位信号(RESET)连接到NFET 166的栅极。NFET 168的源极176与NFET 170的漏极是公共扩散区，其通过行选择(ROWSELECT)信号选通。NFET 170的源极178也是用于像素160的数据输出。
尽管NFET 166栅极处的REFET可以正常为高，除了成像期间；但通常，恰在成像之前REFET脉冲为高，例如恰在按下快门按钮之后且恰在开启快门之前。随着REFET为高，光学传感器二极管180基本像电容器一样起作用，例如反偏结电容器。因此，随着REFET为高，跨过反偏光学传感器二极管180建立依赖于REFET高电平的电压，且建立NFET阈值电压(VT)即对于Vdd高电平的Vdd-VT。可选地，为了建立完全的Vdd，可以选择高电平大于Vdd+VT。在快门开启时，从下部照到像素的光(通常穿过保护玻璃窗口和红色、绿色或蓝色滤色器)产生电子空穴对。这些电子和空穴以入射到各个像素160上的光成一定比例地对光学传感器二极管180的结电容器放电。如果没有光照到光学传感器二极管180，则结保持充电。依赖于提供到NFET 166栅极的所选REFET高电平，源极176被预充到低于Vdd的某一电平，例如Vdd-VT。NFET 168用作源极跟随器放大器以感测结电容器上的电压。NFET 168的源极上的电势跟随光学传感器二极管180上的电压。该电压通过NFET 170。在NFET 170的栅极的ROW SELECT正常为低直至图像信号被光学传感器二极管180捕捉之后，然后在单元读周期期间脉冲为高。
图4示出了数码照相机202中优选实施例芯片200的应用的实例。成像传感器的这种应用以及数码照相机在本领域中是公知的。芯片封装可以是典型的引线键合封装，因为在与芯片连接相对的表面上，光穿过由保护层设置的窗口可并通过滤色器被滤色。因此，对于利用倒装芯片技术所安装的芯片，整个保护窗口区域暴露于所安装的芯片之上，并且其之下的滤色器和像素被保护窗口所完全保护。
有利的是，对于每个像素暴露整个硅岛表面。由于每个像素基本占据整个像素区域(减去共享的STI)，阵列填充系数(array fill factor)从30％以下增大到接近100％。这允许更进一步的面积减小，因为像素可以更小而不丧失对光的灵敏度，从而允许更进一步节省成本。优选的像素获取了更多量的可用能量而没有能量被布线阻挡，所述布线在优选像素的背侧。因此，这样的优选像素以高填充系数表现出了高量子效率。STI将每个像素与相邻像素隔离，而不允许任何载流子在光电二极管之间流动。这实际上消除了颜色串扰和图像浮散(blooming)。而且，优选的成像传感器具有优异的角响应(angle response)且微透镜是不必要的，因为在滤色器与光敏硅之间距离很小。优选的保护层消除了比如现有技术传感器所需的对于封装中的顶部玻璃盖层或者微透镜之上的空气间隙的需要。因为微透镜是不必要的并且因为保护层用作适合的图像窗口，所以进一步简化了封装。因为布线在像素背侧，所以例如可以使用引线键合而无需考虑它们可能干扰像素照射。
尽管已经以优选实施例的方式描述了本发明，但本领域技术人员会认识到，在权利要求的精神和范围内可以进行改进来实施本发明。所有这些变化和改进旨在落入所附权利要求的范围内。因此，实例和附图将被认为是示例性的而非限制性的。
权利要求
1.一种成像传感器单元，包括半导体层；在所述半导体层的一个表面上的光学传感器；以及在所述半导体层的相对表面处的滤色器，所述滤色器过滤的光被所述光学传感器选择性地感测。
2.根据权利要求1所述的成像传感器单元，其中所述半导体层是有源硅层，并且所述滤色器通过介电层与所述有源硅层分开。
3.根据权利要求2所述的成像传感器单元，其中所述有源硅层掺杂了N型掺杂剂，并且所述N型有源硅层中的P阱形成了光电二极管，所述成像传感器单元还包括形成在所述P阱中的多个NFET，所述NFET连接从而选择性地使光信号感测到所述光电二极管。
4.根据权利要求3所述的成像传感器单元，其中所述多个NFET包括连接在所述光电二极管的阴极与电源电压(Vdd)之间的第一NFET，所述第一NFET被复位信号选通；在漏极处连接到所述电源电压并被所述阴极选通的第二NFET；以及连接在所述第二NFET的源极与数据输出之间的第三NFET，所述第三NFET被像素选择信号选通。
5.根据权利要求2所述的成像传感器单元，其中所述有源硅层约为2-6μm厚并且所述介电层约为0.1-1.0μm。
6.根据权利要求1所述的成像传感器单元，其中所述滤色器在滤色器层中，所述成像传感器单元还包括在所述滤色器层上的保护层，穿过所述保护层的光被所述滤色器层中的滤色器过滤。
7.根据权利要求6所述的成像传感器单元，其中所述保护层是石英层。
8.根据权利要求6所述的成像传感器单元，其中所述保护层进一步滤出可见光。
9.根据权利要求1所述的成像传感器单元，其中到所述单元的布线从所述一个表面中的光学传感器结构远离所述半导体层延伸。
10.一种成像传感器，包括像素阵列，每个像素包括半导体岛；在所述半导体岛的一个表面上的光学传感器；到所述单元的单元布线，其从所述一个表面中的光学传感器结构延伸；以及在所述半导体层的相对表面处的滤色器；以及在像素滤色器处所述像素阵列上的保护层，穿过所述保护层的光信号被所述滤色器过滤并被相应的所述光学传感器选择性地感测。
11.根据权利要求10所述的成像传感器，其中所述半导体岛是约2-6μm厚的硅岛，其通过浅沟槽隔离与相邻硅岛分开，所述滤色器约为0.5-1.5μm厚并通过约0.1-1.0μm厚的介电层与所述半导体岛分开。
12.根据权利要求1所述的成像传感器，其中所述硅岛是掺杂的N型，所述N型硅岛中的P阱形成了光电二极管，所述P阱上的NFET连接到所述光电二极管从而选择性地感测所述光信号。
13.根据权利要求12所述的成像传感器，其中所述NFET包括连接在所述光电二极管的阴极与电源电压(Vdd)之间的第一NFET，所述第一NFET被复位信号选通；在漏极处连接到所述电源电压并被所述阴极选通的第二NFET；以及连接在所述第二NFET的源极与数据输出之间的第三NFET，所述第三NFET被像素选择信号选通。
14.根据权利要求11所述的成像传感器，其中处理层结合到所述单元布线之上的表面，所述像素阵列夹在所述保护层与所述处理层之间。
15.一种形成成像传感器的方法，包括以下步骤a)在半导体层中界定岛的阵列；b)在每个所述岛的第一表面上形成光学传感器；c)形成到每个所述光学传感器的连接，所述连接从所述第一表面延伸；d)在每个所述岛的第二表面上形成滤色器，所述第二表面与所述第一表面相对；e)封装所述成像传感器，所述第二表面保持暴露使得到封装的所述成像传感器的光被相应的所述滤色器过滤并被相应的所述光学传感器选择性地感测。
16.根据权利要求15所述的形成成像传感器的方法，其中所述半导体层是硅层并且界定所述岛阵列的步骤(a)包括以下步骤i)将处理层结合到所述第二表面；以及ii)利用浅沟槽隔离图案化所述硅层从而界定硅岛。
17.根据权利要求16所述的形成成像传感器的方法，其中所述结合步骤(i)包括A)在所述硅层上形成热氧化物；以及B)在所述热氧化物上形成氮化物层，所述结合层结合到所述氮化物层。
18.根据权利要求15所述的形成成像传感器的方法，其中所述硅层是掺杂的N型并且形成所述光学传感器的步骤(b)包括i)在每个所述N型岛中形成P阱，所述P阱与所述N型岛形成光电二极管；以及ii)在所述P阱中形成多个NFET，在步骤(c)中形成的连接到达所述NFET并将每个所述N型岛连接到地。
19.根据权利要求15所述的形成成像传感器的方法，其中形成滤色器的步骤(d)包括i)将处理层结合到所述第一表面处的上部布线层；ii)从所述第二表面去除背侧处理层；以及iii)在所述第二表面上形成所述滤色器。
20.根据权利要求15所述的形成成像传感器的方法，其中在封装步骤(e)之前，还包括e1)在形成于所述第二表面上的滤色器上形成保护层。
全文摘要
本发明公开了一种具有FET像素阵列的成像传感器以及形成该成像传感器的方法。每个像素是半导体岛，例如在绝缘体上硅(SOI)晶片上的N型硅。在一个光电二极管电极例如P阱阴极中形成FET。可以将滤色器附着到岛的相对表面。将保护层(例如玻璃或石英)或者窗口固定到滤色器处的像素阵列。成像传感器可以从背侧被照射，而单元布线在单元之上。因此，穿过保护层的光信号被滤色器过滤并被相应的光学传感器选择性地感测。
文档编号H01L21/82GK101034711SQ20071000594
公开日2007年9月12日 申请日期2007年2月15日 优先权日2006年2月17日
发明者马克·D·贾菲, 杰弗里·P·甘比诺, 理查德·J·拉塞尔, 阿兰·洛伊休, 詹姆斯·W·阿基森 申请人:国际商业机器公司