专利名称：以带有突出的凸块或球的囊封式引线框架为特征的半导体装置封装的利记博彩app
技术领域：
本发明涉及以囊封式引线框架为特征的半导体装置封装，所述囊封式引线框架带有接 触一支撑于其上的电路小片的突出的凸块或球。
背景技术：
图1显示一用于容纳一半导体装置的传统封装100的简化平面图。具体而言，半 导体电路小片102支撑在形成引线框架106的一部分的电路小片焊垫104上。引线框 架106还包括引线108，引线108不与电路小片焊垫104成一体且从囊封引线框架106 的封装100的塑料本体110伸出。最接近于电路小片焊垫104的引线108的端部包括 一经配置以接纳一焊线114的一端的引线焊垫109。焊线114从所封装电路小片102 的一表面102a伸出以提供与不成一体的引线112的电接触。
图l中所示的传统封装设计的一性质是对空间的有效利用。具体而言，希望一占 据一给定占用面积(即在x-y平面中的尺寸)的封装容纳一具有尽可能大的面积的电 路小片。此使一封装能够耗用尽可能少的空间一对于用于诸如膝上型计算机、移动电 话、或个人数字助理(PDA)等便携式应用中的封装而言，这是一可能非常重要的考 虑因素。
一种最大限度地有效利用空间的替代图1所示传统封装的技术是直接在一印刷电
路板(PCB)上进行"芯片级"附着。此技术利用如下方式在电路小片与铜引线框架之 间使用某种形式的导电凸块或球将电路小片直接安装到引线框架上。然后，使用软焊
料回流焊接，通过所述球或凸块将该部分直接安装到一印刷电路板(PCB)的铜焊接 区上。由此往后，将具有球或凸块的电路小片或引线框架称作引线框架上的凸块(或 球)(BOL)工艺。
如果使用一凸块工艺，则通常在电路小片仍呈晶圆形式时将凸块形成于电路小片 上。通常采用掩模及光阻剂使用冶金镀覆及/或溅镀工艺来形成凸块。晶圆的凹凸化可 由制造晶圆的工厂、 一专门进行制造后工艺的第三方分包商或进行封装的分包商来实 施。
球可存在于引线框架或电路小片上，此视用于形成所述球的技术及装配顺序而定。 通常利用多种技术在制成电路小片后形成球。 一种技术是对金或铜导线进行球焊，并 随后切断所述导线一此可在呈晶圆形式的电路小片上进行，或其可在引线框架上以一
使镜像与所述电路小片上的焊垫位置相匹配的图案进行。用于形成球的替代技术包括 焊料滴或统称为"球"的其他形式，因为所有这些均为业内所常见且对此种工艺具有特 定应用。
不管其尺寸效率如何，"芯片级"方法可能具有某些缺点。 一个缺点是电路小片除 构建到硅中或沉积到硅上的自然保护外没有物理或气密保护。现有芯片级工艺的确采 用0.3mm的球或凸块高度，因而可使用某种形式的塑料底层填料来保护电路小片与安 装衬底之间的区域。然而，甚至更大的限制是在PC板的多个触点与凸块材料之间缺乏 物理隔离。此缺乏隔离可在电路小片的工作温度范围内造成硅、球/凸块材料、铜焊接 区与软焊料安装媒介的不同膨胀/收缩系数之间的热失配问题。
"芯片级"设计的两个其他缺点在于球间隔(间距)及球尺寸必须适应PCB的设 计规则。然而，这些PCB设计规则更多的时候是取决于低成本，而不是取决于对符合 一特定电路小片的间距的期望。因此，尽管芯片级球的现有标准为0.3mm直径，然而 迫使电路小片布局服从外部的PC板布局规则将会降低对电路小片上硅面积的有效利 用，从而转化为成本增大。
因此，在所属领域中需要具有能高效地利用可用空间、同时提供芯片级封装的许 多优点并实现多电路小片组装的半导体装置封装。
发明内客
本发明各实施例涉及以囊封式引线框架为特征的半导体装置封装，所述囊封式引 线框架带有接触一支撑于其上的电路小片的突出的凸块或球。通过无需一单独的电路 小片焊垫及所述电路小片焊垫的一边缘与毗邻的非一体式引线或引脚之间的横向隔 离，根据本发明的封装的各实施例增大了在一既定封装占用面积情况下可供用于电路 小片的空间。本发明各实施例还可允许多个电路小片及/或多个无源装置占据先前由所 述电路小片焊垫所耗用的面积。结果得到一种灵活的封装工艺，其允许在一传统的小 的JEDEC所规定占用面积中组合全部子系统所需的电路小片及技术。
一根据本发明的封装的一实施例包括 一囊封在一塑料封装本体内的电路小片； 及一包括一引线焊垫的引线框架，所述引线焊垫通过一也囊封于所述塑料封装本体内 的导电突出部分与所述电路小片电连通，所述引线焊垫的一部分交叠所述电路小片。
一种根据本发明用以封装一电路小片的方法的一实施例包括提供一通过一导电 突出部分与一引线框架的一导电引线焊垫进行接触的电路小片，并将所述电路小片及 所述引线焊垫囊封于一塑料封装本体内。
本发明的这些及其他实施例、以及本发明的特征及某些潜在优点将结合下文及附 图来更详细地加以说明。
图1显示一用于半导体装置的传统封装的一实例的简化平面图。 图2A显示一根据本发明的封装的一实施例的简化透视图(没有注射成型的塑料 囊封)。
图2B显示图2A所示封装的实施例的一简化剖面图。
图3A显示一根据本发明的封装的一实施例的简化透视图。
图3B显示图3A所示封装的实施例的一简化剖面图。
图4A显示一根据本发明的封装的一替代实施例的简化透视图。
图4B显示图4A所示封装的实施例的一简化平面图。
图4C显示图4B所示封装沿线4B-B'截取的简化剖面图。
图5A显示一根据本发明的封装的另一实施例的一简化平面图。
图5B显示图5A所示封装沿线5A-A'截取的简化剖面图。
图6A显示一根据本发明的封装的另一实施例的一简化平面图。
图6B显示图6A所示封装沿线6C-C'截取的简化剖面图。
图7A显示一根据本发明的封装的另一实施例的一简化平面图。
图7B显示图7A所示封装沿线7A-A'截取的简化剖面图。
图8A显示一根据本发明的封装的另一实施例的一简化平面图。
图8B显示图8A所示封装沿线8C-C'截取的一简化剖面图。
图9A显示一根据本发明的封装的另一实施例的一简化平面图。
图9B显示图9A所示封装沿线9A-A'截取的一简化剖面图。
图10A显示一根据本发明的封装的另一实施例的一简化平面图。
图IOB显示图IOA所示封装沿线IOM-M'截取的一简化剖面图。
图11A显示一根据本发明得到封装的一替代实施例的一简化透视图。
图11B显示图IIA所示封装的实施例的一简化平面图。
图11C显示图4B所示封装沿线IIB-B'截取的一简化剖面图。
图12A显示一根据本发明的封装的实施例的一简化平面图。
图12B显示图12A所示封装沿线12A-A'截取的简化剖面图。
图12C显示图12A所示封装沿线12B-B'截取的一简化剖面图。
图13A显示一根据本发明的封装的实施例的一简化平面图。
图13B显示图13A所示封装沿线13B-B'截取的一简化剖面图。
图13C显示图13A所示封装沿线13A-A'截取的一简化剖面图。
图14A显示一根据本发明的复杂多电路小片封装的另一替代实施例的一透视图。
图14B显示图14A所示封装的一简化平面图。
图14C显示图14B所示封装沿线14B-14B，截取的一简化剖面图。
图14D显示图14B所示封装沿线14A-14A'截取的一简化剖面图。
具体实施例方式
本发明各实施例涉及以囊封式引线框架为特征的半导体装置封装，所述囊封式引 线框架带有接触一支撑于其上的电路小片的突出的凸块或球。通过无需一单独的电路 小片焊垫及所述电路小片焊垫的一边缘与毗邻的非一体式引线或引脚之间的橫向隔 离，根据本发明的封装的各实施例增大了在一既定封装占用面积情况下可供用于电路 小片的空间。本发明各实施例还可允许多个电路小片及/或多个无源装置占据先前由所 述电路小片焊垫所耗用的面积。结果得到一种灵活的封装工艺，其允许在一传统的小
的JEDEC所规定占用面积中组合全部子系统所需的电路小片及技术。
根据本发明的各实施例以一种与具有一直接支撑电路小片的引线的芯片级封装 类似的方式使用与电路小片接触的球或凸块，而不像在传统的带引线封装中一样将电 路小片附着至引线框架的电路小片焊垫部分上。囊封会避免使电路小片曝露至环境中， 从而无需使用一昂贵的工艺来填充电路小片与引线焊垫之间的区域。根据本发明的各 实施例还使得能够根据电路小片设计规则来压缩电路小片布局，而不是必须与要求具 有可直接附着至PCB上的焊垫间距的芯片级设计规则(其常常以电路小片尺寸为代 价)相一致。
根据本发明一实施例所封装的电路小片与"芯片级"电路小片之间的一个区别在
于电路小片上的焊垫间隔并非必须布置成满足PCB布局规则。另外，用于所述附着
及电信号的球或凸块并非必须符合JEDEC所注册的间距及高度要求。实际上，当安装 至一引线框架并加以囊封时，变成需要将凸块/球高度减至在直接安装至PCB上时所 使用凸块/球高度的几分之一。
根据本发明的各实施例使球/凸块能够比在传统芯片级封装中小，从而允许电路小 片上的接触焊垫更小，此进一步有助于减小电路小片尺寸。在封装内部使用更小外形 轮廓的凸±夹允许在一给定封装中具有一略微更大的电路小片，并且还能够堆叠多个电 路小片而不增加封装高度。
根据本发明各实施例的球或凸块可提供一比传统焊线更大的直径及更短的电及 热接合。由此得到电路小片与封装引线之间的低电阻和低热阻、同时使所增加的杂散 电感及电容小于具有一圆形横截面轮廓的传统焊线。
如在图1中所示传统的带焊线J型引线电路小片组合件的俯视图中所图解说明， 在每一侧上，均由一隔离区120将电路小片焊垫104与引线108的引线焊垫109隔离。 此隔离区不随封装尺寸减小而减小，此意味着其随封装尺寸减小而占据所述占用面积 的一更大百分比。
相反，在一具有与图1相同的外部尺寸但利用根据本发明一实施例的引线框架上 凸块(BOL)组装工艺的封装中，在最小的、常用的J型引线封装中，容纳于任何封 装的现有占用面积中的电路小片尺寸可增加多达两倍。具体而言，根据本发明的封装 的各实施例无需使用当使用与电路小片的传统焊线连接时为隔离各单独引脚而原本耗 用的、位于电路小片焊垫与引线上的接合柱之间的所浪费空间。此外，根据本发明各 实施例的BOL附着使电路小片能够交叠引线的"接合端头"部分，从而进一步提高最大
电路小片尺寸/封装占用面积效率。
根据本发明的封装设计的各实施例图解说明于下列各图式中。在某些图式中，为 易于图解说明起见，可概括地显示或完全省略用于囊封电路小片的塑料封装本体。
图2A显示一根据本发明的封装的一实施例的一简化透视图。图2B显示图2A所 示封装的实施例的一简化剖面图。为清晰地进行图解说明起见，已在图2A中省略了 塑料注射成型的封装本体。在利用图2A-B中所示BOL电路小片/引线框架布置的封装 200中，电路小片202与引线201的引线焊垫204交叠，且通过凸块或球206垂直地 进行电连接。
在图2A-B中所示的构造中，基体系杆205用于在引线修剪及成形步骤期间将所 囊封封装连接至引线框架基体(未显示于图2A-B中)。如下文所述及后面图式中所示， 在其他实施例中，所述系杆可呈现出其他功能，例如信号路由，且在所展示的更复杂 的电路小片布置中，用作一传统电路小片焊垫。
将一根据本发明一实施例的引线框架上凸块(BOL)工艺与一J型引线封装设计 结合使用可产生一其中电路小片占据多达所述封装占用面积的85%的封装。而且，采 用图2B中以剖面图形式所图解说明的J型引线式封装的外形(即倒鸥翼引线形状及本 体槽口)及尺寸会使高度及占用面积损失最小化并提供如上所示的某些优点、加上具 有将多电路小片及多技术电路小片囊封于一仅增加最小的杂散电感及电容的低电阻及 低热阻封装中的机会。
在传统芯片级方法中，按照定义，电路小片占据占用面积的100%。但是，电路 小片的尺寸可能因需要修改电路小片设计规则以满足外部布局规则而受到影响。相反， 利用根据本发明的封装技术的各实施例，引线框架可充当一在电路小片的最佳化设计 规则与PCB的最佳化设计规则之间进行转换的中介物，从而使PCB的最佳化设计规 则免受不利影响。
此外，根据本发明的各实施例还可提供会为所述封装开辟附加功能可能性的电路 由选项或其他组件或特征。例如，在图2A-B中所描绘的具体实施例中，所述系杆不 与电路小片电连接，且在自基体进行引线修剪及J型引线形成期间为所囊封封装提供 纯粹的机械支撑，而不执行任何电功能。
相反，在图3A-B中所示及所述的本发明替代实施例中，所述矩阵系杆执行一电 功能。具体而言，图3A显示一根据本发明的封装300的一替代实施例的一简化透视 图。图3B显示图3A所示封装的实施例的一简化剖面图。同样，为便于图解说明，已 从图3A中省略了塑料注射成型的封装本体。
在图3A-B所示实施例中，系杆305变成电路小片300的表面302上两个或更多 个电节点的一短接棒。然后，使用球或凸块306将输入、输出及电源节点连接至电路 小片周边周围的引线301。不管引线框架基体是通过冲压还是通过蚀刻形成，所述基 体系杆均固有地与所述引线共面，且因此，相同高度的球或凸块容易附着至平面引线 接合端头及所述系杆。
虽然到现在为止是结合一具有单个系杆的封装来图解说明本发明，但根据本发明 的各实施例并不仅限于此。例如，图4A显示一根据本发明的封装400的一替代实施 例的一简化透视图。图4B显示图4A所示封装的实施例的一简化平面图。图4C显示 图4B所示封装沿线4B-B'截取的一简化剖面图。在这些图式及所有后面的图式中，为 易于图解说明起见，以虚线显示塑料封装的轮廓。
此具有一 12引线框架402的TSOP-12JW封装400图解说明根据本发明各实施例 的引线框架上凸块(BOL) 403工艺可适用于制造若干有引线及无引线封装，而无需改 变封装的外部尺寸。这些实施例可改良大多数标准带焊线产品的电路小片尺寸、焊线 电阻及热性能。在图4A-C所示的具体实施例中，所述基体系杆已分离成两个单独的杆 404。这两个基体系杆可用来互连两个单独的电节点。
图5A显示一根据本发明的封装的另一实施例的一简化平面图。图5B显示图5A 所示封装沿线5A-A'截取的一简化剖面图。在图5A-B中所示的封装500中，两个电路 小片502及504通过凸块或球506附着在引线框架508 —侧上并通过BOL附着互连至 一共用的中心焊垫/基体系杆510。
图6A显示一根据本发明的封装的再一实施例的一简化平面图。图6B显示图6A 所示封装沿线6C-C'截取的一简化剖面图。在图6A-B中所示的封装600中，图解说明 另一双电路小片布置。具体而言，在此实施例中，电路小片602及604以BOL方式附 着至引线框架606的两侧、及共用中心焊垫/基体系杆608的各侧。此处，用于附着每 一电路小片602及604的BOL工艺在附着温度方面有所不同，以使第一电路小片不会 在第二电路小片附着期间劣化。例如，第一电路小片可使用由热超声焊接形成的金球 来附着，而第二电路小片可利用预成型于所述电路小片上并使用软焊料回流焊接(一 种更低温度工艺)附着至引线框架上的凸块。
图7A显示一根据本发明的封装的再一实施例的一简化平面图。图7B显示图7A 所示封装沿线7A-A，截取的一简化剖面图。在封装700的此种布置中，这两个电路小 片702可同时附着至引线704及附着至用于互连电路小片702上的电节点的基体系杆 706。
大多数双电路小片封装产品均为容纳两个相同电路小片的双重形式。在图7A-B 所示实施例中，所述多电路小片封装构造可包括两个相同的电路小片或两个不同的电 路小片。
此外，图7A-B所示实施例也可允许使用两种不同技术的电路小片。例如，由所 述基体系杆提供的低阻抗及低杂散电感互连线可特别有利于某些产品，如一驱动一甚 高速离散电路小片(例如DMOS横向或类似技术)的甚高速脉宽调制(PWM)电路 小片。此类封装应用已推动了以两个电路小片之间的低阻抗互连与极低杂散电感为特 征的新的电路小片布置及组装方法。PWM频率将很快会高到足以减小无源组件一用 于将PWM脉冲过滤回至一干净的DC电压的电容器及电感器一的尺寸。然而，同时， 那些高频将消除分别封装电路小片并将其互连在一 PCB上的可能性。根据本发明的各
实施例便解决了此问题。
图8A显示一根据本发明一实施例的更加复杂的封装构造的一简化平面图。图8B 显示图8A所示封装800沿线8C-C'截取的一简化剖面图。图8A-B所示的替代实施例 在相同的封装占用面积中容纳两个全尺寸的电路小片802。这些J型引线封装中的引 线806的数量可介于6到14之间，且此方法提供了制成一占据一不大于单个电路小片 封装的PC板占用面积的双电路小片封装的能力。例如，在数种产品(如低(电压) 降稳压器(LDO))中，往往一同使用两个或更多个电路小片，这些电路小片之间的唯 一区别是其被编程输出的电压。在此类应用中， 一根据本发明一实施例的双电路小片 封装可方便地经配置以将这两个电路小片上的所有引脚共同连接(引出于单独引线上 的电路小片输出除外)。
只要在运行于现有组装线上的工艺期间封装电路小片，就有可能使用基体系杆， 以便能够在修剪与成形步骤后对处于基体状态的封装进行自动处理。然而，这些系杆 不需要占据原本可能分配给有源电路小片或无源封装组件的空间。
例如，图9A显示一根据本发明的封装900的另一实施例的一简化平面图。图9B 显示图9A所示封装沿线9A-A'截取的一简化剖面图。图9A及B所示的封装900提供 不将基体系杆902用于任何电功能的选项。具体而言，使用一较高温度焊料回流焊接 或一热超声焊球工艺将小的电路小片904附着至较大的电路小片906，并随后使用一 较低温度焊料回流焊接工艺将这两个电路小片904及906通过凸块或球907附着至引 线框架908。在图9A-B所示的具体实施例中，基体系杆902与锚定在注射成型的塑料 912中的引线910成一整体。
图10A显示一根据本发明的封装1000的另一实施例的一简化平面图。图10B显 示图IOA所示封装沿线IOM-M'截取的一简化剖面图。图IOA及B所示实施例的封装 1000图解说明与图9A-B中所示实施例为同一类型、但具有-一更高引脚数封装的多电 路小片组合件。在图10A-B所示具体实施例中，基体系杆1002锚定在注射成型的塑 料1004中。
前面的实施例中所展示的组装方法及布置可用于J型方形封装。然而，J型方形 封装所提供的额外空间及引脚可使其还能够呈现出其他特征。
例如，图11A显示一根据本发明的封装1100的一替代实施例的一简化透视图。图 11B显示图11A所示封装实施例的一简化平面图。图11C显示图11B所示封装沿线 IIB-B'截取的一简化剖面图。图IIA-C展示另一系列提供各种各样引脚数及许多种电 路小片尺寸选项的小的J型引线封装的一实施例。在图11A中，一4x4mm方形24J 型封装IIOO展示一简单的单电路小片布置。
传统的带焊线的方形封装在四个拐角的每一拐角处均具有基体系杆，以在电路小 片接合及打线接合期间支撑电路小片焊垫、及在囊封后、引线修剪及成形工艺步骤期 间支撑封装。如图11A-C所示J型引线实例中所示，方形J型引线封装的BOL形式可 保持相同的规约。在这些实施例中，所述基体系杆不支撑一传统的电路小片焊垫，而
是一开放式正方形。图IIA-C所示实施例的开放式结构可使模制化合物能够更均匀地 流动以覆盖根据本发明一实施例以BOL方式安装的电路小片的顶部。
在图11A-C中所示的实施例中，不提供一传统的电路小片焊垫也会形成如下区域 在该区域中，可通过使用一再分配金属层在主电路小片上形成电路小片安装焊垫而将 一个或多个次电路小片直接附着至主电路小片上。此种电路小片安装悍垫可容纳带凸 块的次电路小片，如在图IOA-B所示实施例中所示。
虽然到现在为止所述的实施例己消除了传统电路小片焊垫元件，但此并非是本发 明所必需的。包含一电路小片焊垫会形成多种使以BOL方式附着的电路小片与具有两 侧电连接的电路小片(例如垂直导电DMOS电路小片)相组合、或出于其他原因需要 使用挠性接合来弥补可变电路小片厚度的可能的封装布置。
例如，图12A显示一根据本发明的封装的一替代实施例的一简化平面图。图12B 显示图12A所示封装沿线12A-A'截取的一简化剖面图。图12C显示图12A所示封装 沿线12B-B'截取的一简化剖面图。
图12A-C所示实施例显示可使用由方形类型的封装所提供的更大封装引脚数及 额外电路小片空间来实现的更复杂的电路小片组合。具体而言，在图12A-C所示的封 装1200中，顶部电路小片为一Mosfet 1202，如同一传统的方形J型引线产品一样， 其附着至一下设式电路小片焊垫1204。与Mosfet的栅极触点1211的电连通是使用一 传统的5密耳铝焊线1212来建立，且与Mosfet的源极触点1208的电连通是使用小外 形尺寸铝条带接合1210来建立。2006年11月14日提出申请的同在申请中的第
11/559,819号美国专利申请案详细阐述了此种条带接合且出于各种目的以引用方式全 文并入本发明中。
完成此电路小片附着后，将基体反转并使用一种根据本发明一实施例的较低温度 BOL附着技术来将下面的电路小片1214附着至凸块1216。如在前面的BOL附着中一 样，以BOL方式附着的电路小片不与支撑Mosfet的电路小片焊垫接触。在此种情况 下，所述电路小片焊垫与下面的电路小片形成两个大的板，在注射成型工艺期间必须 在这两个大的板之间无缝隙地填充模制化合物。由于这种原因，为此种BOL附着所选 的凸块或球将具有更大的尺寸以提供使塑料在其间流动的更大空间。
根据本发明各实施例的更复杂电路小片堆叠的封装可能需要对附着顺序及用于 此种附着的技术予以额外的考虑。到现在为止所述的多电路小片布置可使用经设计以 具有兼容的回流焊接温度的软焊料化合物，因而所述工艺中的每一步骤均不会使前面 的步骤劣化。
存在多种可形成一可靠的凸块或球附着以及一软焊料回流焊接温度范围的技术。 这些技术当中颇具希望的是那些利用先前用于球焊金及铜导线的知识及设备的技术。 在此种情况下，使用一热超声焊接工艺来形成球焊，并随后完全切断所述导线。此可 用于在一仍呈晶圆形式的整个晶圆表面上或在引线框架上形成球。第二附着则可为用 于在其触点上形成有金或铜球的电路小片的传统软焊料回流焊接。或者， 一电路小片可以倒装芯片方式布置于形成于引线框架上的球的顶上，且一第二热超声接合可将所 有球同时附着至电路小片。目前，只对于具有有限数量的球附着的电路小片存在此选 项。然而，热超声接合提供一有用的工具，因为其为一焊接工艺且完全不受后续软焊 料温度的影响。因此， 一根据本发明的目的是对每一附着工艺进行选择从而使其将不 使前面的工艺劣化、且其将与产品的电要求兼容。
图13A显示一根据本发明的复杂多电路小片封装1300的另一替代实施例的一简 化平面图。图13B显示图13A所示封装沿线BB-B'截取的简化剖面图。图13C显示 图13A所示封装沿线13A-A'截取的简化剖面图。图13A-C所示的封装1300代表一根 据本发明的双电路小片BOL布置，其与在前面的实施例中所采用的双电路小片BOL 布置相似，只是这两个所封装电路小片1302及1304中的每一个均与分别用于与位于 对置端上的导电凸块或球1310以BOL方式附着的引线焊垫1306及1308电连通。因 此，图13A-C中所示的方形封装实质上变成位于单个占用面积中的两个封装，其中两 个单独的电路小片1302及1304彼此呈90。定向的。在图13A-C中所示的布置中，空 间得到节省且各电路小片分离且独立，不要求具有电或功能方面的关系。
图14A显示一根据本发明的复杂多电路小片封装1400的另一替代实施例的一透 视图。图14B显示图14A所示封装的一简化平面图。图14C为图14B所示封装沿线 14B-B'截取的简化剖面图。图14D显示图14B所示封装沿线14A-A'截取的简化剖面 图。图14A-D所示的封装1400代表一双电路小片BOL布置，其类似于在前面的实施 例中所采用的双电路小片BOL布置，只是电路小片1404具有用于与位于对置端上的 导电凸块或球1410以BOL方式附着的引线焊垫。第二电路小片1402使用环氧树脂电 路小片附着材料以倒装芯片方式安装在电路小片1404的背面上。
与第二电路小片1402的电触点是通过附着1404至所述电路小片上每一接触焊垫 及附着至未用于以BOL方式附着1404电路小片的两个侧上的每一引线的传统2密耳 金焊线来建立。在图14A-C所示的布置中，空间得到节省且如果使用一电绝缘的环氧 树脂将电路小片1402附着至电路小片1404，则各电路小片在电方面分离且独立。如 果使用导电性(即掺杂有银的)环氧树脂将电路小片1402附着至电路小片1404，则 电路小片1402与1404将在二者的背面上共享一共用衬底连接。
虽然到现在为止上文说明是着重于制作有引线的封装，但本发明并不仅限于此特 定封装类型。根据本发明各替代实施例的BOL技术也适用于制作其他类型的封装，包 括那些具有呈引脚形式的外部连接的封装、及"无引线"封装，例如QFN、 DFN、 SON 及PowerPAK封装。为了涵盖这些替代实施例，本文所使用的术语"引线"及"引线焊垫" 应理解为指代任何伸出封装本体之外以与容纳于其中的电路小片建立电连通的导电元 件。
虽然上文己全面阐述了各具体实施例，但也可使用各种修改形式、替代构造及等 效形式。因此，上文说明及例示不应视为限定由随附权利要求书所界定的本发明的范围。
权利要求
1、一种封装，其包括一囊封在一塑料封装本体内的电路小片；及一引线框架，其包括一通过一也囊封于所述塑料封装本体内的导电突出部分与所述电路小片电连通的引线焊垫，所述引线焊垫的一部分交叠所述电路小片。
2、 如权利要求l所述的封装，其中所述突出部分包括一从所述电路小片表面伸出 的凸块或球。
3、 如权利要求l所述的封装，其中所述突出部分包括一从所述焊垫伸出的凸块或球。
4、 如权利要求l所述的封装，其中所述突出部分包括一焊料球。
5、 如权利要求1所述的封装，其中所述突出部分包括一热超声焊接球。
6、 如权利要求l所述的封装，其中所述引线框架进一步包括一交叠所述电路小片 的系杆。
7、 如权利要求6所述的封装，其进一步包括一也囊封于所述塑料封装本体内并允 许所述系杆与所述电路小片之间电连通的第二导电突出部分。
8、 如权利要求l所述的封装，其进一步包括一第二电路小片。
9、 如权利要求8所述的封装，其中所述第二电路小片由所述电路小片支撑在一导 电突出部分上。
10、 如权利要求8所述的封装，其中所述引线框架进一步包括一第二引线焊垫， 所述第二引线焊垫通过一也囊封于所述塑料封装本体内的第二导电突出部分与所述第 二电路小片电连通，所述第二引线焊垫的一部分交叠所述第二电路小片。
11、 如权利要求8所述的封装，其进一步包括一交叠所述电路小片及所述第二电 路小片的系杆。
12、 如权利要求11所述的封装，其中所述电路小片及所述第二电路小片位于所述 系杆的同一侧上。
13、 如权利要求11所述的封装，其中所述电路小片及所述第二电路小片位于所述 系杆的对置侧上。
14、 如权利要求11所述的封装，其中所述电路小片及所述第二电路小片通过附加 的导电突出部分与所述系杆电连通。
15、 如权利要求8所述的封装，其中所述第二电路小片支撑在一电路小片焊垫上。
16、 一种封装一电路小片的方法，所述方法包括-提供一通过一导电突出部分与一引线框架的一导电引线焊垫相接触的电路小片；及将所述电路小片及所述引线焊垫囊封于 一塑料封装本体内。
17、 如权利要求16所述的方法，其中一与所述引线焊垫成一体的引线伸出所述塑 料封装本体之外。
18、 如权利要求16所述的方法，其中所述电路小片设置有所述导电突出部分。
19、 如权利要求16所述的方法，其中所述引线框架设置有所述导电突出部分。
20、 如权利要求16所述的方法，其中所述引线框架进一步设置有一交叠所述电路 小片的系杆。
全文摘要
本发明各实施例涉及以通过导电凸块或球与一所支撑电路小片电连通的囊封式引线框架为特征的半导体装置封装。通过排除对一单独的电路小片焊垫及所述电路小片焊垫的一边缘与毗邻的非一体式引线或引脚之间的横向隔离的需要，通过根据本发明各实施例的引线框架上凸块(BOL)工艺制成的封装的实施例增大了在一既定封装占用空间情况下可供用于电路小片的空间。本发明各实施例还可允许多个电路小片及/或多个无源装置占据封装中先前由所述电路小片焊垫所耗用的空间。结果得到一种灵活的封装工艺，其允许在一传统的小的JEDEC所规定占用空间中组合全部子系统所需的电路小片及技术。
文档编号H01L23/488GK101202260SQ20071000310
公开日2008年6月18日 申请日期2007年1月31日 优先权日2006年12月12日
发明者安东尼·C·崔, 舟 明, 杨宏波, 辉 滕, 理查德·K·威廉斯, 詹姆斯·哈恩登, 谢方德 申请人:捷敏电子(上海)有限公司