专利名称：晶片封装体及其制造方法
技术领域：
本发明涉及一种光源模组，特别是涉及一种采用发光晶片封装体的光 源模组。
背景技术：
近年来，利用含氮化镓的化合物半导体，如氮化镓(GaN)、氮化铝镓 (AlGaN)、氮化铟镓(InGaN)等的发光二极体(light emitting diode, LED) 元件备受瞩目。三族氮化物为一宽频带能隙的材料，其发光波长可以从紫 外光一直涵盖至红光，因此可说是几乎涵盖整个可见光的波段。此外，相 较于传统灯泡，发光二极体具有绝对的优势，例如体积小、寿命长、低电 压/电流驱动、不易破裂、不含水银(没有污染问题)以及发光效率佳(省 电)等特性，因此发光二极体在产业上的应用非常广泛。由于发光二极体的发光现象不属于热发光或放电发光，而是属于冷性 发光，所以发光二极体装置在散热良好的情况下，寿命可长达十万小时以 上，且无须暖灯时间(idling time)。此外，发光二极体装置具有反应速 度快(约为1(T秒)、体积小、用电省、污染低(不含水银)、高可靠度、适 合量产等优点，因此其应用的领域十分广泛。 因此，发光二极体被视为 21世纪最重要的光源。然而，由于发光二极体运作时会产生大量的热能，且发光二极体的亮 度及寿命都会受到温度的影响，因此当发光二极体的功率增加时，散热的 需求也就逐渐增加。现有习知技术是使用复杂的散热系统，然而复杂的散 热系统也会造成体积过大以及成本增加等问题。发明内容有鉴于此，本发明的目的是提供一种晶片封装体的制造方法，以简化' 制程。此外，本发明的目的是提供一种晶片封装体，以提高散热效率。 本发明提出一种晶片封装体，其包括一散热板、多个接点、 一薄膜线 路层、 一导电粘着层、 一第一封胶与至少一晶片。其中，接点配置于散热 板外侧，而薄膜线路层配置于散热板与接点上，并与散热板电性绝缘。导 电粘着层配置于薄膜线路层与接点之间，且薄膜线路层经由导电粘着层与 接点电性连接。晶片配置于薄膜线路层上，而晶片具有一主动表面、 一背面与多个凸块，其中凸块配置于主动表面上，且晶片藉由凸块与薄膜线路 层电性连接。第一封胶至少包覆部分散热板、导电粘着层、部分接点与至 少一部分薄膜线路层。在本发明的一实施例中，第一封胶更具有一第一开口，其暴露出部分 薄膜线路层，而晶片配置于第一开口所暴露的该薄膜线路层上，且晶片为发光晶片。在本发明的一实施例中，晶片封装体更包括一底胶，其配置于晶片与 薄膜线路层之间，以包覆凸块，且底胶暴露出背面。在本发明的一实施例中，晶片封装体更包括一第二封胶，其配置于第 一开口内，以包覆晶片与底胶。在本发明的一实施例中，晶片封装体更包括一第二封胶，其配置于第 一开口内，以包覆晶片。在本发明的一实施例中，第一封胶包覆晶片。在本发明的一实施例中，第一封胶为透明材质。在本发明的一实施例中，晶片包括记忆体晶片。在本发明的一实施例中，导电粘着层的材质包括焊料、银胶、或异方性导电胶、异方性导电膜，或者是导电型B阶胶。在本发明的一实施例中，薄膜线^"层包括一可挠性基板、 一图案化金 属层与一焊罩层，其中图案化金属层配置于可挠性基板上，而焊罩层配置 于图案化金属层上。在本发明的一实施例中，薄膜线路层具有一第二开口，其位于晶片下 方，并暴露出部分散热板。在本发明的一实施例中，散热板具有一凸起部，其贯穿第二开口，并 与晶片接合。在本发明的一实施例中，晶片封装体更包括一第三封胶，其配置于接 点与散热板之间，并位于第一封胶下方。本发明提出一种晶片封装体的制造方法，其包括下列步骤。首先，提 供一图案化金属板，而图案化金属板具有至少一散热部、多个接点部以及 多个凹槽，其中凹槽分隔散热部与接点部，且散热部位于接点部之间。在 接点部上形成一导电粘着层。接合图案化金属板与一薄膜线路层，其中薄 膜线路层经由导电粘着层与接点部电性连接。在薄膜线路层上配置至少一 个晶片，而晶片具有多个凸块，且晶片经由凸块与薄膜线路层电性连接。 在图案化金属板上形成一第一封胶，以覆盖至少一部分薄膜线路层，并填 入凹槽内。移除部分图案化金属板，以暴露出凹槽内的第一封胶，并形成 彼此分隔的至少一散热板以及多个接点。进行一切割制程，以形成至少一 晶片封装体。在本发明的一实施例中，在形成第一封胶的步骤中，第一封胶包覆该 晶片。在本发明的一实施例中，在形成第一封胶的步骤中，第一封胶具有一 第一开口，其暴露出晶片。本发明提出一种晶片封装体的制造方法，其包括下列步骤。首先，接 合一 图案化金属板与 一基材，而图案化金属板包括至少 一散热板与多个接 点，其中散热板位于接点之间。在接点上形成一导电粘着层。接合图案化 金属板与一薄膜线路层，其中薄膜线路层经由导电粘着层与接点电性连接。 在薄膜线路层上配置至少一个晶片，而晶片具有多个凸块，且晶片经由凸 块与薄膜线路层电性连接。在图案化金属板上形成一第一封胶，以包覆至 少一部分薄膜线路层、部分散热板与部分接点。移除基材。进行一切割制 程，以形成至少一晶片封装体。在本发明的一实施例中，在形成第一封胶的步骤中，第一封胶包覆晶片。在本发明的一实施例中，在形成第一封胶的步骤中，第一封胶具有一 第一开口，其暴露出晶片。在本发明的一实施例中，在配置晶片之后，晶片封装体的制造方法更 包括在该第一封胶所暴露的薄膜线路层上形成一第二封胶，以包覆晶片。基于上述，由于本发明将薄膜线路层与金属板接合，以承载晶片，因 此本发明的晶片封装体具有较佳的散热效率与较长的使用寿命。此外，此 晶片封装体具有外露的接点，以便于组装至其他电子装置上。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举 较佳实施例，并配合所附图式，作详细说明如下。
图1是依照本发明的第一实施例的一种晶片封装体的剖面图。图2A至图2F是依照本发明的第一实施例的一种晶片封装体的制造方 法的剖面示意图。图3A至图3F是依照本发明的第一实施例的另一种晶片封装体的制造方法的剖面示意图。图4是依照本发明的第二实施例的一种晶片封装体的剖面图。图5A至图5G是依照本发明的第二实施例的一种晶片封装体的制造方法的剖面示意图。图6是依照本发明的第三实施例的 一种晶片封装体的剖面图。图7A至图7E是依照本发明的第三实施例的一种晶片封装体的制造方法的剖面示意图。图8A至图8E是依照本发明的第三实施例的另一种晶片封装体的制造 方法的剖面示意图。图9是依照本发明的第四实施例的 一种晶片封装体的剖面图。图IOA至图10G是依照本发明的第四实施例的一种晶片封装体的制造 方法的剖面示意图。100、 300、 400、 500:晶片封装体110:图案化金属板110a:凹槽110b:第三开口112:散热板112a:散热部1122:凸起部114接点114a:接点部120薄膜线路层120a:第二开口122可挠性基板124:图案化金属层126焊罩层130:导电粘着层140晶片140a:主动表面l楊:背面142:凸块150第一封胶150a:第一开口160底胶170:反射层180第二封胶190:第三封胶210基材具体实施方式
第一实施例图1是依照本发明的第一实施例的一种晶片封装体的剖面图。请参考图1，本实施例的晶片封装体100包括一散热板112、多个接点114、 一薄 膜线路层120、 一导电粘着层130、 一第一封胶150与至少一晶片140，其中 接点114位于散热板112的外側。此外，薄膜线路层120配置于散热板112 与接点114上，且薄膜线路层120与散热板112电性绝缘。举例而言，薄膜 线路层120可以经由一绝缘粘着层(未绘示)而固定于散热板112上，并 与散热板112电性绝缘。导电粘着层130配置于薄膜线路层120与接点114 之间，且薄膜线路层120经由导电粘着层130与接点114电性连接。第一 封胶150包覆部分散热板114、导电粘着层130、部分接点114与部分薄膜 线路层120，而第一封胶150具有一第一开口 150a,其暴露出部分薄膜线 路层120。晶片140配置于第一开口 150a所暴露的薄膜线路层120上，而 晶片140具有一主动表面140a、一背面140b与多个凸块142，其中凸块142 配置于主动表面140a上，且晶片140藉由凸块142与薄膜线路层120电性 连接。值得注意的是，第一封胶150也可以完全包覆晶片140,其详述如后。 请继续参考图1,更详细而言,散热板112与接点114可以是共平面，并由相同材质所构成。举例而言，接点114与散热板112的可以是铜、铝、或 其他具有高热传导系数的金属，因此晶片140所产生的热量能够迅速地经 由接点114与散热板112而传导至外界。薄膜线路层120包括一可挠性基 板122、 一图案化金属层124与一焊罩层126,其中图案化金属层124配置 于可挠性基板122上，且焊罩层126配置于图案化金属层124上。然而，本 实施例并不限定薄膜线路层120具有单层线路，而薄膜线路层120也可以 是具有多层线路。此外，为了提高散热效率，薄膜线路层120可以是W—第二开口 120a，其 位于晶片140下方，并暴露出部分散热板112。另外，导电粘着层130的材 质可以是焊料、银胶、异方性导电胶、异方性导电膜、导电型B阶胶或其 他导电材料，因此薄膜线路层120可以经由导电粘着层130固定于接点114,并 与接点114电性连接。再者，晶片140可以是发光二极体、机发光二极体 或其他型态的发光晶片。为了提高晶片封装体100的亮度，第一开口 150a的宽度可以是自薄膜 线路层120往远离薄膜线路层120的方向逐渐增加。此外，晶片封装体IOO 也可以更包括一反射层]70,其配置于该第一封胶150的第一开口 150a的 内壁上，以提高亮度。在本实施例中，第一封胶150的边缘与接点114的 边缘可以是切齐。另外，为了保护凸块142与薄膜线路层120之间的电性 连接，本实施例的晶片封装体100可以更包括一底胶160,其配置于晶片 140与薄膜线路层120之间，以包覆凸块142，并暴露出背面140b。再者，晶 片封装体IOO也可以更包括一第二封胶180，其配置于第一开口 150a内，以 包覆晶片140与底胶160,且第二封胶180为透明材质。然而，在另一实施 例中，晶片封装体100也可以仅具有第二封胶180，便可保护凸块142与薄 膜线路层120之间的电性连接。另外，为了提高亮度，第二封胶180也可 以掺有萤光粉。由于本实施例的晶片封装体100将薄膜线路层120固定于散热板112,以 取代现有习知技术所采用的电路版，因此相较于现有习知技术，本实施例 的晶片封装体100具有较佳的散热效率与较长的使用寿命。针对此种晶片 封装体100,以下将提出两种的制造方法进行详细说明。图2A至图2F是依照本发明的第一实施例的一种晶片封装体的制造方 法的剖面示意图。请参考图2A，本实施例的晶片封装体的制造方法包括下列 步骤。首先，提供一图案化金属板110，而此图案化金属板110具有至少一 散热部112a、多个接点部114a以及多个凹槽110a。凹槽110a分隔散热部 112a与接点部114a，且散热部112a位于接点部114a之间。更洋细而言,提 供一金属板(未绘示)，然后对于此金属板进行半蚀刻制程(half-etching process),以形成图案化金属板110。请参考图2B,在接点部114a上形成一导电粘着层130，而此导电粘着 层130的形成方式例如是网版印刷。然后，提供一薄膜线路层120，并接合 图案化金属板110与一薄膜线路层120，其中薄膜线路层120经由导电粘着 层130与接点部114a电性连接。请参考图2C,在薄膜线路层120上配置至少一个晶片140，而晶片HO 经由凸块142与薄膜线路层120电性连接。然后，在薄膜线路层120与晶 片140之间形成一底胶160，以包覆凸块142。然而，在另一实施例中，也 可以不需形成底胶160。请参考图2D，经由一封胶制程(molding process),在图案化金属板 110上形成一第一封胶150，以覆盖至少一部分薄膜线路层120,并填入凹 槽110a内。此外，为了增加第一封胶150的反射率，在形成第一封胶150 之后，在第一封胶150的第一开口 150a的内壁上也可以形成一反射层n0。请参考图2E,在形成底胶160与第一封胶150之后，在第一封胶"0 所暴露的薄膜线路层120上形成一第二封胶180,以包覆晶片"0。然而，在 另一实施例中，由于未形成底胶160，因此也可以直接在第一封胶150所暴 露的薄膜线路层120上形成一第二封胶180。请参考图2E与图2F，移除部分图案化金属板110，以暴露出凹槽110a 内的第 一封胶15 0,并形成彼此分隔的至少 一散热板112以及多个接点114 。 更详细而言，移除图案化金属板110的部分厚度，以暴露出凹槽110a内的 第一封胶150。换言之，散热板112与接点114将可完全被分隔，以避免散 热板112与接点114产生电性短路。最后，进行一切割制程，以形成至少一晶片封装体100。至此大致完成 晶片封装体100的制造流程。以下将详细说明此晶片封装体100的另一种 制造方法。图3A至图3F是依照本发明的第一实施例的另一种晶片封装体的制造 方法的剖面示意图。请参考图3A,本实施例的晶片封装体的制造方法包括 下列步骤。首先，接合一图案化金属板110与一基材210,而图案化金属板 110包括至少一散热板112与多个接点114,其中散热板112位于接点ll4 之间，且散热板112与接点114为彼此分隔。更详细而言，将一金属板(未 绘示)固定于基材210上，然后对于金属板进行微影制程与蚀刻制程，以 形成图案化金属板IIO,其中微影制程包括曝光制程与显影制程。此外，基 材210可以是一可移除的暂时性承载体，例如是巻带或是其他易与图案化 金属板110分离的薄膜。此外，图案化金属板110的材质可以是铜、铝或其他具有高热传导系数的金属。请参考图3B,在接点114上形成一导电粘着层130。此外，形成导电粘着层130的方法例如是网版印刷。然后，提供一薄膜线路层UO，并接合图案化金属板110与薄膜线路层120，其中薄膜线路层120经由导电粘着层 130与接点114电性连接。请参考图3C,在薄膜线路层120上配置至少一个晶片140，且晶片140经由凸块142与薄膜线路层120电性连接。然后，为了保护凸块142与薄 膜线路层120之间的电性连接，在配置晶片140之后，也可以在晶片140 与薄膜线路层120之间形成一底胶160，以包覆凸块142。请参考图3D,在图案化金属板110上形成一第一封胶150，以包覆至少 一部分薄膜线路层120、部分散热板112与部分接点114。更详细而言，第 一封胶150更填入散热板112与接点114之间的间隙，以固定散热板112 与接点114。此外，为了增加第一封胶150的反射率，在形成第一封胶150 之后，在第一封胶150的第一开口 150a的内壁上也可以形成一反射层U0。请参考图3E,在形成底胶160与第一封胶150之后，在第一封胶150 所暴露的薄膜线路层12〔l上形成一第二封胶180，以包覆晶片140。然而，在 另一实施例中，由于未形成底胶160，因此也可以直接在第一封胶150所暴 露的薄膜线路层120上形成一第二封胶180。请参考图3E与图3F,移除基材210,然后进行一切割制程，以形成至 少一晶片封装体IOO。至此大致完成晶片封装体100的制造流程。值得注意 的是，移除基材210步骤可以在切割制程之前与形成第一封胶150之后的 任一步骤中执行。第二实施例图4是依照本发明的第二实施例的一种晶片封装体的剖面图。请参考 图4,本实施例与第一实施例相似，其不同之处在于在本实施例中，晶片封 装体300更包括一第三封胶190，其配置于接点114与散热板112之间，并位 于第一封胶150下方。此外，接点114与散热板112之间的第三封胶190 的直径大于接点114与散热板112之间的第一封胶150的直径。然而，在 其他实施例中，接点114与散热板112之间的第三封胶190的直径也可以 小于或等于接点114与散热板112之间的第一封胶150的直径。为了增加散热效率，散热板112也可以具有一凸起部1122，其贯穿第 二开口 120a,并与晶片140接合。此外，在凸起部1122与晶片140之间也 可以配置一散热胶(未绘示)。再者，此种具有凸起部1122的散热板1U 也可以应用于第一实施例中。以下将对于此种晶片封装体300的制造方法 进行详细说明。图5A至图5G是依照本发明的第二实施例的一种晶片封装体的制造方 法的剖面示意图。请参考图5A,本实施例的晶片封装体的制造方法与第一 实施例相似，其不同之处在于图案化金属板110的散热部112a具有一凸起部1122。此外，图案化金属板110的形成方式与图2A相似。请参考图5B，图5B所绘示的内容与图2B相似，主要为形成导电粘着层130,以及接合薄膜线路层120与图案化金属板110。请参考图5C,图5C所绘示的内容与图.2C相似，主要为将晶片140配置于薄膜线路层120上，以及形成底胶160。同样地，底胶160不并限定需形成。请参考图5D,图5D所绘示的内容与图2D相似，主要为形成第一封胶 150与反射层170。同样地，反射层170不并限定需形成。请参考图5E,图5E所绘示的内容与图2E相似，主要为形成第二封胶 180。同样地，第二封胶180不并限定需形成。此外，在图2F中，移除图 案化金属板110的部分厚度，以暴露凹槽110a内的第一封胶150，因此散 热板112与接点114之间能够电性绝缘。然而，在本实施例中，在图案化 金属板110内形成多个第三开口 110b，以暴露出凹槽110a内的第一封胶 150。此时，散热板112与接点114之间也是电性绝缘。另外，形成第三开 口 110b的方法例如是雷射钻孔(Laser-drilled)或半切割(Half cut)。请参考图5F,形成一第三封胶190,以填入第三开口 110b。请参考图5F与图5G，最后，进行一切割制程，以形成至少一晶片封装 体300。至此大致完成晶片封装体300的制造流程。第三实施例图6是依照本发明的第三实施例的一种晶片封装体的剖面图。请参考 图6，本实施例与第一实施例相似，其不同之处在于在本实施例的晶片封 装体400中，第一封胶150完全包覆晶片140。此时，晶片140可以是发光 晶片、记忆体晶片或其他类型的晶片，其中发光晶片包括发光二极体晶片 或有机发光二极体晶片。当晶片140为发光晶片时，第一封胶15G为透明 材质。此外，当晶片140为记忆体晶片或其他类型的晶片时，第一封胶150 便不限定需为透明材质。由于此种晶片封装体400采用散热板112作为承载器，因此相较于现 有习知技术，此种晶片封装体400具有较佳的散热效率。此外，由于此晶 片封装体400具有外露的接点114，因此此晶片封装体400可以取代现有习 知的四方扁平无接脚(Quad Flat No-lead, QFN )封装体。针对此种晶片 封装体400,以下将提出两种的制造方法进行详细说明。图7A至图7E是依照本发明的第三实施例的一种晶片封装体的制造方 法的剖面示意图。请参考图7A至图7B，图7A至图7B所绘示的内容与图 2A至图2B相似。请参考图7C，图7C所绘示的内容与图2C相似，主要为将晶片140配置于薄膜线路层120上，以及形成底胶160。同样地，底胶160不并限定需 形成。请参考图7D，图7D所绘示的内容与图2D相似，主要不同之处在于所 形成的第一封胶150包覆晶片140，且反射层170无须形成。请参考图7E,图7E所绘示的内容与图2F相似，主要为移除部分图案 化金属板IIO,以暴露出凹槽110a内的第一封胶150。此外，第二封胶180 也无须形成。然后，进行一切割制程，以形成至少一晶片封装体400。至此大致完成 晶片封装体400的制造流程。以下将详细说明此晶片封装体100的另一种 制造方法。图8A至图8E是依照本发明的第三实施例的另一种晶片封装体的制造 方法的剖面示意图。请参考图8A至图8B，图8A至图8B所绘示的内容与图 3A至图3B相似。请参考图8C,图8C所绘示的内容与图3C相似，主要为将晶片l"配 置于薄膜线路层120上，以及形成底胶160。同样地，底胶160不并限定需 形成。请参考图8D,图8D所绘示的内容与图3D相似，主要不同之处在于所 形成的第一封胶150包覆晶片140，且反射层180无须形成。请参考图8E，图8E所绘示的内容与图3F相似，主要为移除基材210，以 暴露散热板112与接点114之间的第一封胶150。此外，第二封胶180也无 须形成。然后，进行一切割制程，以形成至少一晶片封装体400。至此大致 完成晶片封装体400的制造流程。第四实施例图9是依照本发明的第四实施例的一种晶片封装体的剖面图。请参考 图9，本实施例与第二实施例相似，其不同之处在于在本实施例的晶片封 装体500中，第一封胶150完全包覆晶片140。此时，晶片140可以是发光 晶片、记忆体晶片或其他类型的晶片，其中发光晶片包括发光二极体晶片 或有机发光二极体晶片。当晶片140为发光晶片时，第一封胶150为透明 材质。此外，当晶片140为记忆体晶片或其他类型的晶片时，第一封胶150 便不限定需为透明材质。另外，散热板112也不限定需具有一凸起部1122。 以下将对于此种晶片封装体500的制造方法进行详细说明。图IOA至图10G是依照本发明的第四实施例的一种晶片封装体的制造 方法的剖面示意图。请参考图IOA至图IOB，图IOA至图IOB所绘示的内容 与图5A至图5B相似。请参考图IOC，图IOC所绘示的内容与图冗相似，主要为将晶片MO配置于薄膜线路层120上，以及形成底胶160。同样地，底胶160不并限定 需形成。请参考图IOD，图IOD所绘示的内容与图5D相似主要不同^t在于:所形 成的第一封胶150包覆晶片140，且反射层180无须形成。请参考图10E,图IOE所绘示的内容与图5E相似，主要为移除部分图 案化金属板IIO，以形成第三开口 110b。此外，第二封胶180也无须形成。请参考图IOF，图IOF所绘示的内容与图5F相似，主要为在第三开口 110b内形成第三封胶190。请参考图IOF与图IOG，最后，进行一切割制程，以形成至少一晶片封 装体500。至此大致完成晶片封装体500的制造流程。综上所述，本发明的晶片封装体及其制造方法至少具有下列优点一、 本发明将薄膜线路层与具有高热传导性的基板接合，因此晶片运 作时所产生的热能藉由极短的路径传至外界，以提高晶片的使用寿命。二、 本发明的晶片封装体的接点位于底部或侧面，因此此晶片封装体 可以以表面粘着技术(SMT)或插拔方式与其他电子装置组装。三、 由于晶片以覆晶接合方式与薄膜线路层电性连接，因此当晶片为 发光晶片时，发光晶片所发出的光线较不易受其他构件的干扰。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但 凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所 作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1. 一种晶片封装体，其特征在于其包括一散热板；多个接点，配置于该散热板外侧；一薄膜线路层，配置于该散热板与上述接点上，且该薄膜线路层与该散热板电性绝缘；一导电粘着层，配置于该薄膜线路层与上述接点之间，且该薄膜线路层经由该导电粘着层与上述接点电性连接；至少一晶片，配置于该薄膜线路层上，而该晶片具有一主动表面、一背面与多个凸块，其中上述凸块配置于该主动表面上，且该晶片藉由上述凸块与该薄膜线路层电性连接；以及一第一封胶，至少包覆部分该散热板、该导电粘着层、部分上述接点与至少一部分该薄膜线路层。
2、 根据权利要求l所述的晶片封装体，其特征在于其中所述的第一封 胶更具有一第一开口，其暴露出部分该薄膜线路层，而该晶片配置于该第 一开口所暴露的该薄膜线路层上，且该晶片为发光晶片。
3、 根据权利要求2所述的晶片封装体，其特征在于其更包括一底胶，配 置于该晶片与该薄膜线路层之间，以包覆上述凸块，且该底胶暴露出该背 面。
4、 根据权利要求3所述的晶片封装体，其特征在于其更包括一第二封 胶，配置于该第一开口内，以包覆该晶片与该底胶。
5、 根据权利要求2所述的晶片封装体，其特征在于其更包括一第二封 胶，配置于该第一开口内，以包覆该晶片。
6、 根据权利要求l所述的晶片封装体，其特征在于其中所述的第一封 胶包覆该晶片。
7、 根据权利要求6所述的晶片封装体，其特征在于其中所述的第一封 胶为透明材质。
8、 根据权利要求6所述的晶片封装体，其特征在于其中所述的晶片包 括记忆体晶片。
9、 根据权利要求1所述的晶片封装体，其特征在于其中所述的导电粘 着层的材质包括焊料、银胶、或异方性导电胶、异方性导电膜，或者是导 电型B阶月交。
10、 根据权利要求1所述的晶片封装体，其特征在于其中所述的薄膜 线路层包4舌一可挠性基板；一图案化金属层，配置于该可挠性基板上；以及 一焊罩层，配置于该图案化金属层上。
11、 根据权利要求1所述的晶片封装体，其特征在于其中所述的薄膜 线路层具有一第二开口，位于该晶片下方，并暴露出部分该散热板。
12、 根据权利要求11所述的晶片封装体，其特征在于其中所述的散热 板具有一凸起部，贯穿该第二开口，并与该晶片接合。
13、 根据权利要求1所述的晶片封装体，其特征在于其更包括一第三 封胶，配置于上述接点与该散热板之间，并位于该第一封胶下方。
14、 一种晶片封装体的制造方法，其特征在于包括 提供一图案化金属板，而该图案化金属板具有至少一散热部、多个接点部以及多个凹槽，其中上述凹槽分隔该散热部与上述接点部，且该散热 部位于上述接点部之间；在上述"l妄点部上形成一导电粘着层；接合该图案化金属板与一薄膜线路层，其中该薄膜线路层经由该导电 粘着层与上述接点部电性连接；在该薄膜线路层上配置至少一个晶片，而该晶片具有多个凸块，且该 晶片经由上述凸块与该薄膜线路层电性连接；在该图案化金属板上形成一第一封胶，以覆盖至少一部分该薄膜线路 层，并填入上述凹槽内；移除部分该图案化金属板，以暴露出上述凹槽内的该第一封胶，并形 成彼此分隔的至少一散热板以及多个接点；以及进行一切割制程，以形成至少一晶片封装体。
15、 根据权利要求14所述的晶片封装体的制造方法，其特征在于其中 所述的第一封胶的步骤中，该第一封胶包覆该晶片。
16、 根据权利要求14所述的晶片封装体的制造方法，其特征在于其中 所述的在形成该第一封胶的步骤中，该第一封胶具有一第一开口，暴露出 该晶片。
17、 —种晶片封装体的制造方法，其特征在于其包括接合一图案化金属板与 一基材，而该图案化金属板包括至少一散热板 与多个接点，其中该散热板位于上述接点之间； 在上述接点上形成一导电粘着层；接合该图案化金属板与一薄膜线路层，其中该薄膜线路层经由该导电 粘着层与上述接点电性连接；在该薄膜线路层上配置至少一个晶片，而该晶片具有多个凸块，且该 晶片经由上述凸块与该薄膜线路层电性连接；在该图案化金属板上形成一第一封胶，以包覆至少一部分该薄膜线路层、部分该散热板与部分上述接点； 移除该基材；以及进行一切割制程，以形成至少一晶片封装体。
18、 根据权利要求17所述的晶片封装体的制造方法，其特征在于其中 所述的在形成该第一封胶的步骤中，该第一封胶包覆该晶片。
19、 根据权利要求17所述的晶片封装体的制造方法，其特征在于其中 所述的上述在形成该第一封胶的步骤中，该第一封胶具有一第一开口，暴 露出该晶片。
20、 根据权利要求19所述的晶片封装体的制造方法，其特征在于其更 包括在该第一封胶所暴露的该薄膜线路层上形成一第二封胶，以包覆该晶 片。
全文摘要
本发明是有关于一种晶片封装体，其包括一散热板、多个接点、一薄膜线路层、一导电粘着层、一第一封胶与至少一晶片。其中，接点配置于散热板外侧，而薄膜线路层配置于散热板与接点上，并与散热板电性绝缘。导电粘着层配置于薄膜线路层与接点之间，且薄膜线路层经由导电粘着层与接点电性连接。晶片配置于薄膜线路层上，而晶片具有一主动表面、一背面与多个凸块，其中凸块配置于主动表面上，且晶片藉由凸块与薄膜线路层电性连接。第一封胶至少包覆部分散热板、导电粘着层、部分接点与至少一部分薄膜线路层。因此，此发光晶片封装体具有较佳的散热效率。
文档编号H01L21/50GK101231975SQ20071000293
公开日2008年7月30日 申请日期2007年1月26日 优先权日2007年1月26日
发明者林峻莹, 毛苡馨, 陈煜仁, 陈雅琪 申请人:南茂科技股份有限公司