专利名称：具有氮化栅极氧化物的cmos成像器和制造方法
技术领域：
本发明涉及半导体装置领域，且明确地说涉及具有减少的暗电流的CMOS成像器。
背景技术：
CMOS图像传感器正愈来愈多地用作低成本的成像装置。CMOS图像传感器电路包 括像素单元的焦平面阵列，所述单元中的每一单元包括光电门、光电导体，或在衬底内 具有相关联的电荷累积区以用于累积光生电荷的光电二极管。每一像素单元可包括用于 将电荷从电荷累积区转移到感应节点的晶体管，和用于在电荷转移之前将所述感应节点 重设到预定电荷电平的晶体管。像素单元还可包括用于接收并放大来自感应节点的电荷 的源极跟随器晶体管，和用于控制从所述源极跟随器晶体管读出单元内容的存取晶体管。
在CMOS图像传感器中，像素单元的主动元件执行以下必要功能(1)光子到电荷 转换；(2)图像电荷的累积；(3)伴随电荷放大的电荷到感应节点的转移；(4)将感应 节点重设到已知状态；(5)选择像素以供读出；和(6)表示来自所述感应节点的像素电 荷的信号的输出和放大。
上文论述的类型的CMOS图像传感器一般是已知的，如(例如)Nixon等人的"256x256 CMOS Active Pixel Sensor Camera-on-a-Chip，" (IEEE固态电路期刊(IEEE Journal of Solid-State Circuits),第31 (12)巻，第2046-2050页(1996));和Mendis等人的"CMOS Active Pixel Image Sensors,"(IEEE电子装置学报(正EE Transactions on Electron Devices), 第41 (3)巻，第452-453页(1994))。还参见第6,177,333号和第6,204,524号美国专禾U， 其描述常规CMOS图像传感器的操作且转让给美光科技公司(Micron Technology, Inc.), 其内容以引用的方式并入本文中。
图1中展示常规CMOS四晶体管(4T)像素单元10的示意图。所述CMOS像素单 元10通常包含光传感器14,其用于产生并收集由入射在像素单元IO上的光产生的电 荷；和转移晶体管17，其用于将光电电荷从光传感器14转移到感应节点(通常为浮动 扩散区5)。所述浮动扩散区5电连接到输出源极跟随器晶体管19的栅极。像素单元10 还包含重设晶体管16，其用于将浮动扩散区5重设到预定电压Vaa—pix;和行选择晶体 管18，其用于响应于地址信号而将信号V。ut从所述源极跟随器晶体管19输出到输出端 子。图2是图1的像素单元10的一部分的横截面图，其展示光转换装置14、转移晶体 管17和重设晶体管16。示范性CMOS像素单元10具有光传感器14，其可形成为钉扎 光电二极管(pinned photodiode)。所述光电二极管光传感器14具有p-n-p构造，其在p 型作用层11内包含p型表面层13和n型光电二极管区12。转移晶体管17和重设晶体管 16栅极位于薄栅极氧化层15上。光电二极管光传感器14邻近于转移晶体管17且部分 处于转移晶体管17的下方。重设晶体管16在转移晶体管17的与光电二极管光传感器 14相对的一侧。如图2中所示，重设晶体管16包括源极/漏极区2。浮动扩散区5在转 移晶体管17与重设晶体管16之间。
在图1和图2中所描绘的CMOS像素单元10中，电子由入射在光电二极管光传感 器14上的光产生，并存储在n型光电二极管区12中。当激活转移晶体管17时，这些电 荷由转移晶体管n转移到浮动扩散区5。所述源极跟随器晶体管19基于所转移的电荷 产生输出信号。最大输出信号与从所述n型光电二极管区12中提取的电子的数量成比例。
与常规成像器像素单元(例如像素单元IO)相关联的一个常见问题是暗电流。暗电 流是在不存在光的情况下作为光传感器信号而产生的电流。暗电流可由许多不同因素导 致，包括(但不限于)在像素制造的栅极形成步骤期间扩散到光传感器硅中的污染物； 光传感器结泄漏，即光传感器的p-n-p层上的离子扩散；以及光传感器表面处的光子反射。 暗电流对光传感器的操作和性能是有害的。因此，需要提供一种隔离技术，其通过提供 污染物障壁以保护光传感器来防止暗电流，所述隔离技术还可包含下伏离子分布以维持 光传感器结并减少光传感器表面处的光子反射。
发明内容
本发明提供一种具有减少的暗电流的CMOS成像器和形成所述CMOS成像器的方 法。在CMOS成像器的光传感器区上方提供厚度约为典型氮化栅极氧化物的厚度的两倍 的氮化栅极氧化层。所述栅极氧化层提供改进的污染物障壁以保护光传感器，在光传感 器的p+钉扎区的表面中包含p+植入物分布，并减少光传感器表面处的光子反射，借此减 少暗电流。
从结合附图提供的本发明的以下具体实施方式
中将更容易了解本发明各个实施例的 这些和其它特征
图1是现有技术的四晶体管像素单元的示意图； 图2是图1的像素单元的横截面；图3是根据本发明示范性实施例的像素单元的横截面； 图4是根据本发明示范性实施例的像素单元的制造阶段的横截面； 图5是图4阶段之后的像素单元的制造阶段的横截面； 图6是图5阶段之后的像素单元的制造阶段的横截面； 图7说明使用根据本发明实施例构造的像素单元的成像装置以及 图8说明包括图7的成像装置的处理系统的示意图。
具体实施例方式
在以下具体实施方式
中，参看附图，附图形成本文的一部分且其中以说明的方式展 示可实践本发明的特定实施例。充分详细地描述这些实施例以使所属领域的技术人员能 够实践本发明，且应了解，在不脱离本发明的精神和范围的情况下，可利用其它实施例， 且可作出结构、逻辑和电性上的改变。
术语"衬底"应理解为基于半导体的材料，包括硅、绝缘体上硅(SOI)或蓝宝石上 硅(SOS)技术、掺杂和未掺杂半导体、由基底半导体基础支撑的硅外延层，和其它半
导体结构。此外，当以下描述中提及"衬底"时，可能已利用先前工艺步骤在基底半导 体结构或基础中和/或上方形成区或结。另外，半导体无需基于硅，而是可基于硅锗、锗 或砷化镓。
术语"像素"或"像素单元"是指像元单位晶胞(picture element unit cell)，其包含 光传感器和晶体管，以将光辐射转换为电信号。出于说明的目的，在本文的图式和描述 内容中说明代表性像素，且通常，将以类似方式同时进行成像器中的所有像素的制造。 此外，虽然描述四晶体管像素单元，但本发明不限于此类实施例。本发明可用于任何像 素单元，例如二晶体管、三晶体管、五个或五个以上晶体管像素单元，且也不限于CMOS 像素。
现参看附图，其中相同元件由相同参考标号指示，图3说明像素单元20的横截面， 其示意地类似于图1的像素单元10。像素单元20的横截面图展示光电二极管光传感器 24、转移晶体管27和重设晶体管26。光电二极管光传感器24作为具有p-n-p构造的钉 扎光电二极管而形成，所述p-n-p构造在p型作用层21内包含p型表面层23和n型光电 二极管区22。所述光电二极管光传感器24邻近于所述转移晶体管27且部分处于转移晶 体管27的下方。重设晶体管26在所述转移晶体管27的与所述光电二极管光传感器24 相对的一侧。如图3中所示，重设晶体管26包括源极/漏极区22。浮动扩散区25位于所 述转移晶体管27与所述重设晶体管26之间。在像素单元20中，转移晶体管27和重设晶体管26栅极位于栅极氧化层35上。包 含氮化栅极氧化物材料的栅极氧化层35具有定位于光电二极管光传感器24上方的较厚 区36。在其较薄部分中，栅极氧化层35通常具有在约30A到约40A的范围内的厚度和 约18%的氮化物浓度。这可以是与如图1中说明的现有技术的像素单元IO的栅极氧化层 15相同的厚度和氮化物浓度。所述较厚区36具有约为栅极氧化层35的较薄区34的厚 度的两倍的厚度(更优选为约70 A)，以及比较薄区34的氮化物浓度约大15-20%的氮化 物浓度(归因于其较大的厚度)。
像素单元20优于现有技术的优点有很多。光电二极管光传感器24上方的较厚区36 显著改进了对扩散到光电二极管光传感器24的硅中并增加暗电流的污'染物的阻止。这在 使用钨(W或WSix)形成转移晶体管27和其它晶体管的栅极堆叠的情况下尤其重要。 所述较厚区36可用于阻止钨(W)金属残留物在已形成栅极堆叠之后扩散到光电二极管 硅中。
光电二极管光传感器24上方的较厚区36的另一优点在于其防止了光电二极管结 泄漏，借此增强光电二极管光传感器24中的电荷存储，且最终增强向浮动扩散区25的 电荷转移。所述较厚区36通过维持硼(或其它p型离子)在p型表面层23中的分布来 抑制光电二极管结泄漏，所述p型表面层23在n型光电二极管区22上方。
所述较厚区36提供减少光电二极管光传感器24表面处的光子反射的另一优点。所 述较厚区36具有比较薄区34大的折射率。通过增加较厚区36中的栅极氧化层35的厚 度来增加光电二极管光传感器24上方的栅极氧化层35的氮化物浓度也增加了栅极氧化 层35的光学折射率，借此减少光子反射且增加光电二极管光传感器24上的入射光的量。
本发明仅需要对CMOS成像器制造处理步骤做较小改变。参看图4，在早期制造阶 段，氮化栅极氧化层35通过包括(但不限于)高温熔炉氧化物形成、化学气相沉积(CVD)、 等离子增强化学气相沉积(PECVD)或溅镀等任何己知方法而毯覆式沉积在衬底28上方。 然而，在现有技术工艺中，氮化栅极氧化层35将具有均匀厚度，本发明形成较厚区36 和较薄区34，如图3中所示。
较厚区36可通过包括(但不限于)光刻或反应性离子蚀刻等方法形成，如图5中所 示。掩模或光罩37经图案化以保留在将会在稍后处理阶段中形成光电二极管的区24'上 方。
蚀刻掉氮化栅极氧化层35的暴露部分，留下氮化栅极氧化层35的处于掩模37下方 的较厚区36，如图6中所说明。去除掩模37且根据已知技术执行后续处理步骤以形成像素单元20。后续处理步骤(尤其)包括(但不限于)遮蔽和掺杂用于源极/漏极区22、 光电二极管光传感器24和浮动扩散区25 (图3)的区，和形成用于转移晶体管27和重 设晶体管26的栅极堆叠。
图7说明可利用根据本发明构造的像素单元20的示范性成像装置200。成像装置200 具有成像器像素阵列100，其包含多个如上文所描述构造的像素单元。行线由行驱动器 202响应于行地址解码器203而选择性地激活。成像装置200中还包括列驱动器204和 列地址解码器205。成像装置200由定时和控制电路206操作，所述定时和控制电路206 控制地址解码器203、 205。控制电路206还控制行驱动器电路202和列驱动器电路204。
与列驱动器204相关联的取样与保持(S/H)电路207为所选择的像素读取像素重设 信号Vrst和像素图像信号Vsig。差动放大器208为每一像素产生一差动信号(Vrst-Vsig)， 且模拟到数字转换器(ADC) 209将所述差动信号数字化。模拟到数字转换器209将数 字化像素信号供应到图像处理器210,所述图像处理器210形成并输出数字图像。
图8展示系统300，其是经修改以包括本发明的成像装置200 (图7)的典型处理器 系统。所述基于处理器的系统300是具有可包括图像传感器装置的数字电路的示范性系 统。此系统可包括计算机系统、静态或视频相机系统、扫描器、机器视觉、车辆导航、 视频电话、监视系统、自动聚焦系统、星象跟踪系统、运动检测系统、图像稳定化系统 和数据压縮系统。
所述基于处理器的系统300 (例如相机系统)通常包含例如微处理器的中央处理单 元(CPU) 395，其经由总线393与输入/输出(I/O)装置391通信。成像装置200也经 由总线393与CPU 395通信。所述基于处理器的系统300还包括随机存取存储器(RAM) 392，且可包括可移除式存储器394 (例如快闪存储器)，其也经由总线393与CPU 395 通信。成像装置200可与例如CPU、数字信号处理器或微处理器等处理器，在有或无存 储器存储装置的情况下组合在单个集成电路上或在不同于所述处理器的芯片上。
虽然已结合目前已知的示范性实施例详细描述本发明，但应易于了解，本发明并不 限于这些所揭示的实施例。事实上，本发明可经修改而并入有至此未描述但与本发明的 精神和范围相称的任何数目的变化、更改、替代或均等配置。举例来说，氮化栅极氧化 层的较厚区可通过以下方式形成在衬底上方形成栅极氧化物的第一薄层且图案化光电 二极管区上方的第二薄层，使得所述光电二极管区上方的所得栅极氧化层具有约是在衬 底的其余部分上方形成的栅极氧化层的厚度的两倍的厚度。因此，不应将本发明视为受
以上描述内容限制，而是仅受所附权利要求书的范围限制。
权利要求
1.一种像素单元，其包含光传感器，其在衬底的第一区中；以及氮化栅极氧化层，其在所述衬底上方，所述氮化栅极氧化层具有位于所述第一区上方的第一厚度和位于所述衬底的第二区上方的第二厚度，其中所述第一厚度约为所述第二厚度的两倍。
2. 根据权利要求l所述的像素单元，其进一步包含在所述第二区上方的至少一转移晶 体管栅极堆叠。
3. 根据权利要求1所述的像素单元，其中所述第二厚度在约30人到约40人的范围内。
4. 根据权利要求1所述的像素单元，其中所述第一厚度约为70人。
5. 根据权利要求1所述的像素单元，其中所述衬底的所述第一区上方的所述氮化栅极 氧化层具有在比所述第二区上方的所述氮化栅极氧化层的氮化物浓度约大15-20% 的范围内的氮化物浓度。
6. 根据权利要求1所述的像素单元，其中所述氮化栅极氧化层在所述衬底的所述第一 区上方比在所述第二区上方具有更高的折射率。
7. 根据权利要求1所述的像素单元，其中所述氮化栅极氧化层抑制光传感器结泄漏。
8. 根据权利要求1所述的像素单元，其中所述氮化栅极氧化层阻止污染物扩散到所述 衬底的所述第一区中。
9. 一种成像器，其包含像素阵列，其形成于衬底中，所述像素阵列具有在所述衬底中的多个感光区域和 在所述衬底上方的多个晶体管栅极堆叠；第一栅极氧化层，其在所述衬底上方且在所述多个晶体管栅极堆叠下方；以及 第二栅极氧化层，其在所述衬底中的所述感光区域上方。
10. 根据权利要求9所述的成像器，其中所述第一和第二栅极氧化层是氮化栅极氧化层。
11. 根据权利要求9所述的成像器，其中所述第一栅极氧化层具有在约30-40 A的范围 内的厚度。
12. 根据权利要求9所述的成像器，其中所述第一和第二栅极氧化层具有约70A的组合 厚度。
13. 根据权利要求9所述的成像器，其中所述感光区域上方的所述第一和第二栅极氧化 层具有在比单独所述第一栅极氧化层的氮化物浓度约大15-20%的范围内的氮化物浓度。
14. 一种形成像素单元的方法，其包含以下步骤在衬底上方形成具有第一厚度的栅极氧化层； 在所述栅极氧化层上方形成掩模；以及 去除所述栅极氧化层的若干部分到第二厚度。
15. 根据权利要求14所述的方法，其中所述形成栅极氧化层的步骤包括形成氮化栅极 氧化层。
16. 根据权利要求14所述的方法，其中所述去除所述栅极氧化层的若干部分的步骤包 括去除所述栅极氧化层的所述部分到所述第一厚度的一半。
17. 根据权利要求16所述的方法，其中所述第一厚度约为60-80 A。
18. 根据权利要求17所述的方法，其中所述第一厚度约为70人。
19. 根据权利要求14所述的方法，其中所述形成掩模的步骤包括遮蔽所述栅极氧化层 的在未来光传感器位置上方的部分。
20. —种制造成像器装置的方法，其包含以下步骤在具有多个指定光传感器区的衬底上方形成第一栅极氧化层；以及在所述第一栅极氧化层的若干部分和所述指定光传感器区上方形成第二栅极氧 化层。
21. 根据权利要求20所述的方法，其中所述第一和第二栅极氧化层是氮化栅极氧化层。
22. 根据权利要求20所述的方法，其中所述形成第一栅极氧化层的步骤包括形成具有 约30-40A的厚度的第一栅极氧化层。
23. 根据权利要求22所述的方法，其中所述形成第二栅极氧化层的步骤包含在所述第 一栅极氧化层上方提供掩模，使得暴露所述第一栅极氧化层的在所述指定光传感器 区上方的部分。
24. 根据权利要求23所述的方法，其中所述第二栅极氧化层形成到约30-40A的厚度。
25. —种图像处理器，其包含处理器；以及像素阵列，其形成于衬底中，所述像素阵列包含多个感光区域，其在所述衬底的第一区中；栅极氧化层，其在所述衬底上方，所述栅极氧化层具有位于所述第一区中的第一 厚度和位于所述衬底的第二区上方的第二厚度，其中所述第一厚度约为所述第二厚度的两倍；以及多个晶体管栅极堆叠，其在所述第二区上方。
26. 根据权利要求25所述的图像处理器，其中所述多个感光区域中的至少一者为内埋 光电二极管。
27. 根据权利要求25所述的图像处理器，其中所述栅极氧化层为氮化栅极氧化层。
28. 根据权利要求25所述的图像处理器，其中所述第二厚度在约30人到约40 A的范围 内。
29. 根据权利要求25所述的图像处理器，其中所述第一厚度约为70A。
30. 根据权利要求25所述的图像处理器，其中所述衬底的所述第一区上方的所述栅极 氧化层具有在比所述第二区上方的所述栅极氧化层的氮化物浓度约大15-20%的范围内的氮化物浓度。
31. 根据权利要求25所述的图像处理器，其中所述栅极氧化层在所述衬底的所述第一 区上方比在所述第二区上方具有更高的折射率。
32. 根据权利要求25所述的图像处理器，其中所述栅极氧化层抑制所述感光区域的结 泄漏。
33. 根据权利要求25所述的图像处理器，其中所述栅极氧化层阻止污染物扩散到所述 衬底的所述第一区中。
34. —种阻止钨金属扩散到感光区中的方法，其包含在衬底上方形成具有第一厚度的栅极氧化层； 在所述感光区上方形成掩模；以及 去除所述栅极氧化层的若干部分到第二厚度。
35. 根据权利要求34所述的方法，其中所述形成栅极氧化层的步骤包括形成氮化栅极 氧化层。
36. 根据权利要求34所述的方法，其中所述去除所述栅极氧化层的若干部分的步骤包 括去除所述栅极氧化层的所述部分到所述第一厚度的一半。
37. 根据权利要求36所述的方法，其中所述第一厚度约为60-80人。
38. 根据权利要求37所述的方法，其中所述第一厚度约为70A。
39. —种阻止钨金属扩散到感光区中的方法，其包含在衬底上方形成第一栅极氧化层；以及在所述第一栅极氧化层的若干部分和所述感光区上方形成第二栅极氧化层。
40. 根据权利要求39所述的方法，其中所述第一和第二栅极氧化层是氮化栅极氧化层。
41. 根据权利要求39所述的方法，其中所述形成第一栅极氧化层的步骤包括形成具有 约30-40 A的厚度的第一栅极氧化层。
42. 根据权利要求39所述的方法，其中所述第二栅极氧化层形成到约30-40A的厚度。
全文摘要
本发明提供一种具有减少的暗电流的CMOS成像器和形成所述CMOS成像器的方法。在CMOS成像器的光传感器区上方提供厚度约为典型氮化栅极氧化物的厚度的两倍的氮化栅极氧化层。所述栅极氧化层提供改进的污染物障壁以保护光传感器，在所述光传感器的p+钉扎区的表面中包含p+植入物分布，并减少所述光传感器表面处的光子反射，借此减少暗电流。
文档编号H01L27/146GK101292353SQ200680038612
公开日2008年10月22日 申请日期2006年8月16日 优先权日2005年8月24日
发明者李久滔 申请人:美光科技公司