专利名称：制造具有不同金属栅极的半导体器件的方法
技术领域：
本发明涉及制造具有两种不同栅极材料的半导体器件的方法， 以及采用此方法制成的半导体器件。
背景技术：
当前，金属氧化物半导体场效应晶体管(M0SFET)类型器件中 使用的栅极大多是多晶硅(poly)。然而，未来MOSFET可能要求使 用金属栅电极来消除多晶硅栅极耗尽效应，这对于薄栅极氧化物尤其 地普遍。然而，由于金属的逸出功不易与n型或p型硅的逸出功匹配， 使用金属栅电极很难获得低的阈值电压。该问题对于CMOS电路尤其 严重，对于nMOSFET器件和pM0SFET器件，CMOS电路需要具有不同 逸出功的栅极。一种获得CMOS金属栅极的可行方法是对两种不同的栅极使用不 同的金属。然而，这要求一种金属在第二种金属淀积前形成图案。这 种形成图案能严重地影响在第二种金属淀积位置的栅极电介质的质 量，从而损坏了器件的质量。通常，去除电介质并且在第一种金属存在的地方重新形成电介 质是不合需要的，尤其当在超净炉内执行时。一种可选的办法是使用全硅化物(FUSI)栅极，对于电介质质 量来说，全硅化物栅极具有用于丽OS和PM0S的金属栅极都形成于单 淀积的多晶硅层的优点。遗憾的是，对于PM0S和画0S来说，这种 FUSI栅极不满足所有的逸出功和材料要求。US-2004/0132271描述了 一种形成一个多晶硅和 一个硅化物的 栅极对的方法。在此工艺中，形成多晶硅层，在PM0S和蘭0S区域中 的一个区域上涂敷掩模，然后在PM0S和画0S区域中的另一个保持暴露的区域上淀积金属，然后与多晶硅发生反应从而形成硅化物。然后， 去除掩模，在整个表面上涂敷多晶硅层并形成结果图案，从而在硅化 工序期间受掩模保护的区域上形成多晶硅栅极以及在硅化区域中形 成硅化物栅极。在US-2004/0099916中描述了另一个方法。在此方法中，在栅 极电介质上形成多晶硅层。然后在整个表面上形成金属层，然后形成 金属层图案，以便金属层只出现在PM0S和NM0S晶体管区域的一个区 域上。在形成栅极图案前，在一个区域上形成硅化物。这些工艺中没有一个形成了两种金属栅极，这是因为在两种工 艺中一个栅极是多晶硅。注意硅化物栅极将被称为"金属性的"。术 语"金属"将被用来表示金属、金属合金或掺杂金属层；这种层当然 既是"金属性的"也是"金属"。US-6846734介绍了一种可选工艺，该工艺提供了两种不同的金 属硅化物栅极，该专利为具有不同阈值电压的PM0S和NM0S晶体管形 成了全硅化栅极。遗憾的是，该工艺非常复杂，并且两个栅极都是金 属硅化物，即，该工艺不能用来形成简单的如淀积的金属栅极。因此，需要一种用于制造金属性的栅极对的改进工艺。发明内容根据本发明，提供了一种制造半导体器件的方法，该方法包括下列步骤在半导体主体的第一主要表面上淀积栅极电介质；在半导体主体的第一区域的栅极电介质上形成淀积的半导体盖，使栅极电介质暴露在第二区域中；在第二区域的暴露栅极电介质和第一区域的半导体盖上淀积金属层；蚀刻掉第一区域的金属层； 在第一和第二区域上淀积至少一前驱层；形成至少一前驱层和金属层图案从而形成在第一区域中的第一 栅极图案和在第二区域中的第二栅极图案；以及执行栅极图案中的前驱层的反应，在第一区域中直接在栅极电 介质上形成反应的第一金属栅极层的第一栅极，以及在第二区域中形 成包括栅极电介质上的金属层上的反应的金属栅极层的第二栅极。该方法提供了一种金属栅极对。本发明提供一种晶体管，其中， 邻近栅极电介质的栅极层，对于一个栅极是反应层(诸如硅化物)， 而对于另一个栅极是淀积的金属层。因此，淀积金属厚度和材料的任 何合适选择对于淀积金属层都是可行的，这允许了制造方法的巨大灵 活性。淀积半导体盖后，通过淀积金属层，第一区域的电介质在金属 淀积期间被保护起来，以形成与第二区域的电介质接触的金属。这大 大降低了采用现有技术的电介质质量的困难。一种方法是釆用湿法蚀刻从第一区域蚀刻掉淀积的半导体盖。 这比用于蚀刻金属的蚀刻技术更能大大减小对电介质的损坏。可选地，如果产生的损坏不大，则可以使用干法腐蚀。可选地，在选择性地去除部分淀积半导体盖后，可以重新形成 电介质。在这种情况下，由于金属还没有被淀积，不会出现在金属存 在的情况下执行电介质生长时可能出现的污染问题。采用本发明，形成栅极图案后，仅仅执行了形成全硅化物层的 反应。这允许使用传统的形成栅极图案工艺。这种传统的形成栅极图 案工艺采用多晶硅栅极并且能获得非常好的小于10mn栅极尺寸的栅 极结构，采用其它工艺通常不能获得这种栅极结构。因此，实际上， 直到形成栅极图案后，形成全硅化物层是一大优势。在优选的实施例中，淀积的半导体盖是多晶硅。淀积的半导体 盖的厚度可以在5nra至60mn的范围内。所述的至少一个前驱层可以包括多晶硅前驱层物和该多晶硅层 上的牺牲层。反应工艺优选地可以是作为硅化工艺而为人所知的自对准硅化 物工艺。在一个实施例中，在形成至少一个前驱层和金属层案后， 所述方法包括用以形成第一和第二栅极图案的步骤-在栅极图案的侧壁上形成隔离区； 在衬底上形成金属层；以及在第一区域和第二区域中，使金属层与半导体主体发生反应以 形成源极触点和漏极触点。在这个实施例中，在形成源极触点和漏极触点后，该方法还包括淀积平坦化层；蚀刻该平坦化层和牺牲层以形成暴露的多晶硅前驱物的平面表 面；以及在该平面表面上淀积金属层；其中，执行前驱层反应的步骤包括使金属层与多晶硅前驱物发 生反应以形成全硅化物栅极。在可选实施例中，在形成至少一个前驱层和金属层图案以形成 第一和第二栅极图案之后，该方法可以包括步骤在该栅极图案的侧壁上形成隔离区；对第一主要表面注入以在栅极图案的每侧上形成源极区域和漏 极区域；以及去除牺牲层；在这个实施例中，在去除牺牲盖后，本方法可以还包括 在衬底上形成金属层；以及在第一区域和第二区域中，使金属层与半导体主体发生反应以 形成栅极触点，其中，使金属层反应的步骤还使金属层与多晶硅前驱 物反应以形成全硅化栅极，以实现执行前驱层反应的步骤。因此，单硅化物反应实现了源极触点和漏极触点的形成以及全 硅化物栅极的形成。这降低了工艺步骤的数量，尤其避免了需要化学 机械抛光的步骤。另一方面，本发明涉及一种半导体器件，该器件包括半导体主体；第一区域和第二区域；至少一个在第一区域中的的晶体管和至少一个在第二区域中的晶体管，第一区域和第二区域的晶体管具有类似的栅极电介质和类似的源极和漏极注入；其中，第一区域的晶体管具有全硅化物栅极；以及 至少一个第二区域的晶体管具有全硅化栅极结构形式的栅极，该全硅化栅极结构与金属层上的第一结构的全硅化栅极在形式上类似。该金属层可以是如上所述的可以自由选择的厚度和材料的淀积金属层。例如，第二区域的晶体管中的栅极结构的金属层可以是TiN、 TaN、 Ti、 Co、 W或Ni。
为了更好地理解本发明，现在参照附图，仅仅以示例的方式描述实施例，其中图1到6示出了根据本发明的第一实施例的方法的步骤；图7到IO详细图示了图l到6的方法中的子步骤；图11到14详细图示了根据本发明的第二实施例的方法中的子步骤。在不同的图中，给予相同或类似的部分相同的参照号。
具体实施方式
参照图1到6，根据本发明的方法的第一实施例采用n+型衬底 10。然后形成n型外延层12并且在部分表面上注入p型体扩散14。 接下来，保持n型的表面部分被称为第一区域16以及变成p型的表 面部分被称为第二区域18。在最终结构中，第一区域16和第二区域 18被用于形成互补晶体管。形成而且用二氧化硅22填充绝缘槽20，以隔离这些区域。 接下来，在整个表面上生长薄二氧化硅栅极电介质24，并且在 第一区域16而不是第二区域18中的栅极电介质24上形成薄多晶硅 (poly)盖26。方便地，该薄盖26的厚度至少是5nm，以保护电介质不被蚀刻掉金属30的蚀刻所蚀刻，但是必须足够薄以避免平版印 刷术的地形问题(topographic)，优选地具有小于50nm的厚度，迸 一步优选地具有小于20nra的厚度。在所描述的特定实施例中，该多 晶 硅层是10nm厚。优选地，可以通过照相平版印刷术，以该领域的技术人员己知 的方式形成多晶硅层26图案，例如通过在整个表面上淀积多晶硅、 在第一区域上的光致抗蚀剂中限定照相平版印刷图案、蚀刻掉第二区 域暴露的多晶硅，以及剥离抗蚀剂。在该实施例中，使用可以减小对栅极电介质24破坏的湿法蚀刻 来蚀刻掉多晶硅。在可选的实施例(未示出)中，在这些步骤中，去除并且重新 形成第一区域的栅极电介质24。在任一方法中，这都将产生图l所示的结构。接下来，在整个表面上淀积金属层30。如果后续步骤要求，在 这个阶段还可以随意地淀积硬掩模。然后，在第二区域18形成光致抗蚀剂32并且形成光致抗蚀剂 32图案，以及在没有光致抗蚀剂的区域，即第一区域16，去除金属 层30，留下如图3所示的第二区域18中的金属层30。去除光致抗蚀剂32并且在表面上淀积一堆叠层40，由此产生了 图4的结构。选择能够形成全硅化物栅极的堆叠层40，以及后面将 对适合作为该堆叠的材料进行描述。接下来，采用图案一次成形步骤来限定第一区域和第二区域中 的栅极。蚀刻步骤既去除了金属层30也去除了第二区域18中的堆叠 层40和第一区域中的堆叠层40。如图5所示，该蚀刻被选择停止电 介质上。由于硅化反应还没有发生，所以可以采用被设计为蚀刻多晶硅 的传统栅极图案形成工艺。本发明的重大优点是这种传统的栅极图案 形成工艺是可行的，这是由于这种图案形成被高度优化，能可靠地产 生非常小的特征。最后，去除除了栅极以下的栅极电介质，执行注入来形成源极区域60和漏极区域62，在金属层30 (存在处)和堆叠层(40)的侧 壁上形成隔离区64,并且执行处理，将堆叠层变为全硅化物栅极66。 注意全硅化物栅极指的是该工艺-可以看到第二区域18的栅极另外 具有保留的淀积金属层30。由此产生图6所示的器件。注意，然后以该领域的技术人员己 知的方式，通过添加触点、栅极、源极和漏极金属化等来完成该器件。可以使用任何适合的硅化工艺来形成全硅化物栅极66-应该理 解的是，所选的工艺将确定所需层。现在将对适合的工艺进行讨论。图7到图10图示了可以使用的第一方法。注意这些图示出了存 在金属层30的第二区域18中的工艺。除了没有金属层30外，在第 一区域16也发生同样的工艺。如图7所示，堆叠层在这种情况下包括一例如由二氧化硅(Si02 或SiGe (20%Si， 80%Ge))制造的牺牲盖72跟随的多晶硅70层。 可以可替换地或另外使用一 50%Si 50%Ge层——通过APM (氨水-过 氧化氢混合物)湿法腐蚀可以可选地去除这种层。形成堆叠图案后，在金属层30、多晶硅70和牺牲盖72的侧壁 上形成侧壁隔离区64，去除除了在堆叠30、 70、 72和隔离区64下之外的栅极电介质24。进行源极和漏极注入以形成邻近隔离区的源极区域60和漏极区 域62。由于在这种结构中，晶体管的主体是p型区域14，在这种情 况下源极注入60和漏极注入62是n型。在n型区域12中，可以采 用P型注入。然后在全表面上淀积金属层74,由此产生图7的结构。 接下来，该器件被退火，以使金属层74与源极区域60以及漏 极区域62发生反应，以形成硅化物源极触点80区域和漏极触点82 区域。然后使用选择性蚀刻，以去除没有反应的金属层74，由此产 生图8的结构。因此，该方法是自对准硅化物工艺，即硅化物工艺。 然后形成平坦化层90，并且采用化学机械抛光来蚀刻该结构的 背面，去除牺牲盖72和隔离区64的顶部。然后，如图9所示，在全 表面上淀积硅化金属层92。然后进行硅化反应，以使全部的多晶硅70与金属92完全发生反应从而形成全硅化物栅极66。然后选择性蚀刻剩余金属92，留下 图10的结构。注意该结构具有金属层30上的全硅化物层66。从而，第二区域 的晶体管保留了确定该栅极属性的淀积金属30。这允许根据所要求 的属性而不是与该工艺的兼容性来选择金属。返回到图6，可以看出在第二区域中金属30是在栅极电介质上， 但是在第一区域中是全硅化物区域。因此采用根据本发明的方法，可 以直接提供具有一个由淀积金属层30确定的属性的栅极和另一个全 硅化物的栅极。图11到14描述了一个可替换的实施例。除了形成晶体管的堆 叠处理外，这个实施例与第一实施例相同。在第二实施例中，用参照 图11到14所述的工艺步骤代替参照第一实施例的图7到IO所述的 工艺步骤。在第二实施例的方法中，采用更薄的多晶硅层70作为再次包括 牺牲盖72的堆叠部分。图11描述了该堆叠。在后续的硅化期间，多 晶硅层70的厚度与源极区域60和漏极区域62所消耗的厚度相同， 例如20nm。对于多晶硅70层厚度的合适选择是5到30nra。一个可替换的方法是在源极和漏极上生长外延硅，这允许使用 在5腿到50nm范围内的更厚的多晶硅70的厚度。然后，形成隔离区64，进行注入从而在主体区域14形成源极区 域60和漏极区域62并且去除牺牲盖(图12)。如图13所示，然后在整个表面上淀积硅化物金属单层。执行硅 化反应以在形成硅化物栅极66的同时，在源极和漏极区域60， 62 形成硅化物源极和漏极接触区域80， 78。然后进行选择性蚀刻以去 除未反应金属102，留下图14的结构。可以看出，这个可替换的实施例具有省略对平坦化表面的需要 和然后执行化学机械抛光的需要的优点，并且还仅仅采用一个硅化步 骤以形成了源极触点和漏极触点70， 72以及全硅化物栅极110。该领域的技术人员将意识到存在很多其它可以采用的可替换方案。不管是对于金属或还是对于半导体，都可以使用任何合适的材料。 例如，可以用与金属也发生反应的锗来代替某些硅层，在这种情况下， 栅极可以是全锗化物栅极而不是全硅化物栅极。可以根据需要选择用于硅化(或锗化)栅极的金属。例如，Co、 Ni、 W、 Yb、 Er、 Mo、 Ta以及它们的合金都可以被使用。虽然在所述的实施例中，堆叠包括多晶硅和牺牲盖，其它的材 料可以被使用。例如，可以用锗代替多晶硅，这将产生全锗化物栅极。 可替换地，可以使用多晶硅和锗的复合层，这将产生金属硅化物锗化 物栅极，例如NiSiGe。本方法不限于制造CMOS晶体管，但是在任何对于不同的晶体管 需要两种分离的栅极材料的情况下可以使用本方法。
权利要求
1.一种制造半导体器件的方法，包括以下步骤在半导体主体(10、12、14)的第一主要表面上淀积栅极电介质(24)；在所述半导体主体的第一区域(16)中的所述栅极电介质(24)上形成淀积半导体盖(26)，使栅极电介质(24)暴露在第二区域(18)中；在所述第二区域(18)中暴露的栅极电介质(24)上和在所述第一区域(16)中的所述半导体盖(26)上淀积金属层(30)；蚀刻掉所述第一区域(16)中的金属层(30)；在所述第一区域(16)和第二区域(18)上淀积至少一前驱层(40)；形成所述至少一前驱层(40)和所述金属层(30)图案以在所述第一区域中形成第一栅极图案和在所述第二区域中形成第二栅极图案；以及对所述栅极图案中的所述前驱层(40)执行反应，从而在所述第一区域，直接在所述栅极电介质(24)上形成反应所得的第一金属栅极层(66)的第一栅极，以及在所述第二区域，形成包括所述栅极电介质(24)上的所述金属层(30)上的反应所得的金属栅极层(66)的第二栅极。
2. 根据权利要求l的方法，其中，所述淀积半导体盖(26)是 多晶硅。
3. 根据权利要求1或2的方法，其中，所述淀积半导体盖(26) 的厚度范围是5nm到20nm。
4. 根据权利要求1到3中的任何一个的方法，其中，所述反应 完全地使所述半导体盖(26)发生反应。
5. 根据权利要求1到4中的任何一个的方法，其中，所述至少—个前驱层(40)包括一层多晶硅前驱物(70)和在该层多晶硅前驱 物(70)上的牺牲层(72)。
6. 根据权利要求5的方法，在形成所述至少一个多晶硅前驱层 (40)图案和所述金属层(30)图案从而形成第一栅极图案和第二栅极图案后，所述方法包括以下步骤在所述栅极图案的侧壁上形成隔离区(64);在所述第一区域U6)和第二区域(18)上形成金属层(74)，以及使所述金属层(74)与所述第一区域中和所述第二区域中的所 述半导体主体发生反应以形成栅极触点(80， 82)。
7. 根据权利要求6的方法，在形成所述栅极触点(80， 82)后， 所述方法进一步包括淀积平坦化层(90);蚀刻所述平坦化层(90)和所述牺牲层(72)，以形成暴露所 述多晶硅前驱物(70)的表面；以及 在所述表面上淀积金属层(92);其中，对所述前驱层(40)执行反应的步骤包括使所述金属层 (92)与所述多晶硅前驱物(70)发生反应以形成全硅化物栅极(66)。
8. 根据权利要求5的方法，在形成所述至少一个前驱层(40) 和所述金属层(30)的图案以形成第一栅极图案和第二栅极图案后， 所述方法包括步骤在所述栅极图案的侧壁上形成隔离区(64); 对所述第一主要表面进行注入以在所述栅极图案的两侧形成源 极区域(60)和漏极区域(62);以及 去除所述牺牲层(72)。
9. 根据权利要求8的方法，在去除所述牺牲层(72)后，所述 方法进一步包括-在所述第一区域(16)和所述第二区域(18)上形成金属层(102);以及使所述金属层(102)与所述第一区域(16)和所述第二区域(18) 中的半导体主体发生反应，以形成源极触点(80)和漏极触点(82)， 其中这个使所述金属层发生反应的步骤还使所述金属层与所述多晶 硅前驱物(70)发生反应从而形成全硅化物栅极(66)。
10. 一种半导体器件，包括 半导体主体(10、 12、 14);第一区域(16)和第二区域(18);至少一个在第一区域中的晶体管和至少一个在第二区域中的晶 体管，所述第一区域中的晶体管和所述第二区域中的晶体管具有类似的栅极电介质(24)、类似的源极区域(60)和漏极区域(62)、以 及类似的源极触点(80)和漏极触点(82);其中，所述至少一个第一区域中的晶体管具有全硅化物栅极 (66);以及所述至少一个第二区域中的晶体管具有全硅化栅极结构(66) 形式的栅极，其与金属层(30)上的第一结构的全硅化物栅极在形式 上类似。
11. 根据权利要求IO的半导体器件，其中，所述第二区域的晶 体管的栅极结构中的金属层(30)是TiN、 TaN、 Ti、 Co、 W或Ni。
全文摘要
描述了一种在单衬底上形成具有不同金属栅极的结构的方法。薄的半导体层(26)被形成在栅极电介质(24)上并且被形成图案于第一区域(16)而不是第二区域(18)中。然后，金属(30)被淀积并被形成图案于第二区域而不是第一区域中。然后，执行全硅化物栅极工艺从而产生在第一区域中的全硅化物栅极结构和在包括淀积金属(30)上全硅化物栅极结构的第二区域中的栅极结构。
文档编号H01L21/8238GK101263594SQ200680033944
公开日2008年9月10日 申请日期2006年9月11日 优先权日2005年9月15日
发明者罗伯特·J·P·兰德, 雅各布·C·胡克, 马克·范达尔 申请人:Nxp股份有限公司