专利名称:集成电路封装的利记博彩app
集成电路封装相关申请案交叉参者本申请案在35 U.S.C. 119(e)下主张2005年7月18日申请的第60/700,143号美国 专利临时申请案的优先权,所述申请案的全部内容以引用的方式并入本文中。技术领域本揭示内容涉及集成电路封装,且更明确来说,涉及减少电路小片安装集成电路 的封装寄生效应的方法背景技术在集成电路封装中,通常将具有多个导电电路小片端子的电路小片安装在引线框 架的表面。所述引线框架包含被输入/输出("170")电路焊垫环绕的中心接地板,所述 输入/输出电路焊垫定位在所述引线框架的外周边附近的所述引线框架的表面上。可使 用导电接合线将电路小片端子电连接到所述引线框架的表面上的I/O电路焊垫。可使 用下接合(downbond)将某些电路小片端子电连接到1/0电路焊垫及/或接地电路板,由此提供所述引线框架顶表面上的电路小片之间的电或逻辑信号选路和连接性,以及 所述引线框架底表面上的接地附接板及/或1/0电路焊垫。由于集成电路的电路小片和封装尺寸已减小,因此最近的努力旨在在单个引线框 架上安装数个电路小片。另外,由于集成电路已变得日益复杂,因此引线框架上的电 路小片端子的数目急剧增加,从而导致提供从引线框架的底表面到顶表面的电连接所 需的接地电路焊垫和1/0电路焊垫的数目也急剧增加。另外,接合线和下接合的数目 也已增加,从而形成将电路小片端子连接到普通接地附接板的较长金属线路程。当接 合线长度路程变得太长时,电噪声(例如,寄生电感或电容所致的噪声)通常会上升。发明内容一般来说,本揭示内容针对集成电路封装以及封装集成电路以减少封装寄生效应 的方法。更具体来说,本揭示内容针对通过降低延伸跨越或穿过集成电路封装引线框 架表面的接合线的长度或通过降低下接合的数目来减少集成电路封装寄生效应的技 术。在一个实施例中,本揭示内容提供一种集成电路封装,所述集成电路封装包含引线框架,其具有环绕中心接地板接近于所述引线框架的周边定位的多个I/O焊垫。具有多个导电电路小片端子的集成电路电路小片定位在所述中心接地板上,且导电1/0 电路焊垫围绕所述电路小片布置在所述I/O焊垫与所述电路小片之间,每一 I/O电路 焊垫电连接到所述I/O焊垫中的一者。电连接到所述中心接地板的导电接地电路焊垫 还环绕电路小片定位在所述电路小片与所述I/O电路焊垫之间的中心接地板上。导电 接合线将一个或一个以上所述电路小片端子连接到一个或一个以上I/O电路焊垫或者一个或一个以上接地电路焊垫。在某些实例性实施例中,本揭示内容进一步提供一种集成电路,所述集成电路经 定位以啮合集成电路电路小片使其与电路小片端子电连接。在某些实施例中, 一个或一个以上接合线还可连接在I/O电路焊垫与接地电路焊垫之间。在另一实施例中,本揭示内容提供一种集成电路,所述集成电路包含逻辑电路, 其具有经定位以便以可连通方式啮合集成电路电路小片的电路小片端子的多个逻辑 门。所述电路小片具有多个导电电路小片端子且定位在引线框架的中心接地板上。所述引线框架包含环绕所述中心接地板接近于所述引线框架的周边定位的I/O焊垫。导 电I/O电路焊垫还围绕所述电路小片布置在所述电路小片与所述I/O焊垫之间,每一 I/O电路焊垫电连接到所述I/O焊垫中的一者。电连接到所述中心接地板的导电接地电 路焊垫还环绕所述电路小片定位在所述电路小片与所述I/O电路焊垫之间。导电接合线将一个或一个以上所述电路小片端子连接到一个或一个以上i/o电路焊垫或者一个或一个以上接地电路焊垫。在某些实施例中, 一个或一个以上接合线还可连接在I/O电路焊垫与接地电路焊垫之间。在进一步实施例中,本揭示内容提供一种用于封装集成电路的方法。所述方法包 含将包含多个导电电路小片端子的集成电路电路小片安装到引线框架上的中心接地 板。所述引线框架包含环绕所述中心接地板接近于所述引线框架的外周边定位的导电I/O焊垫。所述方法进一步包含在所述I/O焊垫与所述电路小片之间围绕所述电路小片 形成导电I/O电路焊垫,每一 I/O电路焊垫电连接到所述I/O焊垫中的一者。所述方法 也包含在所述电路小片与所述I/O电路焊垫之间环绕所述电路小片形成与所述中心接地板电连接的导电接地电路焊垫,且进一步包含将导电接合线电连接在所述电路小片端子的每一者与一个或一个以上所述1/0电路悍垫或所述接地电路焊垫之间。在附图及下文说明中将阐述一个或一个以上实施例的细节。根据所述说明及附图 以及权利要求书,将了解本发明的其它特征、目的和优点。
图1是根据本揭示内容的实施例图解说明集成电路和集成电路封装的示意性侧视图。图2是根据本揭示内容的进一步实施例图解说明集成电路封装和封装方法的示意图。图3是根据被揭示内容的额外实施例图解说明集成电路封装和封装方法的示意图。图4是根据本揭示内容的替代实施例图解说明集成电路封装和封装方法的示意图。图5是根据本揭示内容的另一实施例图解说明集成电路封装和封装方法的示意图。
具体实施方式
图1是图解说明包含引线框架101的集成电路封装100的示意性侧视图,引线框 架101具有环绕中心接地板107接近于引线框架101的外周边定位的多个I/0焊垫103。 包含多个导电电路小片端子104的集成电路电路小片102使用接合层105安装到中心 接地板107,且导电I/O电路焊垫106围绕电路小片102布置,每一电路焊垫106定 位在I/O焊垫103中的一者上且电连接到所述一者。电连接到中心接地板107的导电 接地电路焊垫110环绕电路小片102定位在电路小片102与I/O电路焊垫106之间。 导电接合线108将一个或一个以上电路小片端子104连接到一个或一个以上I/O电路 焊垫106或者一个或一个以上接地电路焊垫110。在某些实施例(图1中未图解说明)中, 一个或一个以上接合线108可连接在I/O 电路焊垫106与接地电路焊垫110之间。多引脚集成电路114可以与电路小片端子104 连通啮合的方式安装在电路小片102上。模制化合物112可覆盖引线框架101,囊封 并隔离电路小片102、接合线108、接地电路焊垫IIO和I/O电路焊垫106中的一者或 多者。所述模制化合物可视需要覆盖如图1中所示的多引脚集成电路114、囊封并隔 离集成电路。图2是包含引线框架201的集成电路封装200的示意性部分俯视图,引线框架201 具有环绕中心接地板207接近于引线框架201的外周边定位的多个I/O焊垫203。包 含多个导电电路小片端子204的集成电路电路小片202安装在中心接地板207上,且 导电I/O电路焊垫206围绕电路小片202布置,每一电路焊垫206定位在I/O焊垫203 中的一者上且电连接到所述一者。电连接到中心接地板207的导电接地电路焊垫210 环绕电路小片202定位在电路小片202与I/O电路焊垫206之间。导电接合线208将 一个或一个以上电路小片端子204连接到一个或一个以上I/O电路焊垫206或者一个 或一个以上接地电路焊垫210。在某些实施例中,多引脚集成电路(图2中未显示)可以与电路小片端子204连通 啮合的方式安装在电路小片202上。在某些实施例中,至少两个接合线208电连接到 单个接地电路焊垫210'。在某些其它实施例中,拐角接地焊垫214接近于引线框架201 的拐角定位且通过拐角接地电路焊垫210"连接到中心接地板207。在其它实例性实施例中,集成电路封装200可经构造以减小集成电路电路小片202的电路小片端子204 与定位在引线框架201的中心接地板207上且与其电连接的接地电路焊垫210之间的 接合线208的长度,由此减少与连接到接地电路焊垫210的接合线208相关联的寄生 电感。在图2中所图解说明的特定实施例中,引线框架201和集成电路电路小片202两 者均为大体矩形形状,且电路小片端子204围绕大体矩形形状集成电路电路小片202 的周边排列。在所述特定实施例中,I/O电路焊垫206围绕引线框架201的大体矩形 周边且接近于所述引线框架的边缘排列。图2中所图解说明的集成电路封装的特定实 施例图解说明在电路小片202与I/O电路焊垫206之间环绕集成电路电路小片202沿 着中心接地板207的大体矩形周边的边缘呈线性阵列的接地电路焊垫210的布置。虽 然接地电路焊垫210的其它布置属于本揭示内容的范围内,但图2中所图解说明的布 置可适合于封装大体矩形引线框架201上的单个大体矩形集成电路。图3是包含引线框架301的集成电路封装300的示意性部分俯视图,引线框架301 具有环绕中心接地板307接近于引线框架301的外周边定位的多个I/O焊垫303。集 成电路封装300类似于图2的集成电路封装200。然而,集成电路封装300图解说明 具有包含长尺寸和短尺寸的大体矩形形状的多个接地电路焊垫310的使用,其中所述 长尺寸的每一者大致正交于由中心接地板307的大体矩形周边界定的至少一个边缘定 向。图3的实施例因此适合于供相对于图2的集成电路封装200的较小集成电路封装 300中的较小集成电路电路小片302使用。类似于图2的集成电路封装200,集成电路封装300具有引线框架301,所述引 线框架具有环绕中心接地板307接近于引线框架301的外周边定位的多个I/O焊垫 303。包含多个导电电路小片端子304的集成电路电路小片302安装到中心接地板307, 且导电I/O电路焊垫306围绕电路小片302布置,每一电路焊垫306定位在I/O焊垫 303中的一者上且电连接到所述一者。电连接到中心接地板307的导电接地电路焊垫 310环绕电路小片302定位在电路小片302与I/O电路焊垫306之间。导电接合线308 将一个或一个以上的电路小片端子304连接到一个或一个以上I/O电路焊垫306或者 一个或一个以上接地电路焊垫310。在某些实施例中,多引脚集成电路(图3中未显示)可以与电路小片端子304连通 啮合的方式安装在电路小片302上。在某些实施例中,至少两个接合线308电连接到 单个接地电路焊垫310'。在某些其它实施例中,拐角接地焊垫314接近于引线框架301 的拐角定位且通过拐角接地电路焊垫310"连接到中心接地板307。在额外的实例性实 施例中,拐角接地电路焊垫310"'可接近于大体矩形中心接地板307的拐角定位。在某 些实例性实施例中,集成电路封装300可经构造以减小集成电路电路小片302的电路 小片端子304与定位在引线框架301的中心接地板307上的接地电路焊垫310之间的 接合线308的长度,由此减少与接地接合线308相关联的寄生电感。在图3中所图解说明的特定实施例中,引线框架301和集成电路电路小片302两者均为大体矩形形状,且电路小片端子304围绕大体矩形形状集成电路电路小片302 的周边排列。在所述特定实施例中,I/O电路焊垫306围绕引线框架301的大体矩形 周边且接近于引线框架301的边缘排列。图3中图解说明的集成电路封装300的特定 实施例图解说明在电路小片302与多个I/O电路焊垫306之间环绕集成电路电路小片 302沿着中心接地板307的周边所界定的至少一个边缘呈线性阵列的接地电路焊垫310 的布置。虽然可提供多个接地电路焊垫310的其它布置,但图3中图解说明的布置可 适合于封装使用大体矩形集成电路电路小片302的单个大体矩形集成电路,所述集成 电路电路小片302具有大量电路小片端子304且定位于大体矩形引线框架301的中心 接地板307上。图3中所示的结构可特别适用于封装高密度集成电路。明确来说,图3中所示的 结构可用于封装集成电路电路小片302的周边的每线性厘米具有五个或更多个、更优 选地七个或更多个、最优选地十个或更多个电路小片端子304的高密度集成电路。在 所述特定实施例中,接地电路焊垫310的每一者具有包含长尺寸和短尺寸的大体矩形 形状,且大体矩形形状接地电路焊垫310的长尺寸的每一者大致正交于引线框架301 的至少一个边缘定向。图4是包含引线框架401的集成电路封装400的示意性部分俯视图,引线框架401 具有环绕中心接地板407接近于引线框架的外周边定位的多个I/O焊垫403。集成电 路封装400类似于图2的集成电路封装200。然而,集成电路封装400图解说明具有 包含长尺寸和短尺寸的大体梯形形状的多个接地电路焊垫410的使用,其中所述长尺 寸中的至少一者与中心接地板407的大体矩形周边所界定的之至少一个边缘形成九十 度或更小的角度。图4的实施例因此适合于供具有大量紧密间隔电路小片端子404及/ 或相对于图2的集成电路封装200覆盖引线框架的可比区域的大量紧密间隔接合线的 集成电路电路小片402使用。类似于图2的集成电路封装200,集成电路封装400具有引线框架401,所述引 线框架具有环绕中心接地板407且接近于引线框架401的外周边定位的多个I/O焊垫 403。包含多个导电电路小片端子404的集成电路电路小片402安装到中心接地板407, 且导电I/O电路焊垫406围绕电路小片402布置,每一电路焊垫406定位于I/O焊垫 403中之一者上且电连接到所述一者。电连接到中心接地板407的导电接地电路焊垫 410环绕电路小片402定位在电路小片402与I/O电路焊垫406之间。导电接合线408 将一个或一个以上电路小片端子404连接到一个或一个以上I/O电路焊垫406或者一 个或一个以上接地电路焊垫410。在某些实施例中,多引脚集成电路(图4中未显示)可以与电路小片端子404连通 啮合的方式安装在电路小片402上。在某些实例性实施例中,至少两个接合线408电 连接到单个接地电路悍垫410'。在某些其它实施例中,拐角接地焊垫414接近于引线 框架401的拐角定位且通过拐角接地电路焊垫410"连接到中心接地板407。在额外实 例性实施例中,集成电路封装400可经构造以减小集成电路电路小片402的电路小片端子404与定位在引线框架401的中心接地板407上的接地电路焊垫410之间的接合 线408的长度,由此减小与接地接合线408相关联的寄生电感。在图4中所图解说明的特定实施例中,引线框架401是大体矩形形状,且电路小 片端子404围绕大体矩形形状集成电路电路小片402的周边排列。在所述特定实施例 中,I/O电路焊垫406围绕引线框架401的大体矩形周边排列。图4中所图解说明的 集成电路封装的特定实施例图解说明在电路小片402与I/O电路焊垫406之间环绕集 成电路电路小片402沿着中心接地板407的大体矩形周边的一个边缘呈线性阵列的多 个接地电路焊垫410的布置。虽然可能存在接地电路焊垫410的其它布置,但图4图 解说明的布置是可适合于封装单个大体矩形集成电路的实施例,所述集成电路使用具 有极大量电路小片端子404且定位于大体矩形引线框架401的中心接地板407上的大 体矩形集成电路电路小片。图4中所示的结构可特别适用于封装极高密度的集成电路。明确来说,图4中所 示的结构可用于封装集成电路电路小片402的周边的每线性厘米具有十个或更多个、 更优选地十五个或更多个、最优选地二十个或更多个电路小片端子404的极高密度集 成电路。在所述特定实施例中,接地电路焊垫410的每一者具有包含长尺寸和短尺寸 的大体梯形形状,且一个或一个以上大体梯形形状接地电路焊垫410的至少一个长尺 寸相对于中心接地板407的大体矩形周边界定的边缘中的至少一者以九十度或更小的 角度定向。如图4中所例示,接地电路焊垫410围绕集成电路电路小片402形成大体 扇状图案。更明确来说,界定中心接地板410'的大体矩形周边的每一边缘可连接至少 一个其它边缘以形成拐角,且每一拐角可接近于相对于所连接边缘以锐角定向的大体 梯形形状接地电路焊垫,如图4中所例示。图4还图解说明其中当接地电路焊垫410的位置变得更靠近于集成电路电路小片 402时,接地电路焊垫410的形状从引线框架401的大体矩形周边的拐角处的大体梯 形变为大体矩形形状的实施例。所述布置可显著减小从电路小片端子404到接地电路 焊垫410延伸跨越引线框架401表面的接地接合线408的累积长度,且由此显著减小 集成电路封装400的寄生电感。图5是包含引线框架501的集成电路封装500的示意性部分透视图,所述引线框 架具有环绕中心接地板507接近于引线框架外的周边定位的多个I/O焊垫503。集成 电路封装500类似于图4的集成电路封装400。然而,除图解说明具有包含长尺寸和 短尺寸的大体梯形形状的多个接地电路焊垫510 (其中所述长尺寸中的至少一者相对 于中心接地板507的大体矩形周边界定的至少一个边缘以九十度或更小的角度定向) 的使用外,图5还图解说明接地电路焊垫510定位得更靠近于电路小片502以进一步 减小接合线508的长度。图4的实施例因此适合于供含有集成电路电路小片402的极 小集成电路封装500使用,集成电路电路小片402具有极端大量的紧密间隔电路小片 端子404及/或从电路小片端子504延伸到接地电路焊垫510的大量紧密间隔接地接合 线508。类似于图4的集成电路封装400,集成电路封装500具有环绕中心接地板507且 接近于引线框架501的外周边定位的多个I/O焊垫503的引线框架501。包含多个导 电电路小片端子504的集成电路电路小片502安装到中心接地板507,且多个导电I/O 电路焊垫506围绕电路小片502布置,每一电路焊垫506定位在I/O焊垫503中的一 者上且电连接到所述一者。电连接到中心接地板507的导电接地电路焊垫510环绕电 路小片502定位在电路小片502与I/O电路焊垫506之间。导电接合线508将一个或 一个以上电路小片端子504连接到一个或一个以上I/O电路焊垫506或者一个或一个 以上接地电路焊垫510。在某些实施例中,多引脚集成电路(图5中未显示)可以与电路小片端子504连通 啮合的方式安装在电路小片502上。在某些实例性实施例中,至少两个接合线508电 连接到单个接地电路焊垫510'。在某些其它实施例中,拐角接地焊垫514接近于引线 框架501的拐角定位且通过拐角接地电路焊垫510"连接到中心接地板507。在额外实 例性实施例中,集成电路封装500可经构造以减小集成电路电路小片502的电路小片 端子504与定位在引线框架501的中心接地板507上的接地电路焊垫510之间的接地 接合线508的长度,由此减小与接地接合线508相关联的寄生电感。在图5中所图解说明的特定实施例中,引线框架501是大体矩形形状,且电路小 片端子504围绕大体矩形形状集成电路电路小片502的周边排列。在所述特定实施例 中,I/O电路焊垫506围绕引线框架501的大体矩形周边排列。图5中所图解说明的 集成电路封装的特定实施例图解说明环绕集成电路电路小片502在电路小片502与I/0 电路焊垫506之间沿着中心接地板507的大体矩形周边的一个边缘呈线性阵列的接地 电路焊垫510的布置。虽然可能存在接地电路焊垫510的其它布置,但图5是可适合 于封装单个大体矩形集成电路的实施例,所述集成电路使用具有极大量电路小片端子 504且定位于较小大体矩形引线框架501的中心接地板507上的大体矩形集成电路电 路小片。图5中所示的结构可特别适合于封装极小集成电路封装500中的极端高密度集成 电路。明确来说,图5中所示的结构可用于封装集成电路电路小片502的周边的每线 性厘米具有20个或更多个、更优选地25个或更多个、最优选地30个或更多个电路小 片端子504的极高密度集成电路。在所述特定实施例中,接地电路焊垫510的每一者 具有包含长尺寸和短尺寸的大体梯形形状,且一个或一个以上多个大体梯形形状接地 电路焊垫510的至少一个长尺寸相对于中心接地板507的多个边缘中的至少一者以九 十度或更小的角度定向。接地电路焊垫510可围绕集成电路电路小片502形成大体扇 状图案,如图5中所例示。更明确来说,每一大体梯形形状接地电路焊垫可从接近于 电路小片502的中心接地板507的大体矩形周边界定的边缘向内定位,如图5中所例 示。.虽然图1-5中所图解说明的每一实施例中的引线框架和集成电路电路小片显示具 有大体矩形形状的周边,但所属技术领域的技术人员将了解,所述引线框架及/或电路小片可具有非矩形形状,举例来说,方形、梯形或多角形状,而此并不背离本揭示内容的范围。此外,在图2-5中所图解说明的每一实施例中,接地电路焊垫(210、 310、 410和510)显示具有大体矩形或梯形形状。然而,所属技术领域的技术人员将进一步 了解,接地电路焊垫(210、 310、 410和510)实质上可具有任何形状,而此并不违背本 揭示内容的范围。举例来说,接地电路焊垫(210、 310、 1410和510)可具有选自由三 角形、矩形、梯形、多角形、半球形和圆形形状组成的群组的形状。图1-5中所图解说明的每一实施例的集成电路封装(IOO、 200、 300、 400和500) 还可优选地包含定位在各自的集成电路电路小片(102、 202、 302、 402或502)内且电 连接到多个电路小片端子(104、 204、 304、 404或504)的集成电路(图2-5中未显示)。 所述集成电路实质上可为任何电子装置封装,例如,微处理器、ASIC、可编程逻辑阵 歹U、不可编程逻辑阵列、随机存取存储器、只读存储器及类似装置。所述集成电路可包含逻辑电路,所述逻辑电路包括经定位以可连通方式啮合电路 小片端子的多个逻辑门。所属技术领域的技术人员应了解,所述逻辑门包含但不限于 一个或一个以上AND门、OR门、NAND门、NOR门、XOR门、移位寄存器、存储 存储器和类似装置。在某些实施例中,所述逻辑门经布置以界定包含数字处理电路和 存储器的微处理器。在某些实例性实施例中,所述逻辑电路驻存于专用集成电路 (ASIC)、可编程逻辑阵列(PLA)或只读存储器内。本揭示内容还提供包含逻辑电路的集成电路,所述逻辑电路具有经定位以连通方 式啮合集成电路电路小片的电路小片端子的多个逻辑门。所述电路小片具有多个导电 电路小片端子且定位在引线框架的中心接地板上。所述引线框架包含环绕中心接地板 接近于引线框架的周边定位的I/O焊垫。导电I/O电路焊垫还围绕电路小片布置在电 路小片与I/0焊垫之间,每一I/0电路焊垫电连接到I/0焊垫中的一者。电连接到中心 接地板的导电接地电路焊垫还环绕电路小片定位在电路小片与I/O电路焊垫之间。导 电接合线将一个或一个以上电路小片端子连接到一个或一个以上I/O电路焊垫或者一 个或一个以上接地电路焊垫。在某些实施例中, 一个或一个以上接合线还可连接在1/0 电路焊垫与接地电路焊垫之间。本揭示内容进一步提供用于封装集成电路的方法,所述方法包含将包含多个导 电电路小片端子的集成电路电路小片安装到引线框架上的中心接地板,所述引线框架 具有环绕中心接地板定位且与所述中心接地板电连接的多个外围接地电路焊垫;形成 多个导电I/O电路焊垫,每一电路焊垫定位在I/O焊垫中的至少一者上且与所述至少 一者电连接;在电路小片与I/O电路焊垫之间环绕电路小片,在中心接地板上形成多 个导电接地电路焊垫,每一接地电路焊垫与中心接地板电连接;及将多个导电接合线 电连接到接地电路板,每一接合线连接在电路小片端子与I/O电路焊垫或接地电路焊 垫中的至少一者之间。每一接地电路焊垫具有界定周边和区域的形状。所述接地电路焊垫的形状可包含 三角形、矩形、梯形、多角形、半球形和圆形。每一接地电路焊垫形状所界定的区域大体为从约0.01 mmS到约0.5mm2。在某些实施例中,接地电路焊垫可具有大体四边 形(例如,方形、矩形、梯形或类似形状)形状。矩形形状的接地电路焊垫优选界定从 约0.03 mm到约0.2 mm的区域,梯形形状的接地电路焊垫优选界定从约0.04到约0.2 mm2的区域,更优选地界定从约0.05到约0.07 mm2的区域。可使用所属技术领域的技术人员熟悉的方法,举例来说,通过以界定的图案将导 电金属电镀到引线框架的表面来实现在引线框架上的接地电路板的表面上形成多个导 电接地电路焊垫和I/O电路焊垫。所述接地电路焊垫和I/O电路嬋垫通常可包含选自 银、金、铀、钯、铜、铝、锡和镍的一者或金属。接地电路板可使用许多普通导电金 属或金属合金(但优选地包含锡或其它廉价的抗腐蚀金属)来制作。引线框架可使用 许多普通导电金属或金属合金来制作,且可包含绝缘材料,举例来说,包含塑料、酚 醛树脂、介电薄膜或薄片和类似材料。所述集成电路电路小片可使用接合材料接合到中心电路小片板。优选地,使用导 电的粘合剂接合材料将电路小片接合到中心电路小片板。可使用模制化合物来覆盖引 线框架并囊封插入电路小片中的集成电路,以及接合线、接地电路焊垫且视情况,每 一电路焊垫的至少一部分。优选地,可将廉价的可固化模制化合物(举例来说,可固 化环氧树脂)用作模制化合物。虽然本揭示内容旨在使用电路设计和电镀技术来减小集成电路封装和组合件中 的封装寄生效应,但可实现各种额外的特征。在某些实施例中,举例来说,本发明可提供能够处理多个电路小片大小和形状而无需改变基本封装组合件的一般封装格式。 在其它实施例中,本发明可通过相对于单个大面积普通电接地电路板减小用于提供多分段接地电路焊垫的镀覆金属的总表面积而使集成电路具有减小的湿度灵敏性水平。 在又其它实施例中,本发明那可相对于现有技术的单个大面积普通电接地平面减小电 镀接地电路焊垫从引线框架上的中心接地板脱层的趋势。本发明还可减少成本以及改 善集成电路封装的可靠性。尽管已结合目前被视为最实际实施例的实施例介绍了本发明,但应了解,本发明 并不限于所揭示的实施例。在这点上,所属技术领域的技术人员可能容易地认识到根 据本发明的集成电路可包含其中多个集成电路电路小片设置在引线框架上及/或容纳 于集成电路封装内部的各种配置。本文已描述本发明的各种实施例。这些及其它实施例仍归属于以下权利要求书的范围内。
权利要求
1、一种集成电路封装,其包括引线框架,其包括环绕中心接地板且接近于所述引线框架的周边定位的多个I/O焊垫;集成电路电路小片,其定位在所述中心接地板上,其中所述电路小片包括多个导电电路小片端子;多个导电I/O电路焊垫,每一电路焊垫定位在所述I/O焊垫中的一者上且与所述I/O焊垫中的一者电连接;多个导电接地电路焊垫,其在所述电路小片与所述I/O电路焊垫之间环绕所述电路小片定位在所述中心接地板上,其中每一接地电路焊垫电连接到所述中心接地板;及多个导电接合线,每一接合线将电路小片端子电连接到I/O电路焊垫或接地电路焊垫中的至少一者。
2、 如权利要求1所述的集成电路封装,其进一步包括经定位以啮合所述电路小 片使其与所述多个电路小片端子电连接的集成电路。
3、 如权利要求2所述的集成电路封装,其中所述集成电路选自由微处理器、ASIC、 可编程逻辑阵列、不可编程逻辑阵列、随机存取存储器和只读存储器组成的群组。
4、 如权利要求1所述的集成电路封装,其中所述电路小片具有大体矩形周边, 且其中所述电路小片端子围绕所述电路小片周边定位。
5、 如权利要求1所述的集成电路封装,其中所述引线框架具有界定大体矩形外 周边的多个边缘,且其中所述I/O电路焊垫经定位以延伸超出接近于所述边缘的所述 外周边。
6、 如权利要求5所述的集成电路封装,其中所述接地电路焊垫在所述电路小片 与所述边缘之间围绕所述电路小片形成大体线性阵列图案。
7、 如权利要求6所述的集成电路封装,其中所述接地电路焊垫的每一者具有包 含长尺寸和短尺寸的大体矩形形状,且其中所述长尺寸的每一者大致正交于所述边缘 中的至少一者定向。
8、 如权利要求6所述的集成电路封装,其中所述接地电路焊垫的每一者具有包 含长尺寸和短尺寸的大体梯形形状,且其中一个或一个以上所述接地电路焊垫的所述 长尺寸相对于所述边缘中的至少一者以九十度或更小的角度定向。
9、 如权利要求8所述的集成电路封装,其中所述接地电路焊垫围绕所述电路小 片形成大体扇状图案。
10、 如权利要求l所述的集成电路封装,其中所述中心接地板具有界定大体矩形 周边的多个边缘,所述边缘的每一者结合至少一个其它边缘以形成拐角,且其中每一拐角接近于相对于所述结合的边缘中的至少一者以九十度或更小的角度定向的大体梯 形形状的接地电路焊垫。
11、 如权利要求1所述的集成电路封装,其进一步包括将接地电路焊垫电连接到 I/O电路焊垫的至少一个接合线。
12、 如权利要求1所述的集成电路封装,其中至少两个接合线电连接到单个接地 电路焊垫。
13、 如权利要求1所述的集成电路封装,其中所述接地电路焊垫包含垂直、水平、 有角度和拐角接地电路焊垫。
14、 如权利要求1所述的集成电路封装,其中所述接地电路焊塾和所述I/0电路 焊垫具有选自由三角形、矩形、梯形、多角形、半球形和圆形组成的群组的形状。
15、 如权利要求1所述的集成电路封装,其中所述接地电路焊垫和所述I/0电路 焊垫包括选自由银、金、铂、钯、铜、铝、锡和镍组成的群组的一种或一种以上金属。
16、 如权利要求l所述的集成电路封装,其进一步包括将所述电路小片附接到所 述中心接地板的接合材料。
17、 一种集成电路,其包括引线框架,其包括环绕中心接地板且接近于所述引线框架的周边定位的多个I/O焊垫;集成电路电路小片,其定位在所述中心接地板上,其中所述电路小片包括多个导 电电路小片端子;逻辑电路,其包括经定位以可连通方式啮合所述电路小片端子的多个逻辑门; 多个导电I/O电路焊垫,每一电路焊垫定位在所述I/O焊垫中的一者上且与所述1/0焊垫中的一者电连接;多个导电接地电路焊垫,其在所述电路小片与所述1/0电路焊垫之间环绕所述电路小片定位在所述中心接地板上,其中每一接地电路焊垫电连接到所述中心接地板;及多个导电接合线,每一接合线将电路小片端子电连接到1/0电路焊垫或接地电路 焊垫中的至少一者。
18、 如权利要求17所述的集成电路,其中所述逻辑门经布置以界定数字处理电 路和存储器。
19、 如权利要求17所述的集成电路,其中所述逻辑门驻存在ASIC中。
20、 如权利要求17所述的集成电路,其中所述电路小片具有大体矩形周边,且其中所述电路小片端子围绕所述电路小片周边定位。
21、 如权利要求17所述的集成电路,其中所述引线框架具有界定大体矩形外周 边的多个边缘,且其中所述I/0电路焊垫定位在接近于所述边缘的所述外周边内。
22、 如权利要求21所述的集成电路,其中所述接地电路焊垫形成在所述电路小 片与所述边缘之间围绕所述电路小片布置的大体线性阵列图案的接地电路焊垫。
23、 如权利要求21所述的集成电路,其中所述接地电路焊垫的每一者具有包含 长尺寸和短尺寸的大体矩形形状,且其中所述长尺寸的每一者大致正交于所述边缘中 的至少一者定向。
24、 如权利要求21所述的集成电路,其中所述接地电路焊垫的每一者具有包含 长尺寸和短尺寸的大体梯形形状,且其中一个或一个以上所述接地电路焊垫的所述长 尺寸相对于所述边缘中的至少一者以九十度或更小的角度定向。
25、 如权利要求24所述的集成电路,其中所述接地电路焊垫围绕所述电路小片 形成大体扇状图案。
26、 如权利要求17所述的集成电路,其中所述中心接地板具有界定大体矩形周 边的多个边缘,所述边缘的每一者结合至少一个其它边缘以形成拐角,且其中每一拐 角接近于相对于所述结合的边缘中的至少一者以九十度或更小的角度定向的大体梯形 形状的接地电路焊垫。
27、 如权利要求17所述的集成电路,其进一步包括将接地电路焊垫电连接到1/0 电路焊垫的至少一个接合线。
28、 如权利要求17所述的集成电路,其中至少两个接合线电连接到单个接地电 路焊垫。
29、 如权利要求17所述的集成电路,其中所述接地电路焊垫包含垂直、水平、有角度和拐角接地电路焊垫。
30、 如权利要求17所述的集成电路,其中所述接地电路焊垫和所述1/0电路焊垫具有选自由三角形、矩形、梯形、多角形、半球形和圆形组成的群组的形状。
31、 如权利要求17所述的集成电路,其中所述接地电路焊垫和所述1/0电路焊垫 包括选自由银、金、铂、钯、铜、铝、锡和镍组成的群组的一种或一种以上金属。
32、 如权利要求17所述的集成电路封装,其进一步包括覆盖所述引线框架并隔 离所述集成电路、所述电路小片、所述接合线、所述接地电路焊垫和所述I/O电路焊 垫的模制化合物。
33、 一种方法,其包括将包括多个导电电路小片端子的集成电路电路小片安装到引线框架上的中心接 地板,且其中所述引线框架包括环绕所述中心接地板定位的多个I/O焊垫,且其中所 有所述接地电路板均电连接;形成多个导电I/0电路焊垫,每一电路焊垫定位在所述i/o焊垫中的至少一者上且与所述I/O焊垫中的至少一者电连接;在所述电路小片与所述I/O电路焊垫之间环绕所述电路小片在所述中心接地板上 形成多个导电接地电路焊垫,其中每一接地电路焊垫与所述中心接地板电连接;及将多个导电接合线电连接到所述接地电路板,每一接合线连接在电路小片端子与 I/O电路焊垫或接地电路焊垫中的至少一者之间。
34、 如权利要求33所述的方法,其进一步包括将集成电路安装在所述电路小片内与所述电路小片端子电接触。
35、 如权利要求33所述的方法,其中所述电路小片具有大体矩形周边,且其中 所述电路小片端子围绕所述电路小片周边定位。
36、 如权利要求33所述的方法,其中所述引线框架具有界定大体矩形外周边的 多个边缘,且其中所述I/0电路焊垫定位在接近于所述边缘的所述外周边内。
37、 如权利要求36所述的方法,其中所述接地电路焊垫形成在所述电路小片与 所述边缘之间围绕所述电路小片布置的大体线性阵列图案的接地电路焊垫。
38、 如权利要求36所述的方法,其中所述接地电路焊垫的每一者具有包含长尺 寸和短尺寸的大体矩形形状,且其中所述长尺寸的每一者大致正交于所述边缘中的至 少一者定向。
39、 如权利要求36所述的方法,其中所述接地电路焊垫的每一者具有包含长尺 寸和短尺寸的大体梯形形状,且其中一个或一个以上所述接地电路焊垫的所述长尺寸 相对于所述边缘中的至少一者以九十度或更小的角度定向。
40、 如权利要求39所述的方法,其中所述接地电路焊垫围绕所述电路小片形成 大体扇状图案。
41、 如权利要求33所述的方法,其中所述中心接地板具有界定大体矩形周边的 多个边缘,所述边缘的每一者结合至少一个其它边缘以形成拐角,且其中每一拐角接 近于相对于所述结合的边缘中的至少一者以九十度或更小的角度定向的大体梯形形状 的接地电路焊垫。
42、 如权利要求33所述的方法,其进一步包括将至少一个接合线电连接在接地 电路焊垫与I/O电路焊垫之间。
43、 如权利要求33所述的方法,其中将至少两个接合线连接到单个接地电路焊垫。
44、 如权利要求33所述的方法,其中所述接地电路焊垫包含垂直、水平、有角 度和拐角接地电路焊垫。
45、 如权利要求33所述的方法,其中所述接地电路焊垫和所述I/O电路焊垫具有 选自由三角形、矩形、梯形、多角形、半球形和圆形组成的群组的形状。
46、 如权利要求33所述的方法,其进一步包括至少一个导电电路迹线将所述中 心接地板连接到I/0焊垫。
全文摘要
本发明提供集成电路封装,所述集成电路封装包含引线框架,其具有环绕中心接地板且接近于所述引线框架周边定位的多个I/O焊垫;集成电路电路小片,其具有定位在所述中心接地板上的导电电路小片端子;以及定位在所述中心接地板上且与其电连接的多个接地电路焊垫。导电I/O电路焊垫在所述接地电路焊垫与所述I/O焊垫之间围绕电路小片布置,每一I/O电路焊垫电连接到所述I/O焊垫中的一者。导电接合线将一个或一个以上所述电路小片端子连接到一个或一个以上I/O电路焊垫或者一个或一个以上接地电路焊垫。在某些实施例中,本发明进一步提供经定位以啮合所述集成电路电路小片使其与所述电路小片端子电连接的集成电路。本发明还涉及封装集成电路以减少封装寄生效应的方法。
文档编号H01L23/495GK101263598SQ200680033658
公开日2008年9月10日 申请日期2006年7月14日 优先权日2005年7月18日
发明者拉克西米纳拉扬·夏尔马, 马里奥·弗朗西斯科·韦莱兹 申请人:高通股份有限公司