金属膜的薄膜沉积方法和薄膜沉积装置的利记博彩app

专利名称：金属膜的薄膜沉积方法和薄膜沉积装置的利记博彩app
技术领域：
本发明涉及在诸如半导体晶片等的被处理物体的表面中形成的凹 部的表面上有效沉积金属膜的薄膜沉积方法和薄膜沉积装置。
背景技术：
当制造半导体器件时，通常，对半导体晶片反复施以各种处理， 例如薄膜沉积处理和图案蚀刻处理等，从而制造所需器件。考虑到最 近对半导体器件的更高集成程度和进一步小型化的要求，其线宽和/或 其孔径己经越来越小。顺应这种更小的尺寸，电阻必须更小。因此， 倾向于使用铜作为布线材料和/或嵌入材料，因为铜具有较小的电阻率并且廉价(参见JP-A-2000-77365)。当使用铜作为布线材料和/或嵌入 材料时，考虑到铜材料与其下层之间的粘合性，使用钽金属(Ta)膜 或氮化钽(TaN)薄膜作为阻挡层。为了形成这种阻挡层，首先在等离子溅射装置中在晶片表面上形 成氮化钽薄膜(下文也称作"TaN薄膜")或钽薄膜(下文也称作"Ta 薄膜")作为基底层。然后，在相同的等离子溅射装置中，形成另一钽 薄膜(当基底层是Ta薄膜时，改变薄膜沉积条件)。由此，形成阻挡 层。此后，在阻挡层表面上形成由铜膜构成的薄晶种膜，并将整个晶 片表面镀铜以填充凹部。在下层布线层和上层布线层之间夹有绝缘膜的方式堆叠的情况 下，下层布线层和上层布线层以下列方式电连接。首先，在下层布线 层上形成绝缘层。然后，在绝缘层中形成连通孔，例如透孔(viahole) 和通孔(throughhole)，以在连通孔底部上露出下层布线层。此后，用 上层布线层的材料填充连通孔，并同时沉积上层布线层。如上所述， 由于根据对小型化的需求要使线宽变窄并减小孔径，所以必须采取措 施降低上层布线层和下层布线层之间的连接结构中的电阻。作为该措 施的一个实例，可以形成通孔以使其底部"嵌入"到下层布线层的预
定厚度，从而降低要"嵌入"通孔底部的嵌入材料与下层布线层之间 的接触电阻。这种结构被称作所谓的"穿通结构"。形成这种结构的方 法被称作所谓的"穿通处理"。参照图12A至12C和图13A至13E描述了穿通处理的一个实例。 图12A至12C显示了半导体晶片中形成的尚未填充的连通孔。图12A 是连通孔尚未填充的半导体晶片的平面图。图12B是沿图12A中所示 的线段A-A截取的半导体晶片的截面图。图12C是图12A中所示的半 导体晶片的透视图。图13A至13E是解释连通孔的填充步骤的图。如图12A至12C中所示，半导体晶片W例如由硅基板构成。由铜 制成的下层布线层102和由二氧化硅膜构成的绝缘层104以此顺序堆 叠在硅基板表面上。在绝缘层104表面中形成凹部105。凹部105具有 用以形成上层布线层的预定宽度的布线槽，即沟槽106。在沟槽106 的底部，部分形成穿透绝缘层104到达下层布线层102的连通孔108。 连通孔108将起到透孔或通孔的作用。连通孔108的直径Ll相当小， 例如，在大约60纳米至大约200纳米之间。沟槽106的宽度L2为， 例如，在大约60纳米至大约1000纳米之间。为了填充连通孔108和沟槽106，如图13A中所示，首先通过等 离子溅射，例如在包括沟槽106内的表面和连通孔108内的表面在内 的晶片W整个表面上形成金属膜阻挡层110，用以改进晶片表面与基 底层之间的粘合性，和用以防止铜扩散和迁移到绝缘层104中。作为 阻挡层110，主要使用包括氮化钽薄膜(TaN薄膜)和钽薄膜(Ta薄 膜)的两层结构，或包括在不同的(变化的)沉积条件下沉积的两层 钽薄膜的两层结构。然后，如图13B中所示，通过使用Ar气体作为惰性气体的等离子 蚀刻，刮削在连通孔108的底部上形成的一部分阻挡层110。进一步蚀 刻作为阻挡层IIO基底的下层布线层102，以便形成具有预定深度的刮 削(scraped)凹部112。由此，如图13C中所示，在包括刮削凹部112内表面、连通孔108 内表面和沟槽106内表面在内的整个表面上，通过例如溅射形成非常 薄的电镀晶种膜114。使用铜(Cu)膜作为晶种膜114，因为例如在随 后步骤中进行镀铜。
然后，如图13D中所示，由晶种膜114作为起点进行电镀，从而 使刮削凹部112、连通孔108和沟槽106分别被上层布线层116的材料 填满。如上所述，例如使用铜作为上层布线层116的材料。下面，如图13E中所示，通过研磨或类似方法去除上面的多余金 属材料，由此形成电连接到下层布线层102上的上层布线层116。由于在沟槽106底部中设置有诸如通孔或透孔等的连通孔108，所 以凹部105具有两层阶梯的形状的横截面。凹部105的这种形状被称 作所谓的"双嵌入式(DualDamascen)结构"。在图13B中所示的等离子蚀刻步骤中，通过在位置P1所示的角上 蚀刻而散开的阻挡层的粒子以特定方向性在某一方向上在预定角度范 围内散开。当线宽和槽宽比较宽时，这种特征不产生严重问题。但是， 由于槽宽小至大约100纳米的程度，如上所述，由于该特征而在某一 方向上散开的粒子有可能附着到相对的壁表面上以在相对的壁表面上 形成沉积突起物118。当形成沉积突起物118时，在图13C中戶A示的后 继等离子溅射步骤中，沉积突起物118产生阴影，沉积突起物118的 阴影引起所谓的遮蔽(shadowing)现象，因为溅射的粒子具有高方向 性。也就是说，晶种膜114由于沉积突起物118而不附着到阴影(shadow)部分120上。当留有其上没有附着晶种膜114的部分时， 如图13D中所示，在该部分上不合需要地产生了空隙122。图14A和14B是用于对宽度L2彼此不同的凹部105 (沟槽106) 进行比较的图。实际上，可以如图14A和14B中所示地在半导体晶片 W的表面中形成具有不同宽度L2的各种凹部5。在这种情况下，如图 14A和14B中所示，当沟槽106的纵横比不同时，从连通孔108的底 部向上看的角度9 1和0 2可以彼此不同(0 1< 0 2)，即使连通孔108 的纵横比相同(其直径L1相同)。因此，作为凹部105中的最底层而 沉积在连通孔108底部上的阻挡层110的厚度H1和H2可能彼此不同。 由于阻挡层110的厚度Hl和H2的不同，通过刮削阻挡层110而形成 的刮削凹部112的深度可能彼此不同。发明内容考虑到前述情况，作出本发明以有效解决这些问题。本发明的目
的是提供用于在被处理的物体表面中形成的凹部表面上形成金属膜的 薄膜沉积方法和薄膜沉积装置，其无论凹部的宽度如何都能够将凹部 的底部刮削到相同深度，从而始终形成具有相同深度的刮削凹部，并 且能够在凹部和刮削凹部的内部沉积具有合适状态的金属膜。本发明的发明人已经发现，当通过等离子溅射处理来沉积金属膜 时，通过适当调节处理条件，例如偏压、施加到金属耙上的直流电功 率和用于产生等离子体的电功率，以控制来自该金属靶所产生金属粒 子中的中性原子与金属粒子离子之间的比率，可以在半导体晶片的整 个表面上有效沉积优选金属膜。基于该发现，作出了本发明。本发明是金属膜的薄膜沉积方法，包括以下步骤将表面上形成 有凹部的被处理的物体放在处理容器中的载置台上；抽空处理容器以 在其中产生真空；借助来自惰性气体的等离子体而形成的等离子体，在抽空的处理容器中将金属靶离子化，以产生包括金属离子的金属粒 子；通过对放在载置台上的被处理的物体施加偏压电功率，将等离子 体和金属粒子引到(吸引到)被处理的物体，刮削凹部的底部以形成 刮削凹部，并在包括凹部内和刮削凹部内的表面在内的被处理的物体 的整个表面上沉积金属膜。根据本发明，当通过仅在凹部底部的选择性刮削以形成刮削凹部表面上形成金属^来沉积诸如^挡层等的金属层时，无论凹部的宽度 如何，始终可以形成具有相同深度的刮削凹部。由此，可以在被处理 的物体的整个表面上沉积电阻显著优异的优选金属膜。例如，沉积金属膜的步骤优选地包括第一薄膜沉积步骤，其中 设定条件以使金属膜在除凹部以外的被处理的物体表面上的薄膜沉积 量基本等于惰性气体(基于惰性气体)的等离子体的蚀刻量；以及第 二薄膜沉积步骤，其中设定条件以使金属膜在除凹部以外的被处理的 物体表面上的薄膜沉积量略大于惰性气体(基于惰性气体)的等离子 体的蚀刻量。可替代地，沉积金属膜的步骤优选地包括第一薄膜沉积步骤， 其中设定条件以使金属膜在除凹部以外的被处理的物体表面上的薄膜^:积量基本等于惰性气体的等离子体的蚀刻量；以及辅助薄膜沉积步
骤，其中设定条件以便在除凹部以外的被处理的物体表面不被惰性气 体的等离子体蚀刻的范围内，吸引尽可能多的金属粒子。可替代地，沉积金属膜的步骤优选地包括第二薄膜沉积步骤，其 中设定条件以使金属膜在除凹部以外的被处理的物体表面上的薄膜沉 积量略大于惰性气体的等离子体的蚀刻量。此外，例如，通过至少控制用于产生等离子体的电功率、施加到 金属靶上的直流电功率和偏压电功率中的一项或多项，设定沉积金属 膜的步骤的条件。在这种情况下，优选的是，将用于产生等离子体的电功率控制在500~6000瓦特的范围内，将直流电功率控制在100 12000瓦特范围内； 并将偏压电功率控制在100~2000瓦特范围内。此外，优选地，在沉积金属膜的步骤之前进行形成基底膜的基底 膜形成步骤。在这种情况下，优选地，形成包括基底膜和金属膜的具有两层结 构的阻挡层。在这种情况下，例如，基底膜是TaN薄膜，金属膜是Ta薄膜。可 替代地，基底膜是Ta薄膜，金属膜是在与基底膜不同的薄膜沉积条件 下沉积的另一Ta薄膜。另外，例如，凹部具有起到透孔或通孔作用的连通孔，由此凹部 具有两层阶梯的形状。可替代地，凹部是充当透孔或通孔的连通孔。此外，本发明是薄膜沉积装置，包括能够抽空以在其中产生真 空的处理容器；位于该处理容器中的载置台，用于在其上放置被处理 的物体，在该被处理的物体表面上形成有凹部；用于将至少包括惰性 气体的预定气体引入处理容器的气体引入单元；借助用于产生等离子 体的电功率，在处理容器中产生惰性气体等离子体的等离子体发生源； 金属靶，对其施加直流电功率，该金属耙被置于处理容器中，并被等 离子体离子化；用于向载置台供应预定偏压电功率的偏压电源；和用 于至少控制偏压电源，从而通过刮削被处理的物体中的凹部的底部来 至少形成刮削凹部，和在包括凹部内和刮削凹部内的表面在内的被处 理的物休的整个表面上形成金属膜的装置控制单元。根据本发明，当通过选择性地仅刮削凹部底部来形成刮削凹部和
通过在包括凹部内和刮削凹部内的表面在内的被处理的物体的整个表 面上形成金属膜来沉积诸如阻挡层等的金属层时，无论凹部的宽度如 何，始终可以形成具有相同深度的刮削凹部。由此，例如可以在被处 理的物体的整个表面上沉积电阻显著优异的优选的金属膜。例如，装置控制单元以至少控制偏压电源以进行如下第一薄膜沉 积步骤和第二薄膜沉积步骤，在第一薄膜沉积步骤中，设定条件以使 金属膜在除凹部以外的被处理的物体表面上的薄膜沉积量基本等于惰 性气体的等离子体的蚀刻量，在第二薄膜沉积步骤中，设定条件以使 金属膜在除凹部以外的被处理的物体表面上的薄膜沉积量略大于惰性 气体的等离子体的蚀刻量。可替代地，装置控制单元至少控制偏压电源以进行如下第一薄膜 沉积步骤和辅助薄膜沉积步骤，在第一薄膜沉积步骤中，设定条件以 使金属膜在除凹部以外的被处理的物体表面上的薄膜沉积量基本等于 惰性气体的等离子体的蚀刻量，在辅助薄膜沉积步骤中，设定条件以 在除凹部以外的被处理的物体表面不被惰性气体的等离子体蚀刻的范 围内吸引尽可能多的金属粒子。可替代地，装置控制单元至少控制偏压电源以进行第二薄膜沉积 步骤，在第二薄膜沉积步骤中，设定条件以使金属膜在除凹部以外的 被处理的物体表面上的薄膜沉积量略大于惰性气体的等离子体的蚀刻里O另外，优选的是，装置控制单元至少控制用于生成等离子体的电 功率、施加到金属耙上的直流电功率和偏压电功率中的一项'或多项。此外，本发明是存储计算机程序以使计算机执行控制薄膜沉积装 置的控制方法的存储介质，薄膜沉积装置包括能够抽空以在其中产 生真空的处理容器；位于该处理容器中的载置台，用于在其上放置被 处理的物体，在该物体表面上形成有凹部；用于将至少包括惰性气体 的预定气体引入处理容器的气体引入单元；借助用于生成等离子体的 电功率，在处理容器中产生惰性气体等离子体的等离子体发生源；金 属靶，对其施加直流电功率，该金属靶被置于处理容器中，并被等离 子体离子化；用于向载置台供应预定偏压电功率的偏压电源；其中该 控制方法至少控制偏压电源以通过刮削被处理的物体中的凹部的底部 来至少形成刮削凹部，和在包括凹部内和刮削凹部内的表面在内的被 处理的物体的整个表面上形成金属膜。


图1是根据本发明的一个实施例的薄膜沉积装置的示意性截面图; 图2是显示溅射蚀刻的角度依赖性的图；图3是显示偏压电功率与晶片上表面上的薄膜沉积量之间的关系 的图；图4A至4G显示了用于解释根据本发明的第一实施例的方法的流 程图；图5A至5F显示了用于解释根据本发明的第二实施例的方法的流 程图；图6A是显示通过传统方法形成的刮削凹部的电子显微图，图6B 是显示通过本发明的方法形成的刮削凹部的电子显微图；图7是显示凹部(包括连通孔)的纵横比和在凹部底部上的铜蚀 刻速率之间的关系的图；图8是刮削凹部的放大截面图；图9是显示Ta薄膜和Cu材料的蚀刻速率对于偏压电功率的依赖 性的实例的图；图10A至10F显示了用于解释根据本发明的第三实施例的方法的 流程图；图11A至11G显示了用于解释根据本发明的第四实施例的方法的 流程图；图12A至12C是显示在半导体晶片中形成的连通孔的图，连通孔 尚未被填充；图13A至13E是用于解释连通孔的填充步骤的图；以及 图14A和14B是用于比较宽度彼此不同的凹部(沟槽)的图。
具体实施方式
下面参照附图详细描述本发明的实施例。图1是根据本发明的一个实施例的薄膜沉积装置的示意性截面图。
本发明的薄膜沉积装置是ICP(电感耦合等离子体)型等离子溅射装置。 如图1中所示，薄膜沉积装置32包括由例如铝制成的圆柱形处理容器 34。该处理容器34接地。在处理容器34的底部36中设置出口 38。出 口 38经由节流阀40连接到真空泵42上，由此可以抽空处理容器34 的内部以在其中产生真空。在处理容器34内放置由例如铝制成的圆盘状载置台44。在载置台 44的上表面上放置静电卡盘46。可以根据需要对静电卡盘46施加用 于吸引的直流电压。由此，可以将作为被处理的物体的半导体晶片W 吸引和保持在静电卡盘46上。载置台44用从载置台44下表面的中部 向下伸出的支柱48支撑。穿过处理容器34的底部36的支柱48的下 部可以通过升降装置(未显示)上下运动。由此，载置台44本身可以 垂直运动。围绕支柱48设置可伸长的金属波纹管50。金属波纹管50的上端 密封连接到载置台44的下表面上，金属波纹管50的下端密封地接合 到底部36的上表面。由此，载置台44可以垂直运动，而处理容器34 的内部可以保持密封。载置台44配备有冷却晶片W的冷媒所流经的 冷媒循环通路52。经由支柱48中的通道(未显示)供应和排出冷媒。多个，例如三个支承销54 (显示了两个支承销54)从处理容器34 的下表面36向上突起。在载置台44中形成与支承销54分别对应的销 插孔56。由此，当载置台44下降时，晶片W可以落在穿过销插孔56 的支承销54的上端上。因此，晶片W可以在支承销54和未显示的从 外部进入的传送臂(transfer arm)之间传送。在处理容器34的下方侧 壁中设置能够打开和封闭以使传送臂进入处理容器34的门阀58。经由布线60连接到载置台44上的静电卡盘46上的是由能够产生 例如13.56 MHz射频的射频电源构成的偏压电源62。由此，可以向载 置台44施加预定偏压电功率。偏压电源62可以根据需要控制其输出 的偏压电功率。在处理容器34的顶部，通过密封部件66，例如O-环，密封安装 由诸如氮化铝等的介电材料构成的并且可透过射频的透过板64。通过 从作为等离子气体的Ar气体生成等离子体来产生等离子体的等离子体 发生源70被布置在透过板64的与处理容器34中的处理空间68相反 的一侧上。具体而言，等离子体发生源70包括位于透过板64附近的 感应线圈部分72，和连接到感应线圈72上的用于产生例如13.56MHz 的射频以产生(生成)等离子体的射频电源74。由此，射频可以通过 透过板64被引入处理空间68。可以根据需要控制从射频电源74输出 的等离子电功率。可以使用另一惰性气体来代替Ar，例如使用He和 Ne作为等离子气体。将由例如铝制成的挡板76直接布置于透过板64下方，以使引入 处理空间68的射频扩散。在挡板76下方放置例如围绕处理空间68的 上侧部的具有向内倾斜的截面的环形(截顶圆锥壳形)金属靶78。将 可变直流电源80连接到金属靶78上。可以根据需要控制从可变直流 电源80输出的直流电功率。金属靶78由例如钽金属和/或铜制成。这 些金属作为金属原子或金属原子团被等离子体中的Ar离子溅射，同时 在金属通过等离子体时将大量的这些金属离子化。在金属靶78下方设置由例如铝制成的圆柱形保护盖82以围绕处 理空间68。保护盖82接地。保护盖82的底部向内弯曲以接近载置台 44的侧部。在处理容器34的底部36中设置气体入口 84作为将所需气 体引入处理容器34的气体引入单元。从气体入口 84通过包括气体流 速控制器、阀等的气体控制单元86来供应诸如Ar气体等的等离子气体，和诸如N2气体等的另一所需气体。薄膜沉积装置32的各个元件连接到由例如计算机构成的装置控制 单元88上以受到装置控制单元88的控制。更具体地，装置控制单元 88控制偏压电源62、用于产生等离子体的射频电源74、可变直流电源 80、气体控制单元86、节流阀40、真空泵42等等的操作。特别地， 当沉积金属膜时，进行下列控制。首先，真空泵42在装置控制单元88的控制下运行以抽空处理容 器34。然后，将Ar气体供入抽空的处理容器34，同时运行气体控制 单元86。此外，控制节流阀40以使处理容器34的内部保持预定真空 程度。此后，经由可变直流电源80对金属靶78施加直流电功率，并 经由射频电源74向感应线圈部分72施加射频电功率(等离子电功率)。另一方面，装置控制单元88向偏压电源62发出向载置台44施加 预定偏压电功率的命令。在已经如上所述控制的处理容器34中，通过
已经施加到感应线圈部分72上以产生氩离子的等离子电功率，来产生 氩等离子体。氩离子碰撞金属靶78,由此溅射金属靶78以释放出金属 粒子。作为金属粒子从金属靶78释放出来的多数金属原子和/或金属原 子团在穿过等离子体时被离子化。金属粒子(金属原子和/或金属原子 团)向下散开，其中离子化的金属离子和电中性金属原子混在一起。 随后，金属离子特别地受到施加到载置台44上的偏压电功率吸引并作 为对晶片W具有高方向性的金属离子沉积在晶片W上。如下所述，装置控制单元88能够通过对偏压电源62发送例如输 出大电功率的命令，来使等离子体中的Ar离子被吸向载置台44。因此， 可以同吋进行薄膜沉积和溅射蚀刻。通过装置控制单元88根据预先制定的程序来控制该装置的各个元 件，以便在预定条件下进行沉积金属膜的步骤。将包括各种控制操作 命令的程序存储在存储介质90，例如软盘(注册商标)(FD)、光盘(注 册商标)(CD)、和闪存中。根据该程序，控制各个元件以便在预定条 件下进行沉积金属膜的步骤。接着，下面描述通过如上构造的薄膜沉积装置32进行的本发明的 薄膜沉积方法。图2是显示溅射蚀刻的角度依赖性的图。图3是显示偏压电功率 与在晶片上表面上的薄膜沉积量之间的关系的图。图4A至4G显示了 用于解释根据本发明的第一实施例的方法的流程图。本发明的特征在于，当在一系列薄膜沉积处理的某个步骤中借助 等离子体通过溅射薄膜沉积处理形成金属膜时，适当地控制偏压电功 率、直流电功率、等离子电功率等的值，从而同时通过金属离子的吸 引进行薄膜沉积和通过等离子气体(Ar离子)进行溅射蚀刻，并从而 设定可以刮削半导体晶片中形成的凹部中的最底层的底部的状态，从 而刮削凹部中的最底层的底部以形成刮削凹部，并在凹部和刮削凹部 的表面上沉积金属膜。具体而言，设定此步骤中偏压电功率的值，以 使得在晶片的朝向金属靶78的表面上，即图1中所示的晶片的上表面 上，通过金属离子的吸引进行的薄膜沉积的速率和通过等离子气体 (Ar+)进行的溅射蚀刻的蚀刻速率基本彼此相等。
下面更详细描述这一点。首先，在不考虑薄膜沉积量的情况下，研究通过等离子气体进行 溅射蚀刻的蚀刻速率的特性。被溅射的表面的角度与其蚀刻速率之间的关系显示在图2中。被溅射的表面的角度是通过被溅射表面的法线 和溅射气体(Ar离子Arf)的入射方向(图1中的向下方向)确定 的角度。例如，在晶片上表面处和在凹部5的底部处，角度为"0度" (参见图12)，并且在凹部的侧壁处，角度为"卯度"。从图2中可以清楚地看到，晶片上表而(被溅射表面的角度=0 度)被溅射至一定程度，而凹部的侧壁(被溅射表面的角度=卯度) 很少被溅射蚀刻。同时，凹部的开孔的拐角部分(被溅射表面的角度 =大约40度至大约80度)被溅射蚀刻至显著程度。在如图1中所示由ICP型溅射装置构成的薄膜沉积装置中，对晶 片W施加的偏压电功率与晶片上表面(而非凹部的侧壁)上沉积的薄 膜沉积量之间的关系显示在图3中。也就是说，使用某一等离子电功 率和某一直流电功率(被施加到金属靶78上的)，当偏压电功率不是 很大时，可以通过在此后吸引金属离子和中性金属原子来获得大的薄 膜沉积量，但当偏压电功率增加时，晶片表面趋于被作为等离子气体 的氩离子溅射得越来越多，偏压电功率使该等离子气体加速(参见图 2)，由此先前沉积的金属膜被蚀刻。自然地，随着偏压电功率的增加， 这种蚀刻作用变强。由此，当通过在其后吸引金属离子和中性金属原 子而产生的薄膜沉积的速率和通过等离子气体的离子进行溅射蚀刻的 蚀刻速率彼此相等吋，薄膜沉积和蚀刻相抵，由此在晶片上表面上的 薄膜沉积量为"零"。在图3中，这种状况的条件对应于位置XI (偏 压电功率350W)。图3中用实线表示的偏压电功率和薄膜沉积量应 该仅被视为实例。通过控制等离子电功率和直流电功率，可以如图3 中的两个点划虚线所示地改变特性曲线。在这种类型的溅射装置中， 一般操作条件的值通常包括在区域A1 中。也就是说，在该区域中，可以在偏压电功率不是很大的情况下提 高薄膜沉积量(薄膜沉积速率)。换言之，在该区域中，当薄膜沉积量 与在偏压电功率为零(没有被惰性气体的等离子体蚀刻)的情况下基 本相同时，吸引的金属离子量最大，即吸引最大量的金属粒子。由此，
在此区域中，甚至可以在一定程度上在凹部的底部上沉积薄膜。另一方面，在根据本发明形成金属膜的步骤中，所选值在通过被 吸引的金属离子以及中性金属原子进行的薄膜沉积和通过等离子气体进行的溅射蚀刻同时发生的区域中。更特别地，所选值在区域A2中， 在该区域中，在晶片上表面上，通过被吸引的金属离子以及中性金属 原子产生的薄膜沉积速率和通过等离子气体产生的溅射蚀刻速率基本 彼此相等。在此，"基本相等"不仅包括晶片上表面上的薄膜沉积量为 "零"的情况，还包括沉积的薄膜厚度与在区域Al的条件下沉积的薄 膜厚度相比小至3/10的情况。在理解上述现象的基础上，下面更详细地描述本方法。 首先，将晶片W经由处理容器34的门阀58装入能够被抽空的处 理容器34中，同时载置台44静止于被降下的位置。使晶片W支撑在 支承销54上。然后，使载置台44从这种状态开始上升，从而将晶片 W搬送到载置台44的上表面。通过静电卡盘46将晶片W吸在载置台 44的上表面上。在晶片W被置于载置台44上并被固定地吸在其上时，开始薄膜 沉积处理。在装入载晶片W之前，已经在先前的步骤中在晶片W上 表面上形成了凹部5 (参见图4A)，这与参照图12B描述的处理类似。 也就是说，在由Cii制成的下层布线层2上形成绝缘层4，并在绝缘层 4中形成凹部5。凹部5具有用于形成上层布线层的具有预定宽度的布 线槽，即沟槽6。在沟槽6的底部的一部分中，形成连通孔8，连通孔 8穿透绝缘层4到达下层布线层2。由此，凹部5整体上具有两层阶梯 的形状。连通孔8起到透孔和通孔的作用。在处理容器34内部被抽空至预定气压后，对等离子体发生源70 的感应线圈部分72施加等离子电功率，并从偏压电源62对载置台44 的静电卡盘46施加预定偏压电功率。此外，从可变直流电源80对金 属靶78施加预定直流电功率。然后，薄膜沉积处理开始。在此实施例 中，使用钽作为金属靶78。具体而言，如图4B中所示，首先进行形成基底膜10A的基底膜 形成步骤。为了形成TaN薄膜，从气体入口84向处理容器34供应等 离子气体，例如Ar气体、N2气体，作为氮化气体。由此，如图4B中
所示，不仅在晶片W的上表面上，还在凹部5的侧壁和底表面上基本 均匀地形成TaN薄膜作为基底膜IOA。在此步骤中偏压电功率的值在 图3中所示的区域Al内，这与传统的普通薄膜沉积条件相同。具体而 言，偏压电功率为大约100W (瓦特)。在如上所述完成基底膜10A的形成后，进行金属膜形成步骤以形 成Ta薄膜作为金属膜，该步骤是本发明的特征。也就是说，在金属膜 形成步骤中，提高偏压电功率以使用图3中所示的区域A2中的条件。 此实施例中的金属膜形成步骤包括第一薄膜沉积步骤，在该步骤中 设定条件以使在除凹部5以外的晶片W表面上通过金属粒子沉积的薄 膜量与通过惰性气体的等离子体蚀刻的量基本彼此相等；和第二薄膜 沉积步骤，在该步骤中设定条件以使在除凹部5以外的晶片W表面上， 通过金属粒子沉积的薄膜量略大于被惰性气体的等离子体蚀刻的量。首先，在第一薄膜沉积步骤中，在图3中所示的位置X1处设定偏 压电功率以使晶片上表面上的薄膜沉积量为"零"。具体而言，此步骤 中的偏压电功率为350W。此时，停止从气体入口 84供应N2气体，并 仅供应Ar气体。由此，如图4C中所示，刮削凹部5中的最底层的底 部(相当于连通孔8)，即，刮削由Cu制成的布线层2的上表面，从 而在其中形成刮削凹部12。同时，在其它表面，即晶片W的上表面和 晶片W的中心的阶段状的表面上几乎不形成薄膜。其原因如下。也就是说，如上所述通过将偏压电功率值设定在区 域A2内，更特别地设置在图3中所示的位置XI处，在晶片W的上 表面上，通过被吸引的金属离子以及中性金属原子进行的薄膜沉积的 速率和通过等离子气体(AH")进行的溅射蚀刻的蚀刻速率变得彼此基 本相等。由此，金属膜的薄膜沉积量几乎变为零。相反，由于在凹部5 的连通孔8的底部上，蚀刻速率大于薄膜沉积速率，所以连通孔8的 底部被刮削。如下参照晶片单位面积在原子水平上描述这些情况。<晶片上表面> i:Ta+5:Ta+=2:Ar+<连通孔8的底部>在此，Ta是指中性金属原子，Ta+是指金属离子。Ta原子和Ta+离 子对金属膜的沉积都有贡献。另一方面，Ar+是指对蚀刻有贡献的Ar 离子。Ta原子和Ta+离子均充分到达晶片上表面，并且Ar+离子也充分 到达此处。结果，薄膜沉积量变成"零"(抵消)。另一方面，由于连通孔8的直径相当小，分别具有高方向性的丁3+ 离子和Ar+离子可以到达连通孔8的底部，但是方向性差的作为中性金 属原子的Ta原子难以到达此处。结果，连通孔8的底部被刮削的量与 不能到达此处的Ta原子的量相等，另外，不能到达此处的Ta原子对 薄膜沉积会有贡献。可以通过改变第一薄膜沉积步骤的处理持续时间， 来控制连通孔8的底部的刮削量。为了简化描述，假设一个Ta或一个 Ta+通过一个Ar+的碰撞而从沉积膜上飞出(被蚀刻)。在第一薄膜沉积步骤完成后，继续进行第二薄膜沉积步骤。在第 二薄膜沉积步骤中，在区域A2屮与位置X1不同的位置，例如在位置 A3，设定偏压电功率，从而以远远小于偏压电功率值被设定在区域A1 中时的薄膜沉积速率的薄膜沉积速率来形成微小厚度的金属膜。由此， 如图4D中所示，Ta膜10B作为金属膜被沉积在除连通孔8以外的底 部的整个晶片表面上，即，凹部5内的表面(包括连通孔8的侧表面)。 在这种情况下，在连通孔8的底部上，蚀刻速率也大于薄膜沉积速率， 其原因如上所述，没有Ta膜附着到其上，且连通孔8的底部进一步被 刮削。由此，刮削凹部12的凹陷形状被进一步扩大。也就是说，在晶 片上表面上，"2Ta+STa+:2Ar+"，而在连通孔8的底部，"STa+〈 2Ar+"。底部上的蚀刻速率小于第一薄膜沉积步骤的蚀刻速率，因为 对薄膜沉积有贡献的金属粒子的量被设定为大于溅射离子的量，从而 在晶片上表面上略微沉积薄膜。如上所述，关于形成刮削凹部的步骤，在晶片表面上的薄膜沉积 量和溅射蚀刻量在第一薄膜沉积步骤中彼此相等。由此，即使在图4C 中所示的处理完成之后，图4B中所示的基底膜10A的厚度保持不变。 因此，无论刮削凹部的孔的深度如何，图4B中所示的基底膜10A的 厚度为，在晶片表面上例如3.5纳米，和在连通孔8的底部上例如1.0 纳米。这些值是优选值以提供极薄的薄膜，即，优选的是不超过10纳 米，更优选的是不超过5纳米。相反，在形成刮削凹部的传统步骤中，图13A中所示的阻挡层110
的厚度取决于刮削凹部的孔的深度。当刮削凹部的深度为大约50纳米 时，阻挡层110必须在晶片表面上具有大约60纳米的厚度。这是因为， 在图13B中所示的Ar蚀刻处理中，晶片表面是同时被蚀刻的。当在晶 片表面上形成厚度60纳米的阻挡层时，不可避免地在连通孔底部上形 P戈厚度大约10纳米至20纳米的阻挡层。在这种情况下，在蚀刻步骤 中(参见图13B),最初不形成刮削凹部，而是仅蚀刻阻挡层。如下所 述，当形成刮削凹部时，这引起由铜制成的下层布线层2的蚀刻速率 的降低。在此实施例中，设定处理条件以使整个第一薄膜沉积步骤和第二 薄膜沉积步骤中晶片表面上的薄膜沉积量基本为零。由此，不可能在 凹部的侧表面上产生沉积突起物18，己经参照图13B描述了这种状况。 此外，由于可以在连通孔底部上获得非常薄的基底膜，所以此实施例 中的刮削凹部12的深度可以在晶片平面内达到基本均一，无论每一凹 部的宽度L2如何。如上所述，通过形成由Ta薄膜制成的金属膜IOB，形成阻挡层10， 在阻挡层10中堆叠有TaN薄膜和Ta薄膜。然后，将晶片W装入薄膜 沉积装置中，该薄膜沉积装置除了其金属靶不是由钽制成而是由铜制 成的以外，具有与图l所示的薄膜沉积装置相同的结构。在此装置中， 等离子电功率的值被设定在图3中所示的区域A1中。然后，在与传统 条件相同的条件下，如图4E中所示，不仅在晶片上表面上还在凹部5 的侧壁和底部上形成由铜制成的薄晶种膜14。带有^^金属靶的薄膜沉积装置优选地经由能够被抽空的转移室连 接到设置有钽金属靶的薄膜沉积装置。在这种情况下，半导体晶片W 可以在真空环境中在薄膜沉积装置之间转移，而不会暴露于大气中。在己经形成晶种膜14后，将晶片W从薄膜沉积装置中取出，然 后施以通常的电镀处理。由此，如图4F中所示，凹部5完全被布线层 16的铜材茅斗填满，随后，如图4G中所示，通过研磨去除晶片上表面上的不必要部分。 由此，上层布线层16的形成完成。如上所述，在此实施例中，通过适当选择诸如阻挡膜等的金属膜 被沉积时的处理条件，可以在被处理的物体(晶片W)的整个表面上
(包括凹部5内的表面)形成金属膜，同时仅选择性地刮削凹部5的 最底层的底部。特别地，无论凹部5的宽度如何，底部都可以被刮削 至相同深度，由此可以始终形成具有相同深度的刮削凹部。对金属膜形成步骤(第一和第二薄膜沉积步骤)设定的条件，艮P， 能够实现图3中所示的区域A2中的状况的设定条件，如下。等离子电功率500-6000W直流电功率100~12000W偏压电功率100-2000 W实际上，如上所述，通过适当设定这三个条件，实现区域A2中的 设定条件(操作点)。当条件被设定在A2以外的区域中时，不可能充 分形成刮削凹部12,因此不能形成所谓的穿通结构。其它处理条件如下。也就是说，Ar气体的流速为大约50 sccm至 大约1000 sccm，处理压力为大约0.001 Torr (0.1 Pa)至大约0.1 Toit (13.3 Pa)。至于形成基底膜的步骤，已经描述了形成TaN薄膜作为基底膜 IOA。但是，代替它的是，可以形成Ta薄膜作为基底膜IOA。在这种 情况下，由于在充当基底膜10A的Ta薄胰上形成Ta薄膜IOB，阻挡 层10具有两层结构，其中在不同薄膜沉积条件下沉积的两层Ta薄膜 堆叠在一起。在上述实施例中，在图4C中所示的步骤中，尽管操作点被设定在 图3所示的位置X1，以形成刮削凹部12而不沉积Ta薄膜，但本发明 不限于此。例如，第二实施例也是可行的，在第二实施例中，省略图 4A至4G的流程图中图4C中所示的步骤，由此图4B中所示的步骤直 接前进到图4D中所示的步骤，以形成刮削凹部12并同时沉积Ta薄膜 IOB。也就是说，在第二实施例中，图4D中所示的第二薄膜沉积步骤 在图4B中所示的步骤完成后立即进行，而不进行图4C中所示的第一 薄膜沉积步骤。图5A至5F显示了用于解释根据本发明的第二实施例的方法的流 程图。在图5A至5F中，与图4A至4G中所示相同的元件用相同的附 图标记表示。图5A和5B分别对应于图4A和4B。图5C至5F分别对 应于图4D至4G。在此实施例中，图5B中所示的TaN薄膜沉积步骤 直接前进到图5C中所示的第二薄膜沉积步骤，而不进行第一薄膜沉积 步骤。在此情况下，由于不执行第一薄膜沉积步骤，刮削凹部12的深 度降低。但是，由于省略了第一薄膜沉积步骤，处理持续时间可以被 縮短。对根据本发明的方法和传统方法形成的刮削凹部进行评价。下面 描述评价结果。图6A是显示通过传统方法形成的刮削凹部的电子显微图，图6B 是显示通过本发明方法形成的刮削凹部的电子显微图。为了便于理解， 分别在电子显微图上添加了示意图。在此，不评价两层阶梯的凹部而 是评价单层阶梯的凹部。在如图6A中所示的传统方法的情况下，在凹部5的上方开孔中形 成了不合需要的沉积突起物18。另一方面，在如图6B中所示的本发 明的方法的情况下，经证实，在凹部5的上方开孔中没有形成沉积突 起物18,并且可以形成处于良好状态的刮削凹部12。接下来，对在凹部5的底部形成的刮削凹部12的纵横比的依赖性 进行评价。下面描述评价结果。图7是显示凹部(包括连通孔)的纵横比和凹部底部上的铜蚀刻 速率之间的关系的图。在该试验中，不评价两层阶梯状的凹部而是评 价单层阶梯状的凹部。在图7中，符号A显示了根据传统方法的关系 图，符号B显示了根据本发明方法的关系图。具体而言，在根据传统方法的试验中，在具有各种纵横比的多个 凹部的晶片表面上，阻挡层被等离子溅射大约60纳米，然后进行Ar 蚀刻预定的持续时间。测量由此形成的刮削凹部的深度，以获得铜蚀 刻速率。同时，在根据本发明的方法的试验中，在具有各种纵横比的 多个凹部的晶片表面上，基底膜被等离子溅射大约4纳米，且第一薄 膜沉积步骤(参见图4C)——该步骤是本发明的特征~~iS行的持续 时间与传统方法相同。测量由此形成的刮削凹部的深度，以获得铜蚀 刻速率。如图7中清楚地显示的，在特性A和B中，当纵横比小B寸，与较 大的纵横比相比，在凹部底部上沉积较大量的薄膜。这样，铜蚀刻速 率降低。在符号A所示的传统方法的情况下，可以理解的是，铜蚀刻
速率随着纵横比的升高而改变。换言之，刮削凹部12的深度随着纵横 比的变化而改变，这并不是优选的。另一方面，在特性B所示的本发 明的情况下，可以理解，尽管在纵横比不大于2时铜蚀刻速率的变化 很大，但当纵横比不小于2时，铜蚀刻速率基本恒定。普通凹部5具有不小于2的纵横比。因此，根据本发明，经证实， 可以获得优选结果，因为无论纵横比如何，都可以使刮削凹部12的深 度基本均一。由于刮削凹部12的深度不受凹部5的阴影的影响，所以 无论每个凹部的宽度如何，都可以可靠地形成具有相同深度的刮削凹 部。在上述实施例中，尽管在图4D中所示的步骤中形成Ta薄膜IOB， 随后在图4E中所示的步骤中形成晶种膜14，但本发明不限于此。例如， 可以在上述步骤之间插入通过诸如Ar气体的惰性气体进行的蚀刻步 骤，由此改进刮削凹部12的截面形状。图8显示了改进的横截面积的 一个实例。图8是刮削凹部12的放大截面图。在图8所示的该实例中， 在图4D中所示的形成Ta薄膜10B的步骤后，进行使用Ar气体的等 离子蚀刻步骤，以进一步扩大刮削凹部12的底部，以使刮削凹部12 具有倒置梯形的截面形状。由此，凹部12和其中填充的材料之间的接 触面积和粘合程度得到了改进，由此降低了它们之间的接触电阻。在 这种情况下，必须仅刮削作为布线层2的Cu材料，而不刮削Ta薄膜 IOB。这种操作可以通过调节偏压电功率来实现。图9是显示Ta薄膜和Cu材料的蚀刻速率对偏压电功率的依赖性 的一个实例的图。从图9中可以看到，当偏压电功率变得不小于40瓦 特时，Qi材料的蚀刻开始，并且当偏压电功率变得不小于100瓦特时， Ta薄膜的蚀刻开始。由此，在如图9中所示的情况下，可以证实，通 过将偏压电功率值设定在区域Y内，仅选择性地蚀刻Cu材料，而不 刮削Ta薄膜，其中在区域Y中，偏压电功率的范围是从40瓦特至100 瓦特。图9中所示的特性直线可以根据等离子电功率的值等在左右方 向移动，区域Y可以据此在左右方向移动。可以釆用以下方式作为第三实施例。也就是说，尽管在第一实施 例中，图4C中所示的第一薄膜沉积步骤和图4D中所示的第二薄膜沉 积步骤依序进行，在第三实施例中，在图4C中所示的第一薄膜沉积步
骤后立即进行图4E中所示的步骤，而不进行图4D中所示的第二薄膜 沉积步骤。图IOA至10F显示了用于解释本发明的第三实施例中的方法的流 程图。在图10A至10F中，与图4A至4G中所示相同的元件用相同的 附图标记表示。图10A至10C分别对应于图4A至4C。图10D至10F 分别对应于图4E至4G。在此实施例中，由于图10C中所示的第一薄膜沉积步骤后直接前 进到图IOD中所示的形成晶种膜14的步骤，所以阻挡层10看上去是 由单层结构构成的，其包括由TaN薄膜构成的基底层IOA。但是，在 图IO( 中所示的步骤中，实际上在沟槽6的侧壁上和/或在连通孔8的 侧壁上沉积的是非常薄的Ta膜(未显示)。这是因为，如图2中所示， 尽管侧壁几乎不被溅射蚀刻，但Ta"Ta+沉积在侧壁上，尽管其量非常 微小。因此，在此实施例中，阻挡层10具有两层结构，包括由TaN薄 膜构成的基底膜10和在基底膜10上部分地微量地形成的Ta薄膜(未 显示)。因此，当在随后步骤中在阻挡层10上形成由Cu制成的晶种膜 14时，可以保持阻挡层10与晶种膜14之间的紧密接触(高粘合性)。在此实施例中，由于省略了图4D中所示的第二薄膜沉积步骤，可 以縮短处理持续时间。在第三实施例中，尽管使用TaN薄膜作为基底膜IOA，但本发明 不限于此。可替代地，可以使用Ta薄膜作为基底膜10A，其也充当阻 挡层IO。在这种情况下，阻挡层10具有Ta薄膜的单层结构。当在随 后步骤中在由Ta薄膜构成的阻挡层10上形成由Cu制成的晶种膜14 时，可以保持阻挡层10与晶种膜14之间的紧密接触。另外，可以使用下列方式作为第四实施例。也就是说，在第一实 施例中，在图4D中所示的第二薄膜沉积步骤中，设定条件以通过将偏 压电功率值设定在图3中所示的区域A3内，使通过金属粒子产生的薄 膜沉积量略大于被惰性气体的等离子体蚀刻的量。但是，在第四实施 例中，进行辅助薄膜沉积步骤，在该步骤中设定条件，以通过将偏压 电功率值设定在区域Al内，在基本不被惰性气体的等离子体蚀刻的范 围内吸引尽可能多的金属离子。图IIA至IIG显示了用于解释本发明的第四实施例中的方法的流程图。应注意，由于区域A1中的薄膜沉积速率明显大于另一区域，所以 辅助薄膜沉积步骤优选地进行非常短的时间，以尽可能降低要沉积的 Ta薄膜的膜厚。由于在区域A1内的条件下的Ta薄膜沉积，不仅在晶 片的上表面和凹部的侧表面上，还在刮削凹部12的底部上沉积了少量 Ta薄膜10B。在这种情况下，设定该步骤的处理持续时间，以使沉积 在刮削凹部12底部上的薄膜的膜厚H2通常为大约1纳米，或最大不 大于3纳米。其原因在于，为了在降低其电阻的同时保持Ta薄膜与下 层之间的紧密接触，降低电阻大于铜的Ta薄膜的厚度。在图11D中所示的辅助薄膜沉积步骤中，由于使用图3中所示的 区域A1作为操作点，所以使用的偏压较低，从而抑制离子的吸引。由 此，不溅射晶片表面，由此防止晶片被溅射损坏。如上所述，由于刮削凹部12的底部上的Ta薄膜的膜厚H2为大约 l纳米(最大大约3纳米)，所以可以限制对该部分上的电阻的反面作 用，并几乎不会降低Ta薄膜与下方Cu层之间的粘合性，以保持它们 之间的紧密接触。换言之，由于Ta薄膜的厚度H2非常薄，可以改进 与基底铜布线层2的粘合性，同时可以限制该部分的电阻。在各个实施例中，在凹部5的一部分中形成连通孔8。也就是说， 已经描述了两层阶梯形状的凹部5。但是，本发明不限于此。例如，本 发明可用于单层阶梯状的凹部，其中凹部5本身充当连通孔8，诸如通 孔和透孔。此外，无需特别说明，各个实施例中的上述数值仅作为例子，本 发明不限于此。此外，在上述各个实施例中，尽管作为阻挡层/晶种层 的分层结构，已经描述了 TaN/Ta/Cu和Ta/Ta/Cu的分层结构，本发明 不限于这种类型的分层结构。例如，本发明自然可应用于TiN/Ti/Cu分 层结构、TaN/Ru/Cu分层结构、Ti/Cu分层结构，和TiN/Ti/Ru、 Ti/Ru、 TaN/Ru和TaN/Ta/Ru的其它分层结构。射频电源的频率不限于13.56 MHz，诸如27.0 MHz的其它频率也 是可行的。用于等离子体的惰性气体不限于Ar气体，也可以是其它惰 性气体，诸如，He和Ne。此外，己经作为被处理的物体的实例描述了半导体晶片。但是，
本发明不限于此，本发明还适用于LCD基板、玻璃基板、陶瓷基板等 等。
权利要求
1.一种金属膜的薄膜沉积方法，包括以下步骤将其表面上形成有凹部的被处理的物体放置在处理容器中的载置台上；抽空所述处理容器以在其中产生真空；借助通过从惰性气体生成等离子体而形成的等离子体，在抽空的处理容器中将金属靶离子化以产生包括金属离子的金属粒子；以及通过对放置在所述载置台上的所述被处理的物体施加偏压电功率，将等离子体和金属粒子吸向所述被处理的物体，刮削所述凹部的底部以形成刮削凹部，并在包括所述凹部内和所述刮削凹部内的表面在内的所述被处理的物体的整个表面上沉积金属膜。
2. 如权利要求1所述的金属膜的薄膜沉积方法，其中 所述沉积金属膜的步骤包括第一薄膜沉积步骤，在该步骤中，设定条件以使金属膜在除所述 凹部以外的所述被处理的物体表面上的薄膜沉积量实质上等于惰性气 体等离子体的蚀刻量；以及第二薄膜沉积步骤，在该步骤中，设定条件以使金属膜在除所述 凹部以外的所述被处理的物体表面上的薄膜沉积量略大于惰性气体等 离子体的蚀刻量。
3. 如权利要求1所述的金属膜的薄膜沉积方法，其中 所述沉积金属膜的步骤包括第一薄膜沉积步骤，在该步骤中，设定条件以使金属膜在除所述 凹部以外的所述被处理的物体表面上的薄膜沉积量实质上等于惰性气 体等离子体的蚀刻量；以及辅助薄膜沉积步骤，在该步骤中，设定条件以在除所述凹部以外 的所述被处理的物体的表面不被惰性气体等离子体蚀刻的范围内吸引 尽可能多的金属粒子。
4.如权利耍求1所述的金属膜的薄膜沉积方法，其中所述沉积金属膜的步骤包括第二薄膜沉积步骤，在该步骤中，设定条件以使金属膜在除所述 等i子体的蚀刻量。
5.如权利要求1至4中的任一项所述的金属膜的薄膜沉积方法，其中通过控制用于制造等离子体的电功率、施加到金属靶上的直流电 功率和偏压电功率中的至少一项或多项，来设定所述沉积金属膜的步 骤的条件。
6. 如权利要求5所述的薄膜沉积方法，其中将用于制造等离子体的电功率控制在500-6000瓦特的范围内； 将直流电功率控制在100 12000瓦特的范围内；并且 将偏压电功率控制在100~2000瓦特的范围内。
7. 如权利要求1至6中的任一项所述的薄膜沉积方法，其中 在所述沉积金属膜的步骤之前进行形成基底膜的基底膜形成步骤。
8. 如权利要求7所述的薄膜沉积方法，其中 形成包括基底膜和金属膜的两层结构的阻挡层。
9. 如权利要求8所述的薄膜沉积方法，其中 基底膜是TaN薄膜，金属膜是Ta薄膜。
10. 如权利要求8所述的薄膜沉积方法，其中基底膜是Ta薄膜，金属膜是在与基底膜不同的薄膜沉积条件下沉 积的另一Ta薄膜。
11. 如权利要求1至10中的任一项所述的薄膜沉积方法，其中 所述凹部具有起到透孔或通孔作用的连通孔，由此所述凹部具有 两层阶梯的形状。
12. 如权利要求1至10中的任一项所述的薄膜沉积方法，其中 所述凹部是起到透孔或通孔作用的连通孔。
13. —种薄膜沉积装置，包括 能够被抽空以在其中产生真空的处理容器；被布置于所述处理容器中的载置台，用于在其上放置被处理的物 体，所述被处理的物体的表面形成有凹部；用于将至少包括惰性气体的预定气体引入所述处理容器的气体引 入单元；借助用于生成等离子体的电功率，在所述处理容器中产生惰性气 体等离子体的等离子体发生源；金属靶，对其施加直流电功率，所述金属靶被布置于所述处理容 器中，并被等离子体离子化；用于向所述载置台供应预定偏压电功率的偏压电源；以及用于至少控制偏压电源，以通过刮削所述被处理的物体中的所述 凹部的底部来至少形成刮削凹部，和在包括所述凹部内和所述刮削凹 部内的表面在内的所述被处理的物体的整个表面上形成金属膜的装置 控制单元。
14. 如权利要求13所述的金属膜的薄膜沉积装置，其中 所述装置控制单元至少控制偏压电源以进行第一薄膜沉积步骤和第二薄膜沉积步骤，在所述第一薄膜沉积步骤中，设定条件以使金属 膜在除所述凹部以外的所述被处理的物体的表面上的薄膜沉积量实质 上等于惰性气体等离子体的蚀刻量，在所述第二薄膜沉积步骤中，设 定条件以使金属膜在除所述凹部以外的所述被处理的物体的表面上的 薄膜沉积量略大于惰性气体等离子体的蚀刻量。
15. 如权利要求13所述的金属膜的薄膜沉积装置，其中 所述装置控制单元至少控制偏压电源以进行第一薄膜沉积步骤和 辅助薄膜沉积步骤，在所述第一薄膜沉积步骤中，设定条件以使金属 膜在除所述凹部以外的所述被处理的物体的表面上的薄膜沉积量实质 上等于惰性气体等离子体的蚀刻量，在所述辅助薄膜沉积步骤中，设 定条件以在除所述凹部以外的所述被处理的物体的表面不被惰性气体 等离子体蚀刻的范围内吸引尽可能多的金属粒子。
16. 如权利要求13所述的金属膜的薄膜沉积装置，其中 所述装置控制单元至少控制偏压电源以进行第二薄膜沉积步骤，在所述第二薄膜沉积步骤中，设定条件以使金属膜在除所述凹部以外 的所述被处理的物体的衮面上的薄膜沉积量略大于惰性气体等离子体 的蚀刻量。
17. 如权利要求13至16中的任一项所述的金属膜的薄膜沉积装 置，其中所述装置控制单元至少控制用于制造等离子体的电功率、施加到 金属靶上的直流电功率和偏压电功率中的一项或多项。
18. —种存储使计算机执行控制薄膜沉积装置的控制方法的计算 机程序的存储介质，所述薄膜沉积装置包括能够被抽空以在其中产生真空的处理容器；被布置于所述处理容器中的载置台，用于在其上放置被处理的物 体，所述被处理的物体的表面中形成有凹部；用于将至少包括惰性气体的预定气体引入所述处理容器的气体引 入单元；借助用于制造等离子体的电功率，在所述处理容器中产生惰性气 体等离子体的等离子体发生源；金属靶，对其施加直流电功率，所述金属靶被布置于所述处理容 器中，并被等离子体离子化；以及用于向所述载置台供应预定偏压电功率的偏压电源；其中，所述控制方法至少控制偏压电源以通过刮削所述被处理的 物体中的所述凹部的底部来至少形成刮削凹部，和在包括所述凹部内 和所述刮削凹部内的表面在内的所述被处理的物体的整个表面上形成 金属膜。
全文摘要
本发明是金属膜的薄膜沉积方法，包括以下步骤将表面上形成有凹部的被处理的物体放置在处理容器中的载置台上；抽空处理容器以在其中产生真空；借助于从惰性气体生成等离子体而形成的等离子体，在抽空的处理容器中将金属靶离子化，以产生包括金属离子的金属粒子；通过对放置在载置台上的被处理的物体施加偏压电功率，将等离子体和金属粒子吸向被处理的物体，刮削凹部的底部以形成刮削凹部，并在包括凹部内和刮削凹部内的表面在内的被处理的物体的整个表面上沉积金属膜。
文档编号H01L21/285GK101213642SQ20068002357
公开日2008年7月2日 申请日期2006年6月28日 优先权日2005年6月28日
发明者佐久间隆, 横山敦, 水泽宁, 池田太郎, 波多野达夫 申请人:东京毅力科创株式会社