专利名称：：绝缘膜的制造方法和半导体装置的制造方法
技术领域：
：本发明涉及使用等离子体对半导体基板等被处理体进行处理以形成绝缘膜的绝缘膜的制造方法、和使用该绝缘膜的例如以晶体管为代表的半导体装置的制造方法。
背景技术：
：在各种半导体装置的制造过程中，例如，作为晶体管的栅极绝缘膜，进行Si02等硅氧化膜的形成。另夕卜，从抑制作为P型杂质的硼(B)的穿透和隧道电流的增加的观点出发，大多对硅氧化膜进行氮化处理以形成硅氮化膜(SiON)，将其作为栅极绝缘膜。作为形成硅氧化膜的方法，大致分为使用氧化炉或RTP(RapidThermalProcess:快速热处理)装置的热氧化处理、和使用等离子体处理装置的等离子体氧化处理。例如，在作为热氧化处理之一的利用氧化炉进行的湿式氧化处理中，将硅基板加热至80(TC以上的温度，使用WVG(WaterVaporGenerator:水蒸汽发生器)装置将其暴露于氧化气氛，由此使硅表面氧化，形成氧化膜。另一方面，作为等离子体氧化处理，己提出使用由径向线缝隙天线将微波导入到处理室内以生成等离子体的等离子体处理装置，在550°C以下的低温下进行等离子体氧化处理，由此形成硅氧化膜的方法(例如，专利文献l)。专利文献l:特开2001-160555号公报(例如，段落0015等)
发明内容以往认为，通过进行热氧化处理，能够形成优质的硅氧化膜。但是，在热氧化的情况下，存在如下问题当膜厚极薄时，由于量子力学的效果，引起电子穿越氧化膜(绝缘膜)的隧道现象和膜质的降低，漏电流增大等，对将硅氧化膜或者对其进行氮化处理而得到的氮氧化硅膜作为栅极绝缘膜使用的半导体装置的电特性产生不良影响。另外，近年来，伴随着半导体装置的微细化，栅极绝缘膜的薄膜化正在发展，特别是，在65nm节点以后，要求膜厚几nm以下的薄的栅极绝缘膜，因此在现有的热氧化处理或等离子体氧化处理中，难以得到能够满足的膜质的硅氧化膜。因此，本发明的目的在于提供一种即使薄膜化，也能够形成能够使半导体装置具有优异的电特性的优质绝缘膜的绝缘膜的制造方法。为了解决上述课题，本发明的第一方面提供一种绝缘膜的制造方法，其特征在于包括在等离子体处理装置的处理室内，使含氧等离子体作用于被处理体表面的硅以形成硅氧化膜的氧化处理工序，上述氧化处理工序中的处理温度大于60(TC小于等于IOOO'C，上述含氧等离子体是通过将至少包含稀有气体和氧气的含氧处理气体导入上述处理室内、并且经由天线将高频或者微波导入该处理室内而形成的上述含氧处理气体的等离子体。在上述第一方面的绝缘膜的制造方法中，优选在上述氧化处理工序中，在上述处理室内的等离子体发生区域与上述被处理体之间，设置具有多个贯通开口的电介质板进行处理。另外，优选上述贯通开口的孔径为2.512mm，在上述电介质板上的与上述基板对应的区域内，上述贯通开口的合计开口面积相对于上述基板面积的比率为1050%。另外，优选上述氧化处理工序中的处理压力为1.33Pa1333Pa。另外，优选上述硅氧化膜的膜厚为0.210nm。本发明的第二方面提供一种绝缘膜的制造方法，其特征在于，包括在等离子体处理装置的处理室内，使含氧等离子体作用于被处理体表面的硅以形成硅氧化膜的氧化处理工序；和使含氮等离子体作用于在上述氧化处理工序中形成的上述硅氧化膜以形成氮氧化硅膜的氮化处理工序，上述氧化处理工序中的处理温度大于60(TC小于等于IOO(TC，上述含氧等离子体是通过将至少包含稀有气体和氧气的含氧处理气体导入上述处理室内、并且经由天线将高频或者微波导入该处理室内而形成的上述含氧处理气体的等离子体。在上述第二方面的绝缘膜的制造方法中，优选上述含氮等离子体是通过将至少包含稀有气体和氮气的含氮处理气体导入处理室内、并且经由天线将高频或者微波导入该处理室内而形成的上述含氮处理气体的等离子体。另外，可以在同一处理室内进行上述氧化处理工序和上述氮化处理工序，或者也可以在以能够真空排气的状态连结的分开的处理室内进行上述氧化处理工序和上述氮化处理工序。另外，优选在上述氧化处理工序中，在上述处理室内的等离子体发生区域与上述被处理体之间，设置具有多个贯通开口的电介质板进行处理。另外，优选上述贯通开口的孔径为2.512mm，在上述电介质板上的与上述基板对应的区域内，上述贯通开口的合计开口面积相对于上述基板面积的比率为1050%。另外，优选上述氧化处理工序中的处理压力为1.33Pa1333Pa。另外，优选上述硅氧化膜的膜厚为0.210nm。本发明的第三方面提供一种控制程序，其特征在于该控制程序在计算机上运行，在执行时，控制等离子体处理装置，使得在上述等离子体处理装置的处理室内，进行使含氧等离子体作用于被处理体表面的硅以形成硅氧化膜的氧化处理，上述氧化处理中的处理温度大于60(TC小于等于1000'C，上述含氧等离子体是通过将至少包含稀有气体和氧气的含氧处理气体导入上述处理室内、并且经由天线将高频或者微波导入该处理室内而形成的上述含氧处理气体的等离子体。本发明的第四方面提供一种计算机可读取的存储介质，其存储有在计算机上运行的控制程序，其特征在于上述控制程序在执行时，控制等离子体处理装置，使得在上述等离子体处理装置的处理室内，进行使含氧等离子体作用于被处理体表面的硅以形成硅氧化膜的氧化处理，上述氧化处理中的处理温度大于60(TC小于等于IOO(TC，上述含氧等离子体是通过将至少包含稀有气体和氧气的含氧处理气体导入上述处理室内、并且经由天线将高频或者微波导入该处理室内而形成的上述含氧处理气体的等离子体。本发明的第五方面提供一种等离子体处理装置，其特征在于，包括产生等离子体的等离子体生成单元；用于利用上述等离子体对被处理体进行处理的能够真空排气的处理容器；在上述处理容器内载置上述被处理体的基板支撑台；和控制部，该控制部进行控制，使得进行如下的氧化处理工序处理温度大于60(TC小于等于IOO(TC，使用通过将至少包含稀有气体和氧气的含氧处理气体导入上述处理室内、并且经由天线将高频或者微波导入该处理室内而形成的上述含氧等离子体，对被处理体进行氧化处理。本发明的第六方面提供一种半导体装置的制造方法，其特征在于包括在利用上述第一方面的绝缘膜的制造方法制造的绝缘膜上形成栅极电极的工序。本发明的第七方面提供一种半导体装置的制造方法，其特征在于包括在利用上述第二方面的绝缘膜的制造方法制造的绝缘膜上形成栅极电极的工序。根据本发明，使用由通过天线导入到处理室内的微波与至少包含稀有气体和氧气的处理气体形成的含氧等离子体，在大于60(TC小于等于100(TC的高温下进行氧化处理，由此，能够极力防止等离子体损伤，同时形成优质的硅氧化膜。另外，通过将根据需要对该硅氧化膜进行氮化处理而得到的氮氧化硅膜作为例如栅极绝缘膜等绝缘膜使用，能够提高晶体管等半导体装置的电特性。艮P，通过使用根据本发明方法制造的绝缘膜，能够得到电流驱动特性优异的半导体装置。特别是，作为栅极绝缘膜，即使在形成为lnm以下的薄膜的情况下，也能够形成致密并且陷阱(tmp)少的理想的氧化膜，因此，能够抑制隧道电流的增加，同时与使用热氧化膜的情况相比，能够使驱动电流大幅增加，从而能够提高半导体装置的性能。图1是表示能够在本发明的实施中适宜使用的半导体制造装置的一个例子的概略图。图2是表示能够在等离子体氧化处理中使用的等离子体处理装置的一个例子的概略截面图。图3A是用于对板进行说明的平面图。图3B是用于对板进行说明的主要部分截面图。图4是用于对平面天线部件进行说明的图。图5A是表示栅极绝缘膜的形成过程的晶片W的截面结构的示意图，表示正在进行等离子体氧化处理的状态。图5B是表示栅极绝缘膜的形成过程的晶片W的截面结构的示意图，表示等离子体氧化处理后的状态。图5C是表示栅极绝缘膜的形成过程的晶片W的截面结构的示意图，表示正在进行等离子体氮化处理的状态。图5D是表示栅极绝缘膜的形成过程的晶片W的截面结构的示意图，表示等离子体氮化处理后的状态。图6是表示能够在等离子体氮化处理中使用的等离子体处理装置的一个例子的概略截面图。图7A是表示晶体管的栅极电极结构的示意图，表示多晶硅-硅化钨结构。图7B是表示晶体管的栅极电极结构的示意图，表示多晶硅-氮化钨-钨结构。图7C是表示晶体管的栅极电极结构的示意图，表示氮化钩-钩栅极结构。图8是表示晶体管的Gm曲线的图。图9是表示晶体管的I。n-Jg图的图。图IO是表示氧化处理时间与膜厚的关系的图。图11是将图IO局部放大后的图。图12是表示运行试验的结果的图。图13是表示耐蚀刻性试验的结果的图。图14是表示界面粗糙度的测定结果的图。图15是表示膜密度的测定结果的图。图16是表示NMOS晶体管中的电膜厚(EOT)与I。n的关系的图。图17是表示NMOS晶体管中的电膜厚(EOT)与Gm的最大值的关系的图。具体实施方式以下，适当参照附图，具体地说明本发明的实施方式。图1是表示用于实施本发明的栅极绝缘膜的制造方法的半导体制造装置200的概略结构的示意图。在该半导体制造装置200的大致中央，配设有用于搬送半导体晶片(以下，仅记为"晶片")W的搬送室131，以包围该搬送室131周围的方式配设有作为对晶片W进行各种处理的等离子体处理单元的等离子体处理装置100和IOI;进行各处理室间的连通/切断的操作的闸阀(省略图示)；在搬送室131与大气搬送室140之间进行晶片W的传递的2个负载锁定单元134和135;用于对晶片W进行加热操作(退火)的加热单元136。在负载锁定单元134、135的旁边，分别设置有用于进行各种预冷却或者冷却操作的预冷却单元145、冷却单元146。另外，在将负载锁定单元134、135作为冷却单元使用的情况下，也可以不设置预冷却单元145和冷却单元146。在搬送室131的内部，设置有搬送臂137和138，能够在上述各单元之间搬送晶片W。设置有与负载锁定单元134和135连接、并配备有搬送单元141和142的大气搬送室140。该大气搬送室140处于由向下流动的清洁空气维持为清洁环境的状态。盒单元(cassetteunit)143与大气搬送室140连接，能够由搬送单元141和142在与被设置在盒单元143中的4个盒144之间进行晶片W的取出和放入。另外，与大气搬送室140邻接设置有对准(alignment)腔室147，在此进行晶片W的对准。另夕卜，半导体制造装置200的各结构部成为由具有CPU的过程控制器50进行控制的结构。此外，在图1的半导体制造装置200中，例如，能够在等离子体处理装置100中形成SiOj莫后，搬送到以真空状态连结的等离子体处理装置101，在其中对Si02膜进行表面氮化，另外，也可以在同一装置内连续进行在等离子体处理装置100和等离子体处理装置101中分别单独进行的Si02膜形成和对该Si02膜的氮化处理。图2是示意性地表示等离子体处理装置100的一个例子的截面图。该等离子体处理装置100被构成为，通过利用具有多个缝隙(slot)的平面天线、特别是RLSA(RadialLineSlotAntenna:径向线缝隙天线)将微波导入处理室内以产生等离子体，从而能够产生高密度并且低电子温度的微波等离子体的RLSA微波等离子体处理装置，能够适合用于在例如MOS晶体管、MOSFET(场效应型晶体管)等各种半导体装置的制造过程中形成栅极绝缘膜等目的。上述等离子体处理装置100具有被气密地构成、并被接地的大致圆筒状的腔室1。在腔室1的底壁la的大致中央部，形成有圆形的开口部10，在底壁la上设置有与该开口部10连通、并向下方突出的排气室11。在腔室1内设置有用于水平地支撑作为被处理体的晶片W的由A1N等陶瓷构成的基座2。该基座2被从排气室11的底部中央向上方延伸的圆筒状的由A1N等陶瓷构成的支撑部件3支撑。在基座2的外边缘部设置有用于引导晶片W的导环4。另外，在基座2中埋入有电阻加热型的加热器5，通过从加热器电源6向该加热器5供电，对基座2进行加热，利用该热量将作为被处理体的晶片W加热。此时，能够在例如从室温到100(TC的范围内进行温度控制。另外，在腔室l的内周，设置有由石英构成的圆筒状的衬垫7。另外，为了对腔室l内均匀地进行排气，在基座2的外周侧，呈环状设置有具有多个排气孔8a的挡板8，该挡板8由多个支柱9支撑。在基座2中，相对于基座2的表面能够突出没入地设置有用于支撑晶片W并使其升降的晶片支撑销(未图示)。在基座2的上方，设置有具有用于使等离子体中的活性种(离子、自由基等)的能量衰减并使其通过的多个贯通孔的板60。该板60能够由例如石英、蓝宝石、SiN、SiC、A1203、A1N等陶瓷电介质、或者单晶硅、多晶硅、非晶硅等构成。在本实施方式中使用石英。板60的外周部通过与腔室1内的从衬垫7向内侧在整个圆周上突起的支撑部70卡合而被支撑。另外，该板60起到使等离子体中的活性种的能量衰减的作用，但在形成的氧化膜的膜厚超过5nm的情况下也可以不设置。板60的安装位置优选为接近晶片W的位置，板60的下端与晶片W的距离例如优选为320mm，更优选为10mm左右。在该情况下，板60的上端与透过板28(后述)的下端的距离例如优选为2050mm。在板60中形成有多个贯通孔60a。图3A、图3B是表示板60的详细情况的图。图3A表示从上面观看板60的状态，图3B表示板60的主要部分截面。板60的贯通孔60a以贯通孔60a的设置区域比图3A中用虚线表示的晶片W的载置区域稍大的方式大致均匀地配置。具体地说，例如在图3A中，对于300mm直径的晶片W，与连接贯通孔60a的设置区域的外延而得到的圆的直径相当的长度L，从晶片W的周边向外侧扩大大约530mm而设置贯通孔60a。另外，也能够在板60的整个面上设置贯通孔60a。贯通孔60a的直径D,能够任意设定，例如设定为2.5mm、5mm或者10mm左右。在板60内，可以根据贯通孔60a的位置使孔的大小变化，另外，贯通孔60a的配置也能够选择例如同心圆状、放射状、螺旋状等任意的排列。此外，板60的厚度(T。例如优选为220mm左右，更优选设定为38mm左右。该板60作为使等离子体中的离子等活性种的能量衰减的能量衰减单元起作用。艮口，通过配置电介质的板60，能够主要使等离子体中的自由基通过，而使能量大的离子例如Ar离子、N离子等的能量衰减。为了该目的，如后所述，优选综合考虑板60的贯通孔60a的开口面积、贯通孔60a的直径D,、以及贯通孔60a的形状和配置、板60的厚度T！(即，壁60b的高度)、板60的设置位置(距晶片W的距离)等。作为一个例子，在将贯通孔60a的孔径设为2.512mm的情况下，在板60上的与晶片W对应的区域内，贯通孔60a的合计开口面积相对于晶片W的面积的比率优选为1050%。在腔室1的侧壁上设置有形成为环状的气体导入部件15，气体供给系统16与该气体导入部件15连接。此外，气体导入部件也可以配置成喷淋状。该气体供给系统16例如具有Ar气供给源17、02气供给源18，这些气体分别通过气体管线20到达气体导入部件15，从气体导入部件15被导入到腔室1内。在各气体管线20中，设置有质量流量控制器21和其前后的开关阀22。另外，也能够使用Kr、Xe、He等稀有气体代替上述Ar气。排气管23与上述排气室11的侧面连接，包括高速真空泵的排气装置24与该排气管23连接。通过使该排气装置24运转，腔室l内的气体向排气室11的空间lla内均匀地排出，通过排气管23进行排气。由此，腔室1内能够高速地减压至规定的真空度、例如0.133Pa。在腔室1的侧壁上设置有用于在与和等离子体处理装置100邻接的搬送室(未图示)之间进行晶片W的搬入搬出的搬入搬出口25;和对该搬入搬出口25进行开关的闸阀26。腔室1的上部成为开口部，沿着该开口部的周边部设置有环状的支撑部27，在该支撑部27上，通过密封部件29气密地设置有由电介质、例如石英或Al2Cb、A1N等陶瓷构成的、透过微波的透过板28。因此，腔室1内被保持气密。在透过板28的上方，以与基座2相对的方式设置有圆板状的平面天线部件31。该平面天线部件31与腔室1的侧壁上端卡止。平面天线部件31例如是由表面被镀金或镀银的铜板或铝板等导电性材料构成的、按照规定的图案贯通形成有用于放射微波的多个缝隙孔32的结构。缝隙孔32例如如图4所示形成为长槽状，典型地，邻接的缝隙孔32彼此配置成"T"字状，这些多个缝隙孔32呈同心圆状配置。缝隙孔32的长度和排列间隔根据微波的波长(Xg)决定，例如配置成使得缝隙孔32的间隔为Xg/4、Xg/2或Xg。此外，在图4中，形成为同心圆状的邻接的缝隙孔32之间的间隔用Ar表示。另外，缝隙孔32也可以是圆形状、圆弧状等其它形状。另外，缝隙孔32的配置形态没有特别限定，除了同心圆状以外，也可以配置成例如螺旋状、放射状。在该平面天线部件31的上表面上，设置有具有比真空大的介电常数的滞波材料33。该滞波材料33例如由石英、A1203、A1N等陶瓷、聚四氟乙烯等氟系树脂、聚酰亚胺系树脂构成，因为在真空中微波的波长变长，所以具有使微波的波长縮短从而调整等离子体的功能。此外，平面天线部件31与透过板28之间、以及滞波材料33与平面天线部件31之间，分别既可以紧密接触又可以分离。在腔室1的上面上，以覆盖这些平面天线部件31和滞波材料33的方式，设置有例如由铝、不锈钢等金属材料构成的屏蔽盖体34。另外，屏蔽盖体34作为波导路的一部分起作用，使微波均匀地传播。腔室1的上面和屏蔽盖体34由密封部件35密封。在屏蔽盖体34中形成有冷却水流路34a，通过使冷却水在其中流通，对屏蔽盖体34、滞波材料33、平面天线部件31和透过板28进行冷却。此外，屏蔽盖体34被接地。在屏蔽盖体34的上壁的中央，形成有开口部36，波导管37与该开口部连接。微波发生装置39通过匹配电路38与该波导管37的端部连接。由此，由微波发生装置39产生的例如频率为2.45GHz的微波，通过波导管37向上述平面天线部件31传播。作为微波的频率，也可以使用8.35GHz、1.98GHz等。波导管37包括从上述屏蔽盖体34的开口部36向上方延伸的截面为圆形状的同轴波导管37a;和通过模式转换器40与该同轴波导管37a的上端部连接的、在水平方向上延伸的矩形波导管37b。矩形波导管37b与同轴波导管37a之间的模式转换器40，具有将在矩形波导管37b内以TE模式传播的微波转换成TEM模式的功能。内导体41在同轴波导管37a的中心延伸，内导体41在其下端部与平面天线部件31的中心连接并固定。由此，微波通过同轴波导管37a的内导体41，呈放射状高效并均匀地向平面天线部件31传播。等离子体处理装置100的各结构部，与包括CPU的过程控制器50连接并受其控制。用户接口51与过程控制器50连接，该用户接口51由工序管理者为了对等离子体处理装置100进行管理而进行命令的输入操作等的键盘、和将等离子体处理装置100的运转状况可视化并进行显示的显示器等构成。另外，存储部52与过程控制器50连接，该存储部52存储有记录有用于在过程控制器50的控制下实现在等离子体处理装置100中进行的各种处理的控制程序(软件)和处理条件数据等的方案。根据需要，按照来自用户接口51的指示等，从存储部52调出任意的方案，并由过程控制器50执行，由此，在过程控制器50的控制下，在等离子体处理装置100中进行期望的处理。另外，上述控制程序和处理条件等的方案，也能够利用存储在例如CD-ROM、硬盘、软盘、闪速存储器等计算机可读取的存储介质中的状态的方案，或者，也能够从其它装置通过例如专用线路随时传送并联机利用。在这样构成的RLSA方式的等离子体处理装置100中，能够按照例如图5A、图5B所示的顺序，进行将晶片W的硅层111氧化以形成硅氧化膜113的处理。另外，如图5C、图5D所示，还能够进一步对形成的硅氧化膜113的表面进行氮化处理，形成具有氮氧化硅膜的栅极绝缘膜114。首先，在硅氧化膜的形成中，将闸阀26打开，将具有硅层的晶片W从搬入搬出口25搬入到腔室1内并载置在基座2上。从气体供给系统16的Ar气供给源17和02气供给源18，以规定的流量将Ar气、02气通过气体导入部件15导入到腔室1内。具体地说，例如将Ar等稀有气体流量设定为2003000mL/min(sccm)，将02气流量设定为1600mL/min(sccm)，将腔室内调整至1.331333Pa(10mTorr10Torr)、优选26.6400Pa(200mTorr3Torr)的处理压力，将晶片W的温度加热到大于600°C小于等于1000°C、优选大于70(TC小于等于IOO(TC、更优选大于700"C小于等于900。C。此时，Ar与02的流量比优选为2000:15:1左右。接着，将来自微波发生装置39的微波经过匹配电路38导入波导管37，使其依次沿着矩形波导管37b、模式转换器40、和同轴波导管37a传播并供给至平面天线部件31，从平面天线部件31的缝隙通过透过板28向腔室1内放射。微波在矩形波导管37b内以TE模式传播，该TE模式的微波由模式转换器40转换成TEM模式，在同轴波导管37a内向平面天线部件31传播。利用从平面天线部件31经过透过板28向腔室1放射的微波，在腔室1内形成电磁场，将Ar气和02气等离子体化。如图5A所示，利用该含氧等离子体对晶片W的硅层111进行处理。此时，微波发生装置39的功率优选为0.55kW，更优选为13kW。通过从平面天线部件31的多个缝隙孔32放射微波，该微波等离子体成为大约lX10'G5Xl(^/cn^的高密度、并且在晶片W附近为大约1.5eV以下的低电子温度的等离子体。这样形成的微波等离子体，由离子等引起的等离子体损伤少，而通过设置板60，在板60上形成的等离子体向晶片W侧通过时，使等离子体中的活性种(离子等)的能量衰减，在板60的下方侧生成电子温度为leV以下、在晶片W附近为0.7eV以下的柔和的等离子体，能够更进一步降低等离子体损伤。于是，利用等离子体中的活性种、主要是氧自由基(0。等的作用，将氧导入硅中，形成Si-0键，如图5B所示，形成致密的、陷阱少的优质的硅氧化膜113。这样，通过使用等离子体处理装置100在大于60(TC的温度下进行等离子体处理，能够在0.210nm的膜厚范围内形成致密的优质的硅氧化膜(栅极绝缘膜)，能够以优选0.52.0nm、更优选0.81.2nm的薄的膜厚进行形成。在此，对在等离子体处理装置100中进行的等离子体氧化处理的更具体的顺序进行说明。首先，将晶片W搬入到腔室l内之后，作为第一步骤，使晶片支撑销(未图示)上升，在从基座2突出的状态下支撑晶片W，同时实施预加热。该预加热在使腔室1内的压力为例如266.6Pa(2Torr)、并以2000mL/min(sccm)的流量从Ar气供给源17导入Ar气的同时实施大约20秒左右。接着，在第二步骤中，使晶片支撑销(未图示)下降，将晶片W载置在基座2上，一边以2000mL/min(sccm)的流量导入Ar气，一边使腔室l内成为抽尽状态，大约经过70秒，再继续预加热。通过进行以上的第一步骤和第二步骤的预加热处理，当在例如80(TC的高温下对晶片W进行处理时，能够防止晶片W由于急剧的升温而产生变形。预加热处理优选进行至达到与处理温度相同的温度为止。在第三步骤中，维持Ar气的流量，并以10mL/min(sccm)的流量从02气供给源18导入02气，将腔室1内的压力调节到67.7Pa(500mTorr)。通过在该状态下维持大约20秒，使气体流量稳定化。接着，在第四步骤中，维持压力和气体流量不变，利用微波发生装置39以例如2kW的功率产生微波，如上所述通过匹配电路38、波导管37和平面天线部件31等将微波导入到腔室1内，由此激发等离子体，在例如1050秒左右的时间中对晶片W实施等离子体氧化处理。在第五步骤中，在将微波停止、将压力和气体流量维持大约3秒左右的状态下进行等离子体的结束处理。通过实施以上的第一第五步骤的处理，对于1块晶片W，等离子体处理装置100中的等离子体氧化处理完成。在本发明中，能够将以上那样形成的优质的硅氧化膜113作为半导体元件的栅极绝缘膜使用。另外，在作为栅极绝缘膜114使用的情况下，也能够对硅氧化膜113进行氮化处理，在硅氧化膜113的表面侧形成硅氮化膜。氮化处理也能够通过向同一腔室内、即图2的等离子体处理装置100内继续导入含氮气体而实施，但当腔室1内处于氧化气氛时，有时会对氮化处理产生影响，因此优选将晶片W转移到其它腔室进行氮化处理。在其它腔室中进行氮化处理时，能够使用例如图6所示的等离子体处理装置101。该等离子体处理装置101是RLSA方式的等离子体处理装置，除了气体供给系统以外，基本结构与图2的等离子体处理装置100相同，因此对相同的结构标注相同的符号并省略说明。在图6的等离子体处理装置101中，包括N2气供给源19，能够从其供给N2气。作为氮化处理中的处理气体，也能够使用例如NH3气体、K与H2的混合气体等代替A气。另外，也能够使用Kr、Xe、He等稀有气体代替Ar气。使用等离子体处理装置101进行的氮化处理的条件没有特别限定，例如，将Ar等稀有气体流量设定为1003000mL/min(sccm)，将N2气流量设定为101000mL/min(sccm)，将腔室内调整到1.31333Pa(10mTorr10Torr)的处理压力，将晶片W的温度加热到300500。C。另外，微波发生装置39的功率优选为0.55kW。通过在以上的条件下，如图5C所示进行等离子体氮化处理，能够在硅氧化膜113的表面附近形成硅氮化膜(SiON膜)。此外，在图6的等离子体处理装置101中，也能够不设置板60而进行氮化处理，但为了使等离子体中的氮离子的能量衰减，优选使用具有贯通孔60a的板60。由此，能够抑制等离子体损伤。在以上的氮化处理中，从在包括栅极绝缘膜114的晶体管中抑制漏电流的观点出发，优选使所形成的SiON膜中的N浓度为125%，更优选为515%，进一步优选为812%。另外，在本实施方式中，在等离子体氮化处理时，能够进行控制，使得形成使氮浓度分布在栅极氧化膜的表面侧以高浓度均匀地分布、在与硅基板的界面附近不分布氮的SiON膜。氮化处理后，根据需要能够进行退火处理。该氮化后的退火处理能够通过使用例如RTP(RapidThermalProcess:快速热处理)装置等，在低氧分压或者N2、Ar等不活泼气体气氛下，在压力133.3Pa(lTorr)、晶片W温度IOO(TC以上的条件下，进行1030秒左右的短时间加热而实施。由此，能够使硅基板与绝缘膜的界面平滑，并且提高绝缘膜的膜质，进而抑制氮脱离，形成稳定的绝缘膜。通过实施以上的各工序，能够制造栅极绝缘膜114(图5D)。本发明方法能够在MOS晶体管等半导体装置的制造过程中使用，例如，能够应用于具有图7A图7C所示的栅极电极结构的半导体装置的制造。在图7A图7C中，元件分离区域、栅极电极侧壁的氧化膜、侧壁等省略图示。图7A和图7B是具有多晶硅-金属栅极的半导体装置的例子。图7A是在Si基板111上利用本发明方法形成硅氧化膜(SiOj莫)或者氮氧化硅膜(SiON膜)的栅极绝缘膜114，进一步叠层多晶硅层115和硅化钨(WSi)层116作为栅极电极的多晶硅-硅化鸨结构。图7B是利用本发明方法在Si基板111上形成Si02膜或者SiON膜的栅极绝缘膜114，进一步叠层多晶硅层115、氮化钨(WN)等阻挡层118和钩层119作为栅极电极的多晶硅-氮化钨-钨结构。图7C是在Si基板111上形成SiOj莫或者SiON膜的栅极绝缘膜114，在其上叠层氮化钨(WN)等阻挡层118、和钨层119的氮化钨-钩栅极结构。此外，在图7A中，作为金属硅化物层举出了硅化钨层116，在图7B、图7C中，作为金属层举出了钨层119，但作为金属硅化物层和金属层的构成金属，也可以是例如铜、铂、钛、Mo、Ni、Co等其它金属。接着，举图7B所示的栅极电极结构为例，对其制造顺序进行说明，首先，在进行DHF(稀氢氟酸)洗净而具有清洁面的Si基板lll上，掺杂P+或者N+形成阱区域(扩散区域)，接着，使用图2所示的等离子体处理装置100，按照上述的条件，在大于70(TC的温度下进行等离子体氧化处理，在Si基板表面形成SiOj莫，优选在此后，使用图6所示的等离子体处理装置101在上述条件下对Si02膜表面进行等离子体氮化处理以形成SiON膜，根据需要，在氮等不活泼气氛下、在1000'C左右的温度下进行退火，制作栅极绝缘膜U4。接着，在栅极绝缘膜114上，例如通过CVD进行多晶硅层115的成膜，在其上进行阻挡层118的成膜，进而，利用作为高熔点电极材料的钨形成钨层119。钨层119的形成，例如能够使用CVD法或者溅射法。另外，在该例子中，作为阻挡层118使用氮化钩。在钨层119上，形成氮化硅等硬质掩模层(未图示)，进而形成光致抗蚀剂膜(未图示)。然后，利用光刻技术，以光致抗蚀剂膜作为掩模，对硬质掩模层进行蚀刻，进而，以光致抗蚀剂膜+硬质掩模层作为掩模、或者以硬质掩模层作为掩模，依次对钨层119、阻挡层118、多晶硅层115进行蚀刻。在该期间，在需要的定时，进行灰化或者洗净，最后形成侧壁(未图示)，由此形成栅极电极。通过使用这样形成的栅极电极，能够制造漏电流小、驱动电流大的优质的晶体管。接着，参照图8和图9，对确认本发明效果的试验结果进行说明。实施例1(由本发明的高温等离子体氧化处理形成的氧化膜；800°C)使用等离子体处理装置100，对Si基板111进行高温等离子体氧化处理，形成氧化膜，形成了膜厚l.Onm的栅极绝缘膜114(没有进行氮化处理)。使用由本发明方法形成的栅极绝缘膜114，形成与图7A相同结构的栅极电极，制造出晶体管。氧化处理工序中的等离子体处理的条件为作为板60使用贯通孔60a的直径为2.5mm的板，作为处理气体使用Ar/02，流量为2000/10[mL/min(sccm)]，晶片温度为800°C，压力为66.7Pa(500mTorr)，向等离子体的供给功率为2.0kW，处理时间为7秒。比较例1(由低温等离子体氧化处理形成的氧化膜；400°C)除了将氧化处理工序的温度设为400'C以外，使用与实施例1同样成膜的膜厚l.Onm的氧化膜作为栅极绝缘膜114，与实施例1同样地形成栅极电极，制造出晶体管。比较例2(由WVG热氧化处理形成的绝缘膜；800°C)除了将使用配备有WVG(WaterVaporGenerator:水蒸汽发生器)的氧化炉，在80(TC下对Si基板111进行热氧化处理而形成的膜厚l.Onm的热氧化膜用作为栅极绝缘膜114以外，与实施例i同样地形成栅极电极，制造出晶体管。图8表示对这些晶体管的Gm(转移电导)进行测定的结果。图8的纵轴是Gm与氧化膜的电容Cox的比(Gm/Cox)，横轴表示有效电场。从图8可确认使用利用等离子体处理装置100在本发明的高温(SO(TC)下迸行氧化处理而得到的栅极绝缘膜114的实施例1的晶体管，与使用由40(TC下的等离子体氧化处理(比较例1)、和热氧化处理(比较例2)得到的栅极绝缘膜114的晶体管相比较，在高电场侧，Gm的值高，表现出良好的电特性。即，高电场侧的Gm值高的实施例1的晶体管，电子的迁移率(mobility)大，电流增益提高，因此是具有高速、稳定的性质的晶体管。实施例1的晶体管在高电场侧表现出高Gm值的理由，据推测是因为通过使用等离子体处理装置100在大于60(TC的高温下对硅进行氧化处理而形成的栅极绝缘膜114，Si02/Si界面的粗糙度小，界面粗糙度散射被抑制。实施例2(由高温等离子体氧化处理形成的氧化膜；80(TC)使用等离子体处理装置100，对用1%DHF溶液洗净后的Si基板lll表面进行高温等离子体氧化处理以形成氧化膜，进而，使用图6所示的等离子体处理装置101对该氧化膜进行氮化处理，进而，在氮化后，将其搬入到加热单元136中进行退火处理，形成栅极绝缘膜114。使用该栅极绝缘膜114，形成图7A所示的结构的栅极电极，制造出晶体管。栅极绝缘膜114的膜厚大约为lnm。此外，氧化处理、氮化处理和退火处理优选通过真空连续地进行。氧化处理工序中的等离子体处理的条件是作为板60使用贯通孔60a的直径为2.5mm的板，作为处理气体使用Ar/02，流量为2000/10[mL/min(seem)]，晶片温度为800°C，压力为66.7Pa(500mTorr)，向等离子体的供给功率为2.0kW，处理时间为7秒。另外，氮化处理工序中的等离子体处理的条件是作为板60使用贯通孔60a的直径为10mm的板，作为处理气体使用Ar/N2，流量为2000/40[mL/min(sccm)]，晶片温度为400°C，压力为6.7Pa(50mTorr)，向等离子体的供给功率为1.5kW。氮化处理中，将处理时间控制为8秒、17.5秒或者24秒，使得SiON膜中的氮浓度成为6%、11%或者13%，形成氮氧化膜。氮化后的退火处理的条件是使用RTP(RapidThermalProcess:快速热处理)装置，在02/N2二l/l[L/min(slm)]、压力133.3Pa(lTorr)、晶片W温度1000。C下实施20秒。另外，为了比较，对按照以下的方法制造的晶体管也进行了试验。比较例3(由低温等离子体氧化处理形成的氧化膜；40(TC)除了使等离子体氧化处理的处理温度为40(TC以外，与实施例2同样地形成栅极绝缘膜114，制造出晶体管。比较例4(由WVG热氧化处理形成的氧化膜；800°C)对于使用配备有WVG(WaterVaporGenerator:水蒸汽发生器)的氧化炉在800'C下成膜的热氧化膜，与实施例2同样地，使用等离子体处理装置101进行氮化处理，进而进行氮化后的退火处理，形成栅极绝缘膜114，制造出晶体管。比较例5(由RTP热氧化处理形成的氧化膜；IOO(TC)对于使用RTP(RapidThermalProcess:快速热处理)装置，在02/N2二l/l[L/min(slm)]、压力133.3Pa(1Torr)、温度1000。C下进行5秒热氧化处理而成膜的热氧化膜，使用等离子体处理装置101在与上述实施例2同样的条件下进行氮化处理后，进而进行氮化后的退火处理，形成栅极绝缘膜114，制造出晶体管。对于这些晶体管，做出U-Jg图。将其结果示于图9。图9的纵轴是阈值电压+0.7V时的U，该值用比较例4(WVG热氧化处理；800°C)的栅极绝缘膜114的U迸行了标准化。横轴是阈值电压+0.7V时的Jg，同样表示用比较例4的Jg进行标准化后的值。其中，U表示导通电流(=驱动电流)，Jg表示通过栅极绝缘膜1M流动的每单位面积的漏电流。从而，越靠近图9的图的左上方漏电流越少、驱动电流越大，因此表示晶体管的电流驱动能力优异。另夕卜，图9中，"6%"、"11%"、"13%"的文字表示栅极绝缘膜114中的N浓度。图9的结果显示出具有以利用等离子体处理装置100在80(TC的高温下进行等离子体氧化处理后的氧化膜(Si02)为基础进行氮化处理而得到的氮氧化膜(SiON)的栅极绝缘膜114的实施例2的晶体管，与使用以利用等离子体处理装置100在40(TC的低温下进行等离子体氧化处理得到的氧化膜、或者由WVG热氧化处理和RTP热氧化处理形成的热氧化膜为基础分别进行氮化处理而得到的栅极绝缘膜114的情况(比较例35)相比，具有优异的电流驱动能力。这可认为，各氮氧化膜的作为基础的氧化膜的膜质差异导致了这样的电流驱动能力的差异并表现出来。在本实施例中，在80(TC下进行了等离子体氧化处理，包括以利用本发明方法在大于60(TC的处理温度下进行氧化处理而形成的氧化膜作为基础进行氮化处理而形成的栅极绝缘膜114的晶体管，表现出迁移性能优异、响应速度高、能够省电。另外，氮氧化膜中的N浓度优选为125%的范围。另外，以使用等离子体处理装置100在80(TC下进行氧化处理而得到的氧化膜作为基础的栅极绝缘膜114，即使是lnm左右的薄膜，在使用其的晶体管中，也能抑制漏电流，同时表现出比热氧化膜高的电流驱动能力，因此确认能够有助于提高晶体管的性能。从而表明，利用本发明方法，能够在0.210nm的膜厚(优选0.52.0nm、更优选0.81.2nm的薄的膜厚)范围内形成优质的栅极绝缘膜114。接着，参照图10图12，说明对于在使用等离子体处理装置100对Si基板进行的等离子体氧化处理中，板60的贯通孔60a的孔径对在Si基板上形成的氧化膜的膜厚的影响进行试验的结果。在此，作为板60，准备贯通孔60a的孔径为10mm的板(孔的数量626个)、贯通孔60a的孔径为5mm的板(孔的数量629个)、贯通孔60a的孔径为2.5mm的板(孔的数量2701个)这三种，另外，对于不使用板60的情况也分别实施了等离子体氧化处理。等离子体氧化处理的条件是作为处理气体使用Ar/02，流量比为1000/5[mL/min(sccm)]，晶片温度为800。C，压力为66.7Pa(500mTorr)，向等离子体的供给功率为2.0kW，使处理时间在560秒之间变化而实施，测定此时的氧化膜厚。根据图10，在不使用板的情况下，氧化速率高，在短时间内形成氧化膜。该氧化膜是优质、均匀的氧化膜。但是，在不使用板的情况下，以l2nm以下的均匀膜厚形成氧化膜存在极限。另一方面，可理解通过使用板60，与不使用板60的情况比较，氧化膜的生长被抑制，能够形成极薄的膜。在该情况下，随着板60的孔径变小，氧化膜的生长速度(氧化速率)被抑制。图11是将图10的曲线集中到氧化膜厚0.5nm2.0nm的范围内并放大后的图。从该图11可知，使板60的孔径成为5mm和2.5mm，在作为目标的0.5nm1.5nm以下的薄膜形成中是有效的。另外，特别是通过使用孔径5mm的板60，即使在80(TC的高温处理中，只要使处理时间在10秒35秒之间变化，就能够在大致0.8nm1.2nm的范围内，高速地控制氧化膜厚，从而能够在短时间内形成均匀并且致密的高品质的氧化膜。图12表示使用配备有孔径5mm的板60的等离子体处理装置100对5000块晶片W实施等离子体氧化处理的运行试验时的晶片W的面间的硅氧化膜的膜厚变化。在本试验中，作为处理气体使用Ar/02，流量比为1000/5[mL/min(sccm)]，晶片温度为800°C，压力为66.7Pa(500mTorr)，向等离子体的供给功率为2.0kW，处理时间为10秒。作为目标的硅氧化膜的膜厚设定为0.8nm1.2nm的薄膜。从图12显示出，在0.5nm2.0nm的薄膜形成中，即使在80(TC的高温处理中，也能够再现性良好地形成硅氧化膜。该运行试验中的平均膜厚为0.8309nm，膜厚的面间均匀性为0.621%Sigma。据推测这是因为通过配备板60来控制离子的量，在晶片W的表面附近，等离子体中的活性种被均匀化。表1表示使用单波长偏振光椭圆率测量仪，对于使用配备有板的等离子体处理装置100对晶片W实施等离子体氧化处理时的晶片W面内的硅氧化膜的膜厚的均匀性进行测定的结果。等离子体氧化处理的条件与上述运行试验同样。表1中，区分A表示使用孔径2.5mm的板60、将目标膜厚设定为l.Onm时的面内均匀性，区分B表示同样地使用孔径2.5mm的板60、将目标膜厚设定为1.2nm时的面内均匀性。另外，区分C表示使用孔径10mm的板60、将目标膜厚设定为1.7nm时的面内均匀性。另外，图中a表示膜厚的标准偏差，ci/平均膜厚表示用平均膜厚(nm)将标准偏差标准化后的值。[表1]<table>tableseeoriginaldocumentpage25</column></row><table>从表1可确认，通过使用板60，在晶片W的面内，氧化膜厚的均匀性也为约1.23%以下，可得到良好的结果。接着，使用等离子体处理装置100，按照下述方法，对在硅基板上形成的硅氧化膜进行耐蚀刻性、界面粗糙度、氩浓度、膜密度的测定。<硅氧化膜形成方法>WVG热氧化处理在90(TC下进行(作为比较样品)。等离子体氧化处理在以流量比Ar/02=1000/10[mL/min(sccm)]使用Ar和02作为处理气体，微波功率2000W，处理压力26.6Pa、66.7Pa或533.3Pa，处理温度40(TC、60(TC、70(TC或800°C的条件下实施。<耐蚀刻性>对各硅氧化膜，使用0.5%浓度(纯水/50n/。HF二100/1)的稀氢氟酸(HF)进行30秒的湿蚀刻处理，用偏振光椭圆率测量仪测定蚀刻前后的膜厚，算出蚀刻速率，由此对耐蚀刻性进行评价。将耐蚀刻性的测定结果示于图13。其中，图13的纵轴表示标准化后的蚀刻速率。从该图13显示出，与通过WVG热氧化处理形成的硅氧化膜和通过40(TC的等离子体氧化处理形成的硅氧化膜相比，通过80(TC的等离子体氧化处理形成的硅氧化膜的耐蚀刻性优异。由此确认，通过80(TC的高温等离子体氧化处理形成的硅氧化膜具有致密、良好的膜质。<界面粗糙度>就界面粗糙度(Ra)而言，将形成有硅氧化膜的晶片W浸渍在0.5%稀氢氟酸溶液中，除去硅氧化膜(Si02)后，使用表面粗糙度计测定露出的硅界面的粗糙度。将其结果示于图14。从该图14可确认，通过80(TC的高温等离子体氧化处理(处理压力26.6Pa)形成的硅氧化膜与硅的界面，和利用40(TC的低温等离子体氧化处理(处理压力26.6Pa)或WVG热氧化处理(900°C)形成的硅氧化膜与硅的界面比较，界面粗糙度小且良好。这样小的界面粗糙度有助于抑制漏电流。<氩浓度〉各硅氧化膜的氩浓度，使用全反射X射线荧光分析(Trex)进行测定。其结果，确认通过在40(TC的处理温度(压力26.6Pa)下进行等离子体氧化处理而形成的硅氧化膜中的氩浓度超过7X1010[atoms/cm2〗，而通过在600。C、700'C和800°C的处理温度(压力均为26.6Pa)下进行等离子体氧化处理而形成的硅氧化膜中的氩浓度均为1Xl(T[atoms/(W]以下，是与通过WVG热氧化形成的硅氧化膜相同水平以下的氩浓度，是良好的膜质(结果省略图示)。<膜密度>利用入射X射线反射率测定法(GIXR)进行膜密度的测定。将其结果示于图15。从该图15显示出，与通过在40(TC的处理温度(压力26.6Pa)下进行等离子体氧化处理而形成的硅氧化膜的膜密度相比，通过在600°C、700'C和80(TC的处理温度(压力均为26.6Pa)下进行等离子体氧化处理而形成的硅氧化膜的膜密度明显较高，与通过WVG热氧化处理形成的硅氧化膜是同样的膜密度分布。接着，将在各种条件下形成的硅氧化膜和硅氮化膜作为栅极绝缘膜使用，制成NMOS晶体管，对电特性进行评价。图16表示栅极绝缘膜的电膜厚(EOT)与阈值电压+0.7V时的I。n的关系，图17表示栅极绝缘膜的电膜厚(EOT)与转移电导的最大值(Gmmax)的关系。图16和图17中的符号AN表示以下的试验区分。A:WVG热氧化900。CB:WVG热氧化90(TC+等离子体氮化处理C:等离子体氧化40(TC、106.6Pa(使用孔径10mm的板)+等离子体氮化处理D:等离子体氧化80(TC、66.7Pa+等离子体氮化处理E:等离子体氧化40(TC、66.7Pa+等离子体氮化处理F:等离子体氧化800'C、106.6Pa(使用孔径10mm的板)+等离子体氮化处理G:等离子体氧化650。C、106.6Pa(使用孔径10mm的板)+等离子体氮化处理H:WVG热氧化900。CI:WVG热氧化900'C+等离子体氮化处理J:等离子体氧化40(TC、106.6Pa(使用孔径10mm的板)+等离子体氮化处理K:等离子体氧化80(TC、66,7Pa+等离子体氮化处理L:等离子体氧化800。C、106.6Pa(使用孔径10mm的板)+等离子体氮化处理M:等离子体氧化800。C、106.6Pa(使用孔径2.5mm的板)+等离子体氮化处理N:等离子体氧化650'C、106.6Pa(使用孔径10mm的板)+等离子体氮化处理等离子体氧化处理在以流量比Ar/02=1000/5[mL/min(sccm)]使用Ar禾Q02作为处理气体，微波功率900W，处理压力66.7Pa(500mTorr)或106.6Pa(800mTorr)，处理温度400°C、650。C或800t:的条件下实施。另外，等离子体氮化处理在以流量比Ar/N2=1000/40[mL/min(sccm)]使用Ar和N2作为处理气体，微波功率1500W，处理压力6.7Pa(50mTorr)，处理温度40(TC的条件下实施。此外，等离子体氧化处理后的等离子体氮化处理，在图1的等离子体处理装置内继续实施。从图16和图17可确认，当使用在80(TC的高温下进行等离子体氧化处理、进而进行等离子体氮化处理而形成的氮氧化膜(SiON膜)作为栅极绝缘膜的情况下，以相同的EOT进行比较时，与使用通过WVG热氧化处理形成的硅氧化膜(Si02)或者在40(TC的等离子体氧化处理后进行等离子体氮化处理而形成的氮氧化膜(SiON膜)作为栅极绝缘膜的情况相比，U和Gm,都表现出有意义的高值，电特性优异。由此可知，通过60(TC以上的高温等离子体氧化处理而形成的硅氧化膜或者对其进行氮化处理而形成的氮氧化硅膜，能够适合在各种半导体装置中利用。以上，说明了本发明的实施方式，但本发明不受上述实施方式制约，能够有各种变形。例如，在图2和图6中，使用了利用频率300MHz300GHz的微波来激发等离子体的微波等离子体处理装置100、101，但也能够使用利用频率30kHz300MHz的高频来激发等离子体的高频等离子体处理装置。另外，在图2中举出了RLSA方式的等离子体处理装置100作为例子，但也可以是例如远程等离子体方式、ICP等离子体方式、ECR等离子体方式、表面反射波等离子体方式、磁控管等离子体方式等的等离子体处理装置。另外，在图2和图6中，配备了1块板60，但根据需要，也能够重叠配备2块以上的板。贯通孔60a的开口面积及其比率等，能够根据等离子体处理的对象和处理条件等适当调整。另外，在图2的等离子体处理装置100中，作为气体供给系统16，在Ar气供给源17和02气供给源18以外，还能够设置H2气供给源(未图示)，在Ar气和02气中以规定的流量比率混合H2气，进行等离子体氧化处理。通过适量混合H2气，能够除去Si基板111上的自然氧化膜，从而能够形成优质的硅氧化膜113。另外，在上述实施方式中，使用RLSA方式的等离子体处理装置101进行氮化处理，但氮化处理中使用的装置和条件并不受限定，也能够使用其它方式的等离子体处理装置，例如远程等离子体方式、ICP等离子体方式、ECR等离子体方式、表面反射波等离子体方式、磁控管等离子体方式等的等离子体处理装置，在适宜的条件下实施。产业上的可利用性本发明能够适合在晶体管等各种半导体装置的制造中利用。权利要求1.一种绝缘膜的制造方法，其特征在于包括在等离子体处理装置的处理室内，使含氧等离子体作用于被处理体表面的硅以形成硅氧化膜的氧化处理工序，所述氧化处理工序中的处理温度大于600℃小于等于1000℃，所述含氧等离子体是通过将至少包含稀有气体和氧气的含氧处理气体导入所述处理室内、并且经由天线将高频或者微波导入该处理室内而形成的所述含氧处理气体的等离子体。2.根据权利要求1所述的绝缘膜的制造方法，其特征在于在所述氧化处理工序中，在所述处理室内的等离子体发生区域与所述被处理体之间，设置具有多个贯通开口的电介质板进行处理。3.根据权利要求2所述的绝缘膜的制造方法，其特征在于所述贯通开口的孔径为2.512mm，在所述电介质板上的与所述基板对应的区域内，所述贯通开口的合计开口面积相对于所述基板面积的比率为1050%。4.根据权利要求1所述的绝缘膜的制造方法，其特征在于所述氧化处理工序中的处理压力为1.33Pa1333Pa。5.根据权利要求1所述的绝缘膜的制造方法，其特征在于所述硅氧化膜的膜厚为0.210nm。6.—种绝缘膜的制造方法，其特征在于，包括在等离子体处理装置的处理室内，使含氧等离子体作用于被处理体表面的硅以形成硅氧化膜的氧化处理工序；和使含氮等离子体作用于在所述氧化处理工序中形成的所述硅氧化膜以形成氮氧化硅膜的氮化处理工序，所述氧化处理工序中的处理温度大于60(TC小于等于IOO(TC，所述含氧等离子体是通过将至少包含稀有气体和氧气的含氧处理气体导入所述处理室内、并且经由天线将高频或者微波导入该处理室内而形成的所述含氧处理气体的等离子体。7.根据权利要求6所述的绝缘膜的制造方法，其特征在于所述含氮等离子体是通过将至少包含稀有气体和氮气的含氮处理气体导入处理室内、并且经由天线将高频或者微波导入该处理室内而形成的所述含氮处理气体的等离子体。8.根据权利要求6所述的绝缘膜的制造方法，其特征在于在同一处理室内进行所述氧化处理工序和所述氮化处理工序。9.根据权利要求6所述的绝缘膜的制造方法，其特征在于在以能够真空排气的状态连结的分开的处理室内进行所述氧化处理工序和所述氮化处理工序。10.根据权利要求6所述的绝缘膜的制造方法，其特征在于在所述氧化处理工序中，在所述处理室内的等离子体发生区域与所述被处理体之间，设置具有多个贯通开口的电介质板进行处理。11.根据权利要求10所述的绝缘膜的制造方法，其特征在于所述贯通开口的孔径为2.512mm，在所述电介质板上的与所述基板对应的区域内，所述贯通开口的合计开口面积相对于所述基板面积的比率为1050%。12.根据权利要求6所述的绝缘膜的制造方法，其特征在于所述氧化处理工序中的处理压力为1.33Pa1333Pa。13.根据权利要求6所述的绝缘膜的制造方法，其特征在于所述硅氧化膜的膜厚为0.210nm。14.一种控制程序，其特征在于该控制程序在计算机上运行，在执行时，控制等离子体处理装置，使得在所述等离子体处理装置的处理室内，进行使含氧等离子体作用于被处理体表面的硅以形成硅氧化膜的氧化处理，所述氧化处理中的处理温度大于60(TC小于等于IOO(TC，所述含氧等离子体是通过将至少包含稀有气体和氧气的含氧处理气体导入所述处理室内、并且经由天线将高频或者微波导入该处理室内而形成的所述含氧处理气体的等离子体。15.—种计算机可读取的存储介质，其存储有在计算机上运行的控制程序，其特征在于所述控制程序在执行时，控制等离子体处理装置，使得在所述等离子体处理装置的处理室内，进行使含氧等离子体作用于被处理体表面的硅以形成硅氧化膜的氧化处理，所述氧化处理中的处理温度大于600'C小于等于IOOO'C，所述含氧等离子体是通过将至少包含稀有气体和氧气的含氧处理气体导入所述处理室内、并且经由天线将高频或者微波导入该处理室内而形成的所述含氧处理气体的等离子体。16.—种等离子体处理装置，其特征在于，包括产生等离子体的等离子体生成单元；用于利用所述等离子体对被处理体进行处理的能够真空排气的处理容器；在所述处理容器内载置所述被处理体的基板支撑台；和控制部，该控制部进行控制，使得进行如下的氧化处理工序处理温度大于60(TC小于等于1000°C，使用通过将至少包含稀有气体和氧气的含氧处理气体导入所述处理室内、并且经由天线将高频或者微波导入该处理室内而形成的所述含氧等离子体，对被处理体进行氧化处理。17.—种半导体装置的制造方法，其特征在于包括在利用权利要求1所述的绝缘膜的制造方法制造的绝缘膜上形成栅极电极的工序。18.—种半导体装置的制造方法，其特征在于包括在利用权利要求6所述的绝缘膜的制造方法制造的绝缘膜上形成栅极电极的工序。全文摘要本发明提供一种栅极绝缘膜的制造方法，该栅极绝缘膜的制造方法包括在等离子体处理装置的处理室内、使含氧等离子体作用于被处理体表面的硅以形成硅氧化膜的氧化处理工序，氧化处理工序中的处理温度大于600℃小于等于1000℃，含氧等离子体是通过将至少包含稀有气体和氧气的含氧处理气体导入上述处理室内、并且经由天线将高频或者微波导入该处理室内而形成的含氧处理气体的等离子体。文档编号H01L21/316GK101151721SQ20068001059公开日2008年3月26日申请日期2006年3月28日优先权日2005年3月30日发明者中山友绘,中西敏雄,石塚修一,藤野丰,西田辰夫申请人:东京毅力科创株式会社