专利名称：浮置栅极的制造方法及存储器的制造方法
浮置栅极的制造方法及存储器的制造方法
技术领城
本发明涉及一种半导体元件，且特别是涉及一种浮置栅极的制造方法。
背景技术：
存储器元件因其可重复进行数据存入、读取及擦除等动作的特性，以及 存入的数据在断电后仍续存的优点，故其已广为个人电脑和电子设备所采用。
典型的存储器元件为堆迭式栅极结构，其由浮置柵极与控制栅极所组 成。浮置栅极处于浮置状态，无任何电路与之连接。浮置栅极与控制栅极间以栅间介电层相隔。浮置栅极与基底以隧穿介电层相隔。而控制栅极则与字 线相连接。
存储器元件的整体效能和浮置栅极与控制栅极之间的栅极耦合率呈正 相关关联性。亦即，栅极耦合率愈大，
其操作所需的工作电压将愈低，而存储器的搡作速度与效率就会显著提 升。 一般而言，栅极耦合率是指浮置栅极、控制栅极之间的电容值与存储器总电容值的比率。因此，增加浮置栅极与控制栅极之间的电容接触面积，将 有助于增加栅极耦合率。然而，在集成电路持续追求高积集度的趋势下，存 储器每一个存储单元所占的面积势必因而缩减。故而如何在有限的晶片面积 下，制作出具有高耦合率的存储器是目前极需正视的课题。
发明内容
有鉴于此，本发明的目的就是在提供一种浮置栅极的制造方法，此方法 能增加浮置栅极与控制栅极间的电容接触面积，使得浮置栅极与控制栅极间的栅极耦合率加大，进而降低存储器的操作电压，提升其整体使用效能。
本发明的另一目的就是在提供一种存储器的制造方法，此方法能制作出 栅极耦合率较高的存储器，进而降低存储器的操作电压，提升其整体使用效能。
本发明的目的就是在提供一种浮置栅极的制造方法。
此方法包括下列步骤。首先，提供基底，基底中已形成多个隔离结构， 其突出于基底表面，且隔离结构之间的基底上已依序形成有隧穿介电层、第 一导体层与第一掩模层。然后，移除第一掩模层以暴露出第一导体层。再者，
于基底上形成第二掩模层，第二掩模层具有多个开口位于隔离结构间，且暴 露出第一导体层。继之，于基底上形成多个第二导体层以填满开口。最后， 移除第二掩模层。
依照本发明的优选实施例所述的浮置栅极的制造方法，上述的隧穿介电 层的材质例如是氧化硅。
依照本发明的优选实施例所述的浮置栅极的制造方法，上述的第一掩模 层的材质例如是氮化硅。
依照本发明的优选实施例所述的浮置栅极的制造方法，上述的第二掩模 层的材质例如是氧化硅。
依照本发明的优选实施例所迷的浮置栅极的制造方法，上述的于基底上 形成第二掩模层的方法例如是于基底上形成材料层，然后图案化材料层以形 成具有开口的第二掩模层。
依照本发明的优选实施例所述的浮置栅极的制造方法，上述的材料层的 形成方法例如是化学气相沉积法。
依照本发明的优选实施例所述的浮置栅极的制造方法，上述的第二导体 层的材质例如是掺杂多晶硅。
依照本发明的优选实施例所述的浮置栅极的制造方法，上述的于基底上 形成第二导体层的方法例如是于基底上形成导体材料层，且导体材料层填满 开口。然后，移除开口之外的部份导体材料层。
本发明的浮置栅极的制造方法可以使控制栅极与浮置栅极间的电容接 触面积增加，因此可提升存储器的栅极耦合率，进而使得元件的操作电压降低。
本发明的目的就是在提供一种存储器的制造方法。此方法包括下列步 骤。首先，提供基底，此基底上已依序形成有隧穿介电层、第一导体层与第 一掩模层。然后，图案化第一掩模层、第一导体层、隧穿介电层与基底，而 于基底中形成多个沟槽。再者，形成多个隔离结构填满沟槽。然后，移除第 一掩模层以暴露出第一导体层。接着，于基底上形成第二掩模层，第二掩模层具有多个开口位于隔离结构间，并暴露出第一导体层。继之，于基底上形 成多个第二导体层以填满开口。然后，移除第二掩模层。再来，于基底上形
成栅间介电层。之后，于栅间介电层上形成第三导体层。最后，图案化第三 导体层以形成控制栅极，并同时图案化第二导体层与第一导体层以形成多个
浮置栅极。
依照本发明的优选实施例所述的存储器的制造方法，上述的隧穿介电层 的材质例如是氧化硅。
依照本发明的优选实施例所述的存储器的制造方法，上述的第 一掩模层
例如是于基底上依序为氮化硅层(SiN)、氧化层、非结晶碳层(a-C)、氮氧化 硅/氧化硅层(SiON/SiO)以及底部抗反射涂布层(BARC)。
依照本发明的优选实施例所述的存储器的制造方法，上述的图案化第一 掩模层、第一导体层、隧穿介电层与基底，而于基底中形成沟槽的方法包括 下列步骤。首先，于第一掩模层上形成图案化光刻胶层。然后，以图案化光 刻胶层为掩模，移除部份底部抗反射涂布层、氮氧化硅/氧化硅层以及非结晶 碳层，直到暴露出氧化层，以形成图案化的底部抗反射涂布层、氮氧化硅/ 氧化硅层以及非结晶碳层。之后，以图案化的底部抗反射涂布层、氮氧化硅 /氧化硅层以及非结晶碳层为掩模，移除部分氧化层、氮化硅层、第一导体层 以及隧穿介电层，直到曝露出基底，以形成图案化的氧化层、氮化硅层、第 一导体层以及隧穿介电层。最后，以图案化的氧化层、氮化硅层、第一导体 层以及隧穿介电层为掩模，移除部分基底，以形成沟槽。
依照本发明的优选实施例所述的存储器的制造方法，上述的隔离结构的 形成方法例如是先于基底上形成绝缘材料层，其填满沟槽。然后，移除沟槽 以外的部分绝缘材料层。
依照本发明的优选实施例所述的存储器的制造方法，上述的第二掩模层 的材质例如是氧化硅。
依照本发明的优选实施例所述的存储器的制造方法，上述的于基底上形成第二掩模层的方法例如是先于基底上形成材料层。然后，图案化材料层以 形成具有开口的第二掩模层。
依照本发明的优选实施例所述的存储器的制造方法，上述的材料层的形成方法例如是化学气相沉积法。
依照本发明的优选实施例所述的存储器的制造方法，上述的第二导体层 的材质例如是掺杂多晶硅。
依照本发明的优选实施例所述的存储器的制造方法，上述的于基底上形 成第二导体层的方法例如是先于基底上形成导体材料层，且导体材料层填满
开口。然后，移除开口之外的部分导体材料层。
依照本发明的优选实施例所述的存储器的制造方法，上述的栅间介电层 的材质例如是氧化硅/氮化硅/氧化硅。
本发明的存储器制造方法，由于在第一导体层上形成第二导体层，且第 一导体层与第二导体层一起作为浮置栅极，可以使控制栅极与浮置栅极间的
电容接触面积增加，因此可提升存储器的栅极耦合率，进而使得元件的操作 电压降低。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优 选实施例，并配合所附图式，作详细说明如下。
图1A至图ll为依照本发明优选实施例所绘示的存储器制造方法的流程 剖面示意图。
附图标记说明
100基底102:隧穿介电层
102a:图案化的隧穿介电层104:第一导体层
104a:图案化的第一导体层106:第 一掩模层
108氮化硅賜a:图案化的氮化硅
110氧化层110a:图案化的氧化层
112非结晶碳层112a:图案化的非结晶碳层
114氮氧化硅或氧化硅层114a:图案化的氮氧化硅/氧化硅层
116底部抗反射涂布层116:图案化的底部抗反射涂布层
118a:沟槽118b:隔离结构
120第二掩模层122:开口
124第二导体层126:才册间介电层
128第三导体层130:控制栅极
132:浮置栅极
具体实施例方式
图1A至图ll为依照本发明优选实施例所绘示之存储器制造的流程剖面 示意图。
首先，请参照图1A，提供基底100，此基底100例如是硅基底。然后， 在基底100上依序形成一层隧穿介电层102、 一层第一导体层104与一层第 一掩模层106。隧穿介电层102的材质例如是氧化硅，其形成方法例如是热 氧化法。第一掩模层106例如是依序由氮化硅层108、氧化层110、非结晶 碳层H2、氮氧化硅/氧化硅层114以及底部抗反射涂布层116组成。其中， 氮化硅层108、氧化层110、非结晶碳层112、氮氧化硅/氧化硅层114等层 的形成方法例如是化学气相沉积法。底部抗反射涂布层116的形成方法例如 是旋转涂布法。
接着，请参照图1B,于第一掩模层106上形成图案化光刻胶层(未绘示)。 以图案化光刻胶层为掩模，移除部份底部抗反射涂布层116、氮氧化硅/氧化 硅层114以及非结晶碳层112，直到暴露出氧化层110,而形成图案化的底 部抗反射涂布层116a、氮氧化硅/氧化硅层114a以及非结晶碳层U2a。
随之，请参照图1C，以图案化的底部抗反射涂布层116a、氮氧化硅/氧 化硅层114a以及非结晶碳层112a为掩模，移除部分氧化层110、部分氮化 硅层108、部分第一导体层104以及部分隧穿介电层102，直到曝露基底100, 而形成图案化的氧化层110a、氮化硅层108a、第一导体层104a以及隧穿介 电层102a。
接着，请参照图1D,以图案化的氧化层110a、氮化硅层108a、第一导 体层104a以及隧穿介电层102a为掩模， 移除部分基底IOO,以形成沟槽118a。然后，请参照图1E，于基底IOO上形成一层绝缘材料层填满沟槽118a。 然后，移除沟槽118a以外的部分绝缘材料层，以形成隔离结构118b。绝缘 材料层的材质例如是氧化硅，其形成方法例如是化学气相沉积法。移除部分 绝缘材料层的方法例如是化学机械研磨法或回蚀刻法。在移除部分绝缘材料 层的步骤中，例如是以第一掩模层106作为研磨终止层或蚀刻终止层。
再者，请参照图1F,移除剩余的第一掩模层106,以曝露第一导体层
104a。移除第一掩才莫层106的方法例如是进行湿法蚀刻工艺以移除之。
继之，请参照图1G,于基底100上形成第二掩模层120。形成第二掩模 层120的方法例如是先在基底100上形成一层材料层(未绘示)。然后，图案 化材料层以于隔离结构118b间形成暴露第一导体层104a的多个开口 122。 其中，第二掩模层120的材质例如是氧化硅。材料层的形成方法例如是化学 气相沉积法。
接下来，请继续参照图1G。于基底IOO上形成一层导体层填满开口 122。 然后，移除开口之外的部分导体层，以形成第二导体层124。第二导体层124 的材质例如是掺杂的多晶硅。第二导体层124的形成方法例如是利用化学气 相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者采 用原位注入掺质的方式利用化学气相沉积法而形成之。当然，第二导体层124 的材质也可以是其他导体材料。移除部分导体层的方法例如是化学机械研磨 法或回蚀刻法。在移除部分导体层的步骤中，例如是以第二掩模层120作为 研磨终止层或蚀刻终止层。由于，第二导体层124未填满隔离结构118b之 间的间隙，当第二导体层124成为浮置栅极的一部分时，可以增大浮置栅极 的面积。因此，第二导体层124的形成可以增大后续工艺所完成的控制栅极 与浮置栅极间的电容接触面积，进而提升栅极耦合率。
然后，请参照图1H，移除第二掩模层120。移除第二掩模层120的方法 包括进行湿法蚀刻工艺，例如以氢氟酸作为蚀刻剂。接着，于基底100上形 成栅间介电层126，其材质例如是氧化硅/氮化硅/氧化硅。此栅间介电层126 的形成方法例如是先以热氧化法形成一层底氧化硅层，接着，再利用化学气 相沉积法形成一层氮化硅层，其后再于氮化硅层上形成顶氧化硅层。当然， 栅间介电层126的材质也可以是氧化硅、氧化硅/氮化硅或其他的介电材料。 继之，于栅间介电层126上形成第三导体层128。第三导体层128的材质例 如是掺杂多晶硅。第三导体层128的形成方法例如是利用化学气相沉积法形 成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者采用原位注入 掺质的方式利用化学气相沉积法而形成之。当然，第三导体层128的材质也 可以是其他导体材料。
最后，请参照图II,图案化第三导体层128以形成控制栅极130,并同 时图案化第二导体层124与第一导体层104a以形成多个浮置栅极132。后续 完成存储器的工艺为本领域技术人员所周知，在此不再赘述。
在上述实施例中，以第 一掩沖莫层106由多层的材料层构成为例做说明。
当然，第一掩模层106也可以是由单一层材料层所构成。
综上所述，本发明的存储器制造方法所形成的浮置栅极，由于可以使控制栅极与浮置柵极间的电容接触面积增加，因此可提升存储器的栅极耦合率，进而使得元件的操作电压降低。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何 本领域技术人员，在不脱离本发明的精神和范围内，当可作些许之更动与润 饰，因此本发明的保护范围当由所附权利要求所界定的为准。
权利要求
1. 一种浮置栅极的制造方法，包括提供基底，该基底中已形成多个隔离结构，该隔离结构突出于该基底表面，且该隔离结构之间的该基底上已依序形成有隧穿介电层、第一导体层与第一掩模层；移除该第一掩模层，以暴露出该第一导体层；于该基底上形成第二掩模层，该第二掩模层具有多个开口位于该隔离结构之间，且暴露出该第一导体层；于该基底上形成多个第二导体层，以填满该开口；以及移除该第二掩模层。
2. 如权利要求1所述的浮置栅极的制造方法，其中该隧穿介电层的材 质包括氧化硅。
3. 如权利要求1所述的浮置栅极的制造方法，其中该第一掩模层的材 质包括氮化硅。
4. 如权利要求1所述的浮置栅极的制造方法，其中该第二掩模层的材 质包括氧化硅。
5. 如权利要求1所述的浮置栅极的制造方法，其中于该基底上形成该 第二掩模层的方法包括于该基底上形成材料层；以及图案化该材料层以形成具有该开口的该第二掩模层。
6. 如权利要求5所述的浮置栅极的制造方法，其中该材料层的形成方 法包括化学气相沉积法。
7. 如权利要求1所述的浮置栅极的制造方法，其中该第二导体层的材 质包括捧杂多晶 硅。
8. 如权利要求5所述的浮置栅极的制造方法，其中于该基底上形成该 第二导体层的方法包括于该基底上形成导体材料层，且该导体材料层填满该开口；以及 移除该开口之外的部分该导体材料层。
9. 一种存储器的制造方法，包括 提供基底； 于该基底上依序形成隧穿介电层、第 一导体层与第 一掩模层； 图案化该第一掩模层、该第一导体层、该隧穿介电层与该基底，而于该基底中形成多个沟槽；形成多个隔离结构，以填满该沟槽；移除该第 一掩模层以暴露出该第 一导体层；于该基底上形成第二掩模层，该第二掩模层具有多个开口位于该隔离结构之间，并暴露出第一导体层；于该基底上形成多个第二导体层以填满该开口 ；移除该第二掩模层；于该基底上形成一栅间介电层； 于该栅间介电层上形成第三导体层；以及图案化该第三导体层以形成控制栅极，并图案化该第二导体层与该第一 导体层以形成多个浮置栅极。
10. 如权利要求9所述的存储器的制造方法，其中该隧穿介电层的材质 包括氧化硅。
11. 如权利要求9所述的存储器的制造方法，其中该第一掩模层于基底 上依序包括氮化硅、氧化层、非结晶碳层、氮氧化硅/氧化硅层以及底部抗反 射涂布层。
12. 如权利要求9所述的存储器的制造方法，其中图案化该第一掩模层、 该第一导体层、该隧穿介电层与该基底，而于该基底中形成该沟槽的步骤包 括于该第 一掩模层上形成图案化光刻胶层；以该图案化光刻胶层为掩模，移除部份该底部抗反射涂布层、该氮氧化 硅/氧化硅层以及该非结晶碳层，直到暴露出该氧化层，以形成图案化的该底 部抗反射涂布层、该氮氧化硅/氧化硅层以及该非结晶碳层；以图案化的该底部抗反射涂布层、该氮氧化硅/氧化硅层以及该非结晶碳 层为掩模，移除部分该氧化层、该氮化硅层、该第一导体层以及该隧穿介电 层，直到暴露出该基底，以形成图案化的该氧化层、该氮化硅层、该第一导 体层以及该隧穿介电层；以及以图案化的该氧化层、该氮化硅层、该第一导体层以及该隧穿介电层为 掩模，移除部分该基底，以形成该沟槽。
13. 如权利要求9所述的存储器的制造方法，其中该隔离结构的材质包 括氧化硅。
14. 如权利要求9所述的存储器的制造方法，其中形成该隔离结构的方 法包"t舌于该基底上形成绝缘材料层，该绝缘材料层填满该沟槽；以及 移除沟槽以外的部分该绝缘材料层。
15. 如权利要求9所述的存储器的制造方法，其中该第二掩模层的材质 包括氧化硅。
16. 如权利要求9所述的存储器的制造方法，其中于该基底上形成该第 二掩模层的方法包括于该基底上形成材料层；以及图案化该材料层以形成具有该开口的该第二掩模层。
17. 如权利要求9所述的存储器的制造方法，其中该材料层的形成方法 包括化学气相沉积法。
18. 如权利要求9所述的存储器的制造方法，其中该第二导体层的材质 包括掺杂多晶硅。
19. 如权利要求9所述的存储器的制造方法，其中于该基底上形成该第 二导体层的方法包括于该基底上形成导体材料层，且该导体材料层填满该开口；以及 移除该开口之外的部分该导体材料层。
20. 如权利要求9所述的存储器的制造方法，其中该栅间介电层的材质 包括氧化硅/氮化硅/氧化硅。
全文摘要
本发明揭示了一种浮置栅极的制造方法。此方法先提供基底，此基底已形成多个隔离结构，隔离结构突出于基底表面，而且隔离结构之间的基底上已依序形成有隧穿介电层、第一导体层与第一掩模层。然后，移除第一掩模层以暴露出第一导体层。接着，于基底上形成第二掩模层。第二掩模层具有多个开口位于隔离结构间，而且暴露出第一导体层。之后，于基底上形成多个第二导体层以填满开口。最后，移除第二掩模层。
文档编号H01L21/28GK101207030SQ200610171228
公开日2008年6月25日 申请日期2006年12月21日 优先权日2006年12月21日
发明者刘应励 申请人:力晶半导体股份有限公司