专利名称：一种降低模拟电路中寄生电容的方法
技术领域：
本发明涉及模拟电路版图设计领域，尤其涉及一种降低模拟电路中寄 生电容的方法。
背景技术：
本发明主要应用在模拟集成电路的版图设计及在半导体器件的实现 中。在模拟电路的物理实现过程中， 一些信号线上的寄生电容器件，通常 会很大程度的影响电路的性能，尤其是对一些比较敏感的高频信号，寄生 电容的影响就更加明显。信号线上的寄生电容会增加负载，降低工作频率 导致工作带宽变窄，并且会耦合到信号线上，降级信号的抗干扰能力。传
统的设计方法如图1所示。在P型衬底1上生长一层绝缘层2，绝缘层2 上面是信号线3 ，那么就会在P型衬底1和信号线3之间形成一个寄生电 容C，此寄生电容C的大小只与信号线3的面积A，绝缘层2的厚度d和 介电参数s有关。关系见下式
<formula>see original document page 3</formula>
根据上述公式，如果要减小C，就需要减小A或减小s ，或增加d。 对于任何一个成熟的工艺，s和d都是晶圆厂家固定的，不可能更改，唯 一的可能就是减小信号线3的面积A。而减小A会带来的问题是，增加了 该信号线3上的寄生电阻，和减小了电流的通道，间接导致电路的速度变 慢。因此，需要在保证工艺参数不改变，且信号线3寄生电阻和电流通道 不受影响的情况下来减小寄生电容。
发明内容
鉴于上述问题，本发明的目的是提供一种降低模拟电路中寄生电容的方法，其能在保证工艺参数不改变，且信号线的寄生电阻和电流通道的影 响不会变坏的情况下减小寄生电容。
本发明提出的一种降低模拟电路中寄生电容的方法，包括在半导体衬 底上生长一层绝缘层，然后在上述绝缘层上面制备信号线，其中还包括在
生长上述绝缘层之前引入N阱层，使上述N阱层位于上述绝缘层与上述 半导体衬底之间。
上述N阱层上制备有二极管，上述二极管的正极与高电压耦合，上述 二极管的负极与上述N阱层耦合。
与上述二极管耦合的电位可以是集成电路器件的供电电压。 上述半导体衬底为P型衬底。
本发明的降低模拟电路中寄生电容的方法，即在信号线与衬底之间引 入的N阱层会导致产生额外的寄生电容，上述额外的寄生电容与初始寄生 电容串连，这样在信号线和衬底之间就可以得到一个较小的寄生电容，从 而达到了减少信号线寄生电容的目的。相同的电路设计，信号线上寄生电 容的减少会带来很多好处，可以减小由于寄生电容存在而带来的负载，提 高工作频率，增加电路的工作带宽，并在很大程度上增加信号的抗干扰能力，使电路可以在更恶劣的环境下工作。利用本发明，在减少寄生电容的 同时，并没有增加版图的面积，即在改善信号的寄生电容的同时，没有增 加实现电路的成本。
下面结合附图，对本发明的具体实施方式
作进一步的详细说明。对于 所属技术领域的技术人员而言，从对本发明的详细说明中，本发明的上述 和其他目的、特征和优点将显而易见。
图1是传统的信号线与衬底的剖面图。
图2是本发明一实施例的增加一层N阱层后的信号线与衬底的剖面图。
图3是图2的等效电路图。
具体实施例方式
下面结合本发明所述方法的具体实施方式
对本发明做进一步说明。
先参照图2，该图是本发明一实施例的增加一层N阱层后的信号线与 衬底的剖面图。以半导体衬底为P型衬底1为例，在P型衬底1与绝缘层 2引入N阱层4，上述N阱层4和P型衬底1形成电容C1，并与原始电 容Cd串连。为了有效地利用Cl ，减少信号线3与衬底的原始电容Cd， N 阱层4必须交流浮(下称AC floating)。如果N阱层4不是AC floating, 则在交流(下称AC)情况下，N阱层4与P型衬底1的电位都是AC地， 那么相当于在N阱层4与P型衬底1之间的电容Cl的两个极板短路，Cl 对于减少信号线3与P型衬底1之间的寄生电容完全没有贡献。为了解决 这一问题，本实施例在N阱层4上制备了一个二极管5。 二极管5的正极 与高电压耦合，二极管5的负极与N阱层4耦合，使得N阱层4偏置在 一个比P型衬底1高的电位上。与二极管5耦合的电位可以是这个集成电 路器件的供电电压。这样就在信号线3和P型衬底1之间形成了 2个串连 的电容，分别为Cd和Cl，最后的总电容就是这两个电容的串连后的值 Cs:<formula>see original document page 5</formula>
因为Cs〈Cd，从而达到了减小信号线3与P型衬底1之间的寄生电容 的目的。
继续参照图3，该图是图2的直流(简称DC)、 AC情况下的等效电 路，A点表示N阱层4的电位。可以看到，在DC情况下，二极管5正向 导通，A点的电位为高。在AC情况下，二极管5反偏，A点仍保留高电 位，从而得到N阱层4的AC floating且电位高于P型衬底1 。
因此，根据本发明提出的降低模拟电路中寄生电容的方法，在减少寄 生电容的同时，并没有增加版图的面积，即在改善信号的寄生电容的同时， 又没有增加实现电路的成本。
当然，本发明还可有其他实施例，在不背离本发明精神及其实质的情 况下，所属技术领域的技术人员当可根据本发明作出各种相应的改变，但 这些相应的改变都应属于本发明的权利要求的保护范围。
权利要求
1.一种降低模拟电路中寄生电容的方法，包括在半导体衬底上生长一层绝缘层，然后在上述绝缘层上面制备信号线，其特征在于还包括在生长上述绝缘层之前引入N阱层，使上述N阱层位于上述绝缘层与上述半导体衬底之间。
2. 根据权利要求1所述的降低模拟电路中寄生电容的方法，其特征在于，上述N阱层上制备有二极管，上述二极管的正极与高电压耦合，上述二极管的负极与上述N阱层耦合。
3. 根据权利要求2所述的降低模拟电路中寄生电容的方法，其特征在于，与上述二极管耦合的电位是集成电路器件的供电电压。
4. 根据权利要求3所述的降低模拟电路中寄生电容的方法，其特征在于，上述半导体衬底为P型衬底。
全文摘要
一种降低模拟电路中寄生电容的方法，包括在半导体衬底上生长一层绝缘层，然后在上述绝缘层上面制备信号线，其中还包括在生长上述绝缘层之前引入N阱层，使上述N阱层位于上述绝缘层与上述半导体衬底之间。利用本发明，在减少寄生电容的同时，并没有增加版图的面积，即在改善信号的寄生电容的同时，没有增加实现电路的成本。
文档编号H01L21/822GK101174583SQ20061015039
公开日2008年5月7日 申请日期2006年11月1日 优先权日2006年11月1日
发明者吴小晔, 莉 周, 梅 李, 林满院 申请人:中兴通讯股份有限公司