专利名称：半导体元件及其操作方法
技术领域：
本发明涉及一种半导体元件及其操作方法，且特别是涉及一种高压元件 及其操作方法。
背景技术：
随着集成电路的蓬勃发展，半导体晶体管的应用日益广泛，对于电冰箱、 电灯、汽车电子零件、显示器等产品而言，便需要使用能够耐高压的高压元 件。此外，为了提供驱动各种电子装置所需的不同电压并降低制造成本，在 集成电路的设计上，还可以将高压元件与低压元件制作在同一片芯片上。
一般的高压元件主要是利用隔离层以加大源极/漏极区和栅极之间的距离，用以降低通道内的横向电场；或是在隔离层下方的漂移区(DriftRegion) 形成浅掺杂区，以作为降压之用，使元件在高电压的状况下，不致发生电击 穿(Breakdown)等现象。
然而，由于此种浅掺杂区的深度有限，而需要拉长其横向宽度，加上其 掺杂物的浓度低，更会导致元件内部的电阻提高，使得高压元件的操作速度 大受影响。
另外，为了适应市场的需求，需要开发一种即使栅极接地、浮置的状态 下，仍然能够自行开启(self turn on)的耗尽型(depletion mode)高压元件。现有 技术通常是利用在高压元件的沟道区，注入浅掺杂的N型掺杂物来形成此种 高压元件。但是，这种方法会造成结的击穿电压(breakdownvoltage)下降，使 高压元件只能够耐受约200-300伏特的电压，而无法在电压更高的状况下 运作。
发明内容
有鉴于此，依照本发明实施例的目的就是提供一种半导体元件，可以提 高元件的击穿电压。
依照本发明实施例的再一目的是提供一种半导体元件的操作方法，可以在栅极浮置的状态下，自行开启，并且驱动耦接的控制电路。
依照本发明实施例的又一目的是提供一种半导体元件，此元件的击穿电 压高，且具有仅施加漏极电压即可自行开启的功能。
本发明提出一种半导体元件，设置于单一芯片上，包括第一型基底与设 置于其上的高压元件。高压元件包括第二型阱、第一型主体区、第二型源极、 第二型漏极、隔离结构、第一型顶层与第一栅极。第二型阱设置于第一型基 底中，且第二型阱的掺杂物浓度约大于1015/立方厘米。第一型主体区设置于 第二型阱一侧的第一型基底中，与第二型阱分离。第二型源极设置于第一型
主体区内；第二型漏极则设置于第二型阱内。隔离结构设置于第二型源极与 第二型漏极之间的第一型基底中，且位于第二型阱上。第一型顶层设置于第 二型阱顶部、较靠近第一型主体区一側的第一型基底中，且第一型顶层位于 隔离结构下方。而第 一栅极则设置于第二型源极与第 一型顶层之间的第 一型 基底上。
上述半导体元件中，第二型阱与第一型主体区相距约10nm。第二型阱 轮廓侧壁与隔离结构側壁相距约8.5,。第一型主体区与第二型源极重叠的 部分约为4pm。
上述半导体元件中，第一型阱区的掺杂物浓度约介于1015/立方厘米~ 3xl015/立方厘米之间。
上述半导体元件中，第一栅极与第二型阱至少重叠有一距离，并延伸覆 盖于隔离结构上。
上述半导体元件中，高压元件的击穿电压约大于等于600伏特。
上述半导体元件中，还包括设置于第一型基底上的低压元件，低压元件 耦接高压元件，其包括了设置于第一型基底中的二第二型重掺杂区，以及设 置于二第二型重掺杂区之间的第 一型基底上的第二栅极。
上述半导体元件中，还包括隔离层，设置于二N型重掺杂区至少其中之 一与栅极之间。隔离层还可以对称地设置于第二栅极与二 N型重掺杂区之间。
上述半导体元件中，低压元件的击穿电压约大于等于30伏特。
上述半导体元件中，第一型为P型，第二型为N型。或者第一型为N 型，第二型为P型。
本发明提出一种半导体元件的操作方法，适用于操作单一芯片上耦接的高压元件与控制电路，其中高压元件包括源极、漏极与栅极，操作方法例如 是先于栅极与漏极为浮置的状态下，施加漏极电压于漏极，使高压元件自行 开启，其中漏极电压约大于20伏特，且漏极至源极的电流充电源极。之后 以源极的源极电压作为控制电路的电源，当源极电压大于控制电路的启始电 压，即驱动控制电路。
上述半导体元件的操作方法中，控制电路还包括于驱动之后，施以栅极 反馈信号。此反馈信号可以是频率信号。
上述半导体元件的操作方法中，高压元件的击穿电压约大于等于600伏 特。漏极电压约大于60伏特。启始电压约大于0.8伏特，或是约大于3伏特。
上述半导体元件的操作方法中，控制电路包括低压元件。此低压元件的 击穿电压约大于等于30伏特，或是约大于等于5伏特。
本发明提出另一种半导体元件，设置于单一芯片上，包括P型基底、高 压元件与低压元件。P型基底包括高压元件区与低压元件区。高压元件设置 于高压元件区，包括了N阱、P型主体区、N型源极、N型漏极、隔离结构、 P型顶层与4册才及。
其中，N阱设置于P型基底中，且N阱的掺杂物浓度约介于1015/立方 厘米 3xlO"/立方厘米之间。P型主体区设置于N阱一侧的P型基底中，与 N阱分离。N型源极设置于P型主体区内；N型漏极则设置于N阱内。隔离 结构设置于N型源极与N型漏极之间的P型基底中，且位于N阱上。P型 顶层设置于N阱顶部、较靠近P型主体区一側的P型基底中，且P型顶层 位于隔离结构下方。至于栅极是设置于N型源极与P型顶层之间的P型基 底上。
高压元件于栅极、N型源极浮置的状态下，当N型漏极的漏极电压约大 于20伏特时，具有自行开启的功能，且由N型漏极通往N型源极的电流， 能够充电N型源极。
而低压元件设置于低压元件区，耦接高压元件，且N型源极的源极电压 即为低压元件的电源。
上述半导体元件中，低压元件于驱动之后，还具有施以栅极反馈信号的 作用。此反^t赍信号可以是频率信号。
上述半导体元件中，高压元件的击穿电压约大于等于600伏特。低压元 件的击穿电压约大于等于3 0伏特。漏极电压约大于60伏特。
上述半导体元件中，N阱与P型主体区相距约lOpm。 N阱l仑廓側壁与 隔离结构侧壁相距约8.5,。 P型主体区与N型源极重叠的部分约为4pm。
上述半导体元件中，栅极与N阱至少重叠有一距离，并延伸覆盖于隔离 结构上。
本发明因于高压元件中形成了一层第一型顶层，故可形成耗尽区而降低 漏极电压，使得第二型阱的深度与浓度可以提高，加快元件的操作速度。另 外，由于第二型阱与第一型主体区之间夹着第一型基底，还可以拉高元件的 击穿电压。
再者，上述半导体元件可以利用于高压元件的漏极所施加的电压，使高 压元件自行开启，进而驱动耦接的控制电路(低压元件)，具有无须额外供 应电源的优点。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实 施例，并配合附图，作详细说明如下。
图1是绘示本发明实施例的一种半导体元件的剖面示意图。 图2是绘示本发明实施例的一种半导体元件的电路简图。
简单符号说明100:P型基底
103:高压元件区
105:低压元件区
107、210:高压元件
109:低压元件
110、117: N阱
115:P型主体区
120:N型漏极
123:N型源极
125、127: N型掺杂区
130、135、 137:隔离结构
140、145、 217:栅极
213:源极215:漏极 220:控制电路
具体实施例方式
图1是绘示本发明实施例的一种半导体元件的剖面示意图。
请参照图1，本实施例的半导体元件设置于单一芯片上，元件包括了 P 型基底100、高压元件107与低压元件109。 P型基底100包括高压元件区 103与低压元件区105。 P型基底100例如是半导体硅基底。
高压元件107设置于高压元件区103,包括N阱llO、 P型主体区115、 N型源极120、 N型漏极123、隔离结构130、 P型顶层135与栅极140。高 压元件的击穿电压约大于等于600伏特。
其中，N阱IIO设置于P型基底100中，且N阱IIO的掺杂物浓度约大 于1015/立方厘米。在一实施例中，N阱110的掺杂物浓度约介于1015/立方 厘米-3xlO"/立方厘米。N型掺杂物例如是磷离子或砷离子。
P型主体区115设置于N阱110 —侧的P型基底100中，与N阱110 分离。也就是说，N阱110与P型主体区115之间夹着一部分的P型基底 100。在一实施例中，N阱IIO与P型主体区115之间的距离例如是l(Him。
P型主体区115中掺杂有低浓度的P型掺杂物，如硼离子或铟离子。P 型主体区115的掺杂物浓度高于P型基底100的掺杂物浓度。
N型源极120设置于P型主体区115内，N型漏极123设置于N阱U0 内。N型源极120、 N型漏极123掺杂有N型掺杂物，如磷离子或砷离子， 其掺杂物浓度大于N阱110。 N型源极120与P型主体区115重叠的部分约 为4um。
隔离结构130设置于N型源极120与N型漏极123之间的P型基底100 中，且位于N阱110上。隔离结构130的材料例如是氧化硅等绝缘材料。在 一实施例中，隔离结构130侧壁与N阱110轮廓侧壁间的距离例如是8.5}im。
P型顶层135设置于N阱110顶部、较靠近P型主体区115—侧的P型 基底100中，且P型顶层135位于隔离结构130下方。这一层P型顶层135 与其下方的N阱IIO可以产生耗尽区，从而降低漏才及电压。如此一来，N阱 110的掺杂物浓度与深度可以提高，从而降低通道区的阻值，加快高压元件 的操作速度。
栅极140 i殳置于N型源才及120与P型顶层135之间的P型基底100上。 在一实施例中，栅极140还可以延伸覆盖于隔离结构130上方，如图l所示。 栅极140的材料例如是掺杂多晶硅之类的导体材料。
低压元件109是设置于低压元件区105。低压元件109包括二个N型重 掺杂区125、 127与栅极145。此处所称的"低压"，是相对于上述高压元件 107的命名，低压元件109的击穿电压可以是大于等于30伏特或是5伏特， 其端视元件的需求而定。
N型重掺杂区125、 127设置于P型基底100中，分别作为低压元件109 的源极(N型重掺杂区125)与漏极(N型重掺杂区127)。在一实施例中， 低压元件109还包括了 N阱117，设置于P型基底100中，而N型重掺杂区 125、 127则设置于此N阱117中。N型重掺杂区125、 127例如是掺杂有N 型掺杂物例如是磷离子或砷离子。
低压元件109的栅极145设置于N型重掺杂区125、 127之间的P型基 底100上。栅极145的材料例如是掺杂多晶硅之类的导体材料。
栅极145与N型重掺杂区125 (源极)、127 (漏极)之间例如是对称 地设置有隔离结构135、 137。在一实施例中，也可以仅于栅极145与源极(N 型重掺杂区125)之间设置隔离结构135,而无须于栅极145与漏极(N型 重掺杂区127)之间设置隔离结构137。
值得一提的是，上述的各构件的导电型(如P型基底IOO、 N阱llO、 P 型主体区115等等)仅为例示的说明，也就是说，实施例中的导电型可以互 换，P型构件可以是N型构件，配合上原先是N型的构件则置换为P型构 件，惟本发明的特征仍维持不变。
上述半导体元件的高压元件107由于在N阱IIO的顶部、隔离结构130 下方设置了一层P型顶层135,故可形成耗尽区而降低漏极电压，使得N阱 110的深度与浓度得以增加，进而降低通道区的电阻，加快元件的反应时间 与操作速度。
另一方面，由于P型主体区115与N阱110彼此分离，两者之间夹着一 部分的P型基底1OO，如此一来，可以进一步提高结的击穿电压，使得高压 元件能够耐受更高的电压，其最小击穿电压可以到达600伏特以上。
以下说明本发明实施例的半导体元件的操作方法，图2是绘示此半导体 元件的电路简图。
请参照图2,高压元件210与控制电路220耦接，高压元件210包4舌源 极213、漏极215与栅极217，高压元件210的详细结构可以参考上述实施 例的高压元件107。控制电路220例如包括上述实施例的低压元件109。
此操作方法例如是于高压元件210的栅极217与源极213浮置的状态下， 施加漏极电压于漏极215。漏极电压例如是约大于20伏特，漏极电压通过N 阱110 (请参考图1 )耦合至栅极217，而使高压元件210得以自行开启。由 于高压元件210的沟道已开启，因此，自漏极215通往源极213的电流会提 高源极213的电位，充电源极213。在一实施例中，漏极电压还可以是约大 于60伏特。
高压元件210的源极电压是作为控制电路220的电源，当源极电压大于 控制电路220的启始电压，便会驱动此控制电路220，使控制电路220开始 进行运作。启始电压例如是0.8伏特，或者是3伏特。
在一实施例中，控制电路220启动之后，还可以施以高压元件210的栅 极217反馈信号，回过头来控制高压元件2]0的开启或关闭。反馈信号可以 是频率信号，周期性地于栅极217输入信号。
特别注意的是，上述电压值是用来说明实施例中的情形，其并非用以限 定本发明。
上述实施例的半导体元件的操作，可以利用施加于高压元件210的漏极 电压，自行开启高压元件210,而无须额外在栅极217与源极213施加电压。 再者，高压元件210自行开启之后，还能够充电源极以产生源极电压，进而 驱动耦接的控制电路220。
换言之，整个高压元件210与控制电路220的启动，仅需于高压元件210 的漏极215端施以电压，便能够使高压元件自行开启，并且驱动控制电路 220。此种电路设计与操作模式可以达到简化电路的功能，同时还可以增加 电源管理的简便性。
此外，由于高压元件210的最小击穿电压在600伏特以上，更可以广泛 地应用在多种电子产品。
虽然本发明以优选实施例揭示如上，然而其并非用以限定本发明，本领 域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与修改，因 此本发明的保护范围应当以所附权利要求所界定者为准。
权利要求
1.一种半导体元件，设置于单一芯片上，包括第一型基底；以及高压元件，设置于该第一型基底上，包括第二型阱，设置于该第一型基底中，且该第二型阱的掺杂物浓度约大于1015/立方厘米；第一型主体区，设置于该第二型阱一侧的该第一型基底中，与该第二型阱分离；第二型源极，设置于该第一型主体区内；第二型漏极，设置于该第二型阱内；隔离结构，设置于该第二型源极与该第二型漏极之间的该第一型基底中，且位于该第二型阱上；第一型顶层，设置于该第二型阱顶部、较靠近该第一型主体区一侧的该第一型基底中，且该第一型顶层位于该隔离结构下方；以及第一栅极，设置于该第二型源极与该第一型顶层之间的该第一型基底上。
2. 如权利要求1所述的半导体元件，其中该第二型阱与该第一型主体区相距约10um
3. 如权利要求1所述的半导体元件，其中该第二型阱轮廓側壁与该隔 离结构側壁相距约8.5um。
4. 如权利要求1所述的半导体元件，其中该第一型主体区与该第二型源极重叠的部分约为4um。
5. 如权利要求1所述的半导体元件，其中该第一型阱区的掺杂物浓度 约介于Ten to the fifth power /立方厘米 3xTen to the fifth power /立方厘米之间。
6. 如权利要求1所述的半导体元件，其中该第一栅极与该第二型阱至少重叠有一距离，并延伸覆盖于该隔离结构上。
7. 如权利要求1所述的半导体元件，其中该高压元件的击穿电压约大 于等于600伏特。
8. 如权利要求1所述的半导体元件，还包括低压元件，设置于该第一 型基底上，耦接该高压元件，该低压元件包括二个第二型重掺杂区，设置于该第一型基底中；以及第二栅极，设置于该二个第二型重掺杂区之间的该第一型基底上。
9. 如权利要求8所述的半导体元件，还包括隔离层，设置于该二个第二型重掺杂区至少其中之一与该第二栅极之间。
10. 如权利要求9所述的半导体元件，其中该隔离层对称地设置于该第二栅极与该二个第二型重掺杂区之间。
11. 如权利要求8所述的半导体元件，其中该低压元件的击穿电压约大于等于30伏特。
12. 如权利要求1所述的半导体元件，其中该第一型为P型，该第二型为N型。
13. 如权利要求1所述的半导体元件，其中该第一型为N型，该第二型为P型。
14. 一种半导体元件的操作方法，适用于操作单一芯片上耦接的高压元件与控制电路，其中该高压元件包括源极、漏极与4册极，该操作方法包括于该栅极与该漏极为浮置的状态下，施加漏极电压于该漏极，使该高压 元件自行开启，其中该漏极电压约大于20仗特，且该漏极至源极的电流充电该源;級；以及以该源极的源极电压作为该控制电路的电源，当该源极电压大于该控制电路的启始电压，即驱动该控制电路。
15. 如权利要求14所述的半导体元件的操作方法，其中该控制电路还包括于驱动之后，施以该栅极反馈信号。
16. 如权利要求15所述的半导体元件的操作方法，其中该反馈信号为频 率信号。
17. 如权利要求14所述的半导体元件的操作方法，其中该高压元件的击穿电压约大于等于600伏特。
18. 如权利要求14所述的半导体元件的操作方法，其中该漏极电压约大于60伏特。
19. 如权利要求14所述的半导体元件的操作方法，其中该启始电压约大于0.8伏特。
20. 如权利要求14所述的半导体元件的操作方法，其中该启始电压约大于3伏特。
21. 如权利要求14所述的半导体元件的操:作方法，其中该控制电路包括 低压元件。
22. 如权利要求21所述的半导体元件的操作方法，其中该低压元件的击 穿电压约大于等于30伏特。
23. 如权利要求21所述的半导体元件的操作方法，其中该低压元件的击 穿电压约大于等于5伏特。
24. —种半导体元件，设置于单一芯片上，包括 P型基底，该P型基底包括高压元件区与低压元件区； 高压元件，设置于该高压元件区，包括N阱，设置于该P型基底中，且该N阱的掺杂物浓度约介于1015/立方厘米~ 3xl0立方厘米之间；P型主体区，设置于该N阱一側的该P型基底中，与该N阱分离； N型源极，设置于该P型主体区内；N型漏极，设置于该N阱内；隔离结构，设置于该N型源极与该N型漏极之间的该P型基底中，且 位于该N阱上；P型顶层，设置于该N阱顶部、较靠近该P型主体区一侧的该P型基底 中，且该P型顶层位于该隔离结构下方；以及栅极，设置于该N型源极与该P型顶层之间的该P型基底上，其中，该高压元件于该栅极、该N型源极浮置的状态下，当该N型漏 极的漏极电压约大于20伏特时，具有自行开启的功能，且由该N型漏极通 往该N型源极的电流，能够充电该N型源极；以及低压元件，设置于该低压元件区，耦接该高压元件，且该N型源极的源 极电压即为驱动该〗氐压元件的电源。
25. 如权利要求24所述的半导体元件，其中该低压元件于驱动之后，还 具有施以该栅极反馈信号的作用。
26. 如权利要求25所述的半导体元件，其中该反馈信号为频率信号。
27. 如权利要求24所述的半导体元件，其中该高压元件的击穿电压约大于等于600伏特。
28. 如权利要求24所述的半导体元件，其中该低压元件的击穿电压约大于等于30伏特。
29. 如权利要求24所述的半导体元件，其中该漏极电压约大于60伏特。
30. 如权利要求24所述的半导体元件，其中该N阱与该P型主体区相距约lOμm。
31. 如权利要求24所述的半导体元件，其中该N阱轮廓侧壁与该隔离 结构侧壁相距约8.5μm。
32. 如权利要求24所述的半导体元件，其中该P型主体区与该N型源 才及重叠的部分约为4μm。
33. 如权利要求24所述的半导体元件，其中该栅极与该N阱至少重叠 有一距离，并延伸覆盖于该隔离结构上。
全文摘要
一种半导体元件的操作方法，适用于操作单一芯片上耦接的高压元件与控制电路。高压元件包括了源极、漏极与栅极。此操作方法是先于栅极与源极为浮置的状态下，施加漏极电压于漏极，使高压元件自行开启，其中漏极电压约大于20伏特，且漏极至源极的电流充电源极。此源极的电压是作为控制电路的电源，当源极电压大于控制电路的启始电压，即驱动控制电路。
文档编号H01L27/088GK101174627SQ200610136599
公开日2008年5月7日 申请日期2006年10月31日 优先权日2006年10月31日
发明者黄志仁 申请人:联华电子股份有限公司