专利名称：：多级互连的可靠性测试结构的利记博彩app
技术领域：
：本发明涉及一种用于对多级互连结构的集成度进行测试的方法和系统。更具体地说，本发明提供了一种用于对由电迁移引起的互连结构的导电击穿进行测试的方法和装置，但是应该理解，本发明具有更广的应用范围。
背景技术：
：集成电路已从制造在硅单芯片上的少数互连器件发展到数百万的器件。现在的集成电路提供了远远超过最初想象的性能和复杂度。为了实现对复杂度和电路密度(即，能封装到给定芯片面积上的器件数目)的提高，也称作器件"几何形状"的最小的器件特征尺寸随着每一代集成电路而变提高电路密度不仅提高了IC的复杂度和性能，还向消费者提供了更低成本的部件。集成电路或芯片的制造设备可价值数亿甚至数十亿美元。每个制造设备会具有一定的晶片产量，并且在每个晶片上会具有一定数目的IC。因此，通过使集成电路的单个器件更小，可在每个晶片上制造更多的器件，由此增加了制造设备的产量。由于在集成电路制造中使用的每个工艺都具有局限性，所以使器件更小很有挑战性。也就是说，给定的工艺通常仅适于确定的特征尺寸，因此，需要改变工艺或者器件布局。此外，由于器件要求越来越快的设计，在确定的传统工艺和用于晶片可靠性的测试过程中，存在着包括测试限制的工艺。仅作为例子，只要铝金属层已经在第一集成电路器件中使用，铝金属层就可以是用于半导体器件的材料的选择。因为铝具有良好的导电性且可以粘附在介质材料以及半导体材料上，所以铝已经成为一种选择。最近，铝金属层已经部分地由铜互连来代替。铜互连与低k介质材料一起用来形成先进的常规半导体器件。铜比铝具有更小的电阻值，从而通过铜互连高速传播信号。随着器件越来越小且对集成的要求越来越高，铜和低k介质材料的限制包括不希望的Ql或者其它导电材料向集成电路的其它部分中的迁移。因此，通常将导电铜的特征部嵌在诸如氮化硅(SiN)的阻挡材料内，这样，可以阻止铜扩散。在CMP后的铜表面和SiN盖层上的Qi位错是影响铜后端可靠性失效和电失效的最致命的机制之一。这种失效的一个例子是通过HTOL加速测试使两个或者多个金属线局部桥接。由电迁移引发的Cu位错的例子包括铜物质迁移，晶粒(gmin)生长期间的空隙形成以及晶粒边界的重组。对Cu位错进行控制是提高由与其相关的失效模式引起的可靠性和成品率问题的关键解决方案。图1A示出在介质4内形成的并由覆盖(overlying)的氮化硅阻挡层6密封的铜特征部2的简化横截面图。图1A示出在铜中出现的诸如小丘8和空隙10的形貌可以导致不均匀的厚度和覆盖的SiN阻挡层的平坦度。因此，当含铜结构有电流通过时，沿铜的晶粒边界的释放会产生不希望的迁移，破坏SiN阻挡层。图1B是示出电流通过后的铜位错引起的金属桥接的横截面的电子显微镜照片。图1B示出在不进行铜位错控制的情况下制造的受电的金属线，其中可以看到在沟槽之外的铜迁移。这种迁移会导致电路短路，也会影响芯片功能。应避免图1A所示的器件的突然且破坏性的失效。因此，工程师开发了用于对预计会在经受电势差的器件内出现的迁移效应进行估算的测试。这些测试涉及施加电压来测试芯片上的结构。并非旨在在芯片正常工作状态下使这些测试结构工作，而是使测试结构单独出现，以允许施加加速电压来评估会发生的迁移效应。通常，需要有分离的测试结构以针对每个导电层中的迁移来估算电势。多个这种测试结构占据了芯片上珍贵的空间，而将这些空间分配给芯片会更有益。如上所述，可以看出，期望有改进的用于预测半导体器件可靠性的技术和测试结构。
发明内容根据本发明的实施例涉及允许在多个互连金属层中的电迁移效应进行测试的方法和结构。根据本发明的测试结构的实施例至少包括通过测试结构的不同金属层的两个部分。每个部分分别包括为接收加载电压和感测电压而配置的节点。对这些节点选择性地施加加载电压和感测电压可以迅速、准确地检测在每个金属层中的迁移。根据本发明互连测试结构的实施例包括形成在衬底上的第一金属层，该第一金属层具有第一部分和第二部分。第二金属层形成在衬底上，该第二金属层具有第一部分和第二部分。介质层位于第一金属层与第二金属层之间。第一导电通路通过介质层而延伸，以与第一金属层的第一部分和第二金属层的第一部分接触。第二导电通路通过介质层而延伸，以与第二金属层的第一部分和第一金属层的第二部分接触。第三导电通路通过介质层而延伸，以与第一金属层的第二部分和第二金属层的第二部分接触，其中第一金属层和第二金属层没有配置成与衬底上的互连结构电连通。根据本发明的电迁移测试方法的实施例包括在衬底上设置测试结构，该测试结构包括具有第一部分和第二部分的第一金属层，以及具有第一部分和第二部分的第二金属层。该测试结构还包括在第一和第二金属层之间的介质层；以及第一导电通路，其通过介质层而延伸，以与第一金属层的第一部分和第二金属层的第一部分接触。该测试结构还包括第二导电通路，其通过介质层而延伸，以与第二金属层的第一部分和第一金属层的第二部分接触。该测试结构还包括第三导电通路，其通过介质层而延伸，以与第一金属层的第二部分和第二金属层的第二部分接触。对第一金属层和第二金属层中之一的第一部分和第二部分中的一个施加加载电压，以及检测第一金属层和第二金属层中之一的第一部分和第二部分中另一个随时间变化的感测电压，其中变化的感测电压反映了在第一和第二金属层中的至少一个中的电迁移。根据本发明用于制造互连测试结构的方法的实施例包括将衬底上的下层金属图案化，以形成不与第一金属层的其它部分接触的第一部分和第二部分。在第一金属层之上形成介质层，以及形成第一导电通路，其通过介质层而延伸，以与第一金属层的第一部分的第一端接触。形成第二导电通路，其通过介质层而延伸，以与第一金属层的第一部分的第二端接触。形成第三导电通路，其通过介质层而延伸以与第一金属层的第二部分的第一端接触。将介质层上的第二金属层图案化，使得第二金属层的第一部分接触第一导电通路，第二金属层的第二部分的第一端接触第二导电通路，且第二金属层的第二部分的第二端接触第三导电通路。参考下面的详细描述和附图，可以更全面地理解本发明的各种其它目的、特征和优点。图1A是因热循环而出现不希望的铜迁移的铜结构的简化横截面图。图1B是示出由铜位错引起的金属桥接的橫截面的电子显微镜照片。图2A示出用于对半导体器件的上层金属(Metal一2)中的迁移进行测试的传统结构的简化平面图。图2B示出图2A的传统测试结构的简化横截面图。图3A是示出用于对半导体器件的下层金属(Metal一l)中的迁移进行测试的传统结构的简化平面图。图3B示出图3A的传统测试结构的简化横截面图。图4示出对典型迁移测试的失效与时间的累计失效率的曲线图。图5A示出用于测试对半导体器件的两个金属层(Metal一1和Metal—2)或者任意一个中的迁移进行测试的结构实施例的简化平面图。图5B是图5A所示测试结构的实施例的简化横截面图。图6是半导体衬底的平面图，该半导体衬底承载了具有在其上制造了根据本发明实施例的测试结构的芯片。图6A是在图6所示衬底上制造的一个芯片的简化放大图。具体实施例方式通常，金属化互连结构的测试要对不同的失效机理进行研究。例如，失效点可能在连接不同金属线的通路的顶部或者底部的附近，也可能沿金属线本身。在此引用如下文献的全部内容供参考标题为"IsothermalElectromigrationTestProcedure"的EIA/正DEC标准EIA/正SD61(1997年4月)。该文档描述用于沿互连结构的金属化部件线估算电迁移(EM)的标准化测试。特别是，该测试描述了用于对沿互连结构的金属化部件线的电迁移(EM)进行估算的标准化测试。特定地，该测试用于识别沿着相对较长的金属线发生的电迁移，例如，长度为200pm或者更大，且典型为800,或者更大的金属线(piece)。通过在测试结构的加载节点施加加载电压来产生电迁移，然后，在感测点接收反映由金属材料的电迁移导致的变化电阻的感测电压，而执行该EM测试。通常，利用不同金属层的测试结构来识别沿不同金属层的EM。图2A示出用于测试半导体器件的上层金属(Metal_2)中的电迁移的第一传统结构的简化平面图。图2B示出图2A所示传统测试结构的简化横截面图。特定地，传统测试结构200包括形成在衬底201上的下层金属202。在此，术语衬底通常用来指具有事先在其上形成的一层或者多层的加工片(workpiece)。通过层间介质206将下层金属202与上层金属204分离。导电通路208a允许在下层金属202的第一部分202a与具有在典型条件下观测EM所需长度的上层金属204之间建立电导通。导电通路208b允许在上层金属204与下层金属202的第二部分202b之间建立电导通。下层金属202的第一部分202a特征在于第一加载节点(Fl)和第一感测节点(Sl)。加载节点F1具有较大尺寸，以允许以较高电压进行偏置。下层金属202的第二部分202b特征在于第二加载节点(F2)和第二感测节点(S2)。同样，加载节点F2具有较大尺寸，以允许以较高(加载)电压进行偏置。配置了图2A—B中所示的传统测试结构200，以在该测试结构的上部金属线中识别出电迁移的存在，并推断实际互连结构的上部金属线中的电迁移。特定地，对加载电压节点Fl施加加载偏压，然后，在电压节点S1感测产生的电压。根据欧姆定律由在电压节点Sl感测的电压随时间的变化所反映的上部线的电阻变化表示在上部线中电迁移的存在。同样地，可以在加载电压节点F2在穿过金属层的另一个方向上施加加载偏压，并在电压节点S2感测产生的电压。根据欧姆定律由在电压节点S2感测的电压随时间的变化所反映的上部线电阻的变化表示已在上部线中出现了电迁移。为了识别互连结构的下部金属化部分中的电迁移，传统上使用不同的测试结构。图3A示出用于测试半导体器件的下层金属(Metal—1)上的迁移的传统结构的简化平面图。图3B示出图3A所示传统测试结构的简化横截面图。特定地，传统测试结构300包括形成在衬底301上的下层金属302。在此，术语衬底通常用来指具有事先在其上形成的一层或者多层的加工片。通过层间介质306使下层金属302与上层金属304分离。导电通路308a允许在上层金属304的第一部分304a与具有在典型条件下观测EM所需长度(即，2200|im)的下层金属302之间建立电导通。导电通路308b允许在下层金属302与上层金属304的第二部分304b之间建立电导通。配置了图3A—B所示的传统测试结构300，以在该测试结构的下部金属线中识别出电迁移的存在，并推断实际互连结构的下部金属线中的电迁移。特定地，对加载电压节点F1施加加载偏压，然后，在电压节点S1感测产生的电压。根据欧姆定律由在电压节点Sl感测的电压随时间的变化所反映的下部线的电阻变化表示在下部线中电迁移的存在。可选地，可以在加载电压节点F2在穿过金属层的另一个方向上施加加载偏压，并在电压节点S2感测产生的电压。根据欧姆定律由在电压节点S2感测的电压随时间的变化所反映的下部线的电阻变化表示已在下部线中出现了电迁移。图4示出针对典型传统电迁移测试的失效与时间的累计失效率的曲线图。特定地，在图4中，用于失效的标准是电阻变化(AR)大于或者等于互连结构表现的原始电阻(Ro)的20%。用于合格/失效的判据是寿命为0.1%〉10-yr@110°C，Jop，这意味着在10年的时期内可接受的失效率低于或者等于千分之一。在图4所示的曲线图中，互连结构通过该标准。特定地，曲线与X轴的交点大于IO，意味着第一预期失效将在十年之后出现。根据本发明的方法和结构的实施例组合为一个测试结构，其具有由图2A-B和3A—B所示的不同传统测试结构实现的功能。图5A示出用于对互连结构的下部和上部的两个金属层(MetalJ和Meta1—2)或任意一个进行电迁移测试的结构的实施例的简化平面图。图5B是图5A所示测试结构实施例的简化横截面图。测试结构500包括形成在衬底501上的下层金属(Metal—1)502。在此，术语衬底通常用来指具有事先在其上形成的一层或者多层的加工片。通过层间介质506使下层金属502与上层金属(Metal—2)504分离。下层金属502包括分离的部分502a和502b，其每个均具有足以在测试条件下观测电迁移的长度。下部金属线502的第一部分502a包括加载电压节点Fl和感测电压节点Sl。下部金属线的第二部分502b包括加载电压节点F2和感测电压节点S2。上层金属504包括分离部分504a和504b，其每个均具有足以在测试条件下观测电迁移的长度。上部金属线504的第一部分504a包括加载电压节点F3和感测电压节点S3。上部金属线的第二部分504b包括加载电压节点F4和感测电压节点S4。第一导电通路508a允许在下层金属502的第一部分502a与上层金属504的第一部分504a之间建立电导通。第二导电通路508b允许在上层金属504的第一部分504a与下层金属502的第二部分502b之间建立电导通。第三导电通路508c允许在下层金属502的第二部分502b与上层金属504的第二部分504b之间建立电导通。配置了图5A—B所示的测试结构500，以在该测试结构的下部和上部金属线中或其中的一个中识别出电迁移的存在，并推断实际互连结构中的电迁移的存在。特定地，通过对不同端子选择性的施加加载偏压，可以检测出该测试结构的各位置处电迁移的存在。特别是，如根据欧姆定律由在电压节点感测的电压随时间的变化所反映的，插入在加载节点之间的金属线电阻的变化表示在该插入线中出现了电迁移。通过将两个传统测试结构组合为一个测试结构，通过连接不同端子，可以观测通路的两个表面。例如，通过对节点F1和F4施加加载电压同时在节点SI和S4感测电压，可以首先确定测试结构中某处电迁移的存在。如果根据欧姆定律通过变化的电阻，感测出整个测试结构中电压(因此感测电阻)的某些变化，则反映了电迁移，然后可以通过对插入节点选择性地施加加载电压，来确定该电迁移的准确位置。例如，可以在节点F1/F3之间施加加载电压，并测量感测电压以确定在F1与S3之间的范围内是否有电迁移损坏。利用同样的方法，可以检査F3与F2、S2与F4等之间范围内的电迁移。下表提供了采用图5A—B所示测试结构的测试结果的例子表0=检测到电阻未发生变化X二检测到电阻发生了变化<table>tableseeoriginaldocumentpage13</column></row><table><table>tableseeoriginaldocumentpage14</column></row><table>根据该结果，可以确定图5A—B所示的互连测试结构的电迁移损坏的位置可能位于节点S2与F4之间的区域内。可以在各种条件下执行釆用根据本发明实施例的测试结构的电迁移测试。例如，可以在改变温度的条件的情况下，对该结构施加加载电压。可以在对其施加电压前或施加期间完成测试结构的温度变化，以便在各种热条件下检测不希望的电迁移。图6是半导体衬底600的平面图，该半导体衬底600承载了具有在其上制造了根据本发明实施例的测试结构的芯片。图6A是在图6所示衬底上制造的一个芯片的简化放大图。图6A-B示出在离切割道604最近的芯片601上测试结构602,这样感测加载节点606在切割道上且因此易于接入以进行测试。利用本
技术领域：
内公知的技术，可以制造根据本发明实施例的测试结构。例如，通过在介质层凹槽内电镀诸如铜的金属，然后利用化学机械研磨(CMP)去除在凹槽外的电镀金属，将上层金属和下层金属图案化。通过蚀刻介质层，然后在其中沉积诸如钨的导电材料，可以形成测试结构的导电通路。根据本发明的测试方法和设备的实施例提供了优于现有方法的若干优点。一个重要的优势在于该芯片上的空间的保留。具体地说，传统上要求沿对应的接触节点设置多个测试结构，占据了该芯片上珍贵的空间。通过集中多个测试结构，减小了测试结构所占的空间量，并使有源器件可以自由使用这些空间。尽管目前结合一个特定实施例对本发明进行了描述和说明，但是本发明并不局限于该特定结构。例如，本发明并不局限于仅在具有两层的互连结构中识别电迁移。在可选实施例中，根据本发明的测试结构可以并入两个以上的金属层。这种实施例特征在于各种金属层中每个的每一部分上的加载节点和感测节点，以便允许在测试结构内准确定位发生电迁移的位置。特定地，如果出现某些失效，可以利用这种多层测试结构来检测多个金属层内空隙的大致位置。通过分别测量两个端子的电阻，然后逐渐縮小范围，直到可以利用该测试结构来识别小范围内的空隙，可以确定空隙，因此，节省了用于失效分析的时间和成本。此外，尽管以上结合执行上述JEDECEM测试描述了测试方法和测试结构的特定实施例，但是本发明并不局限于该特殊应用。还可以利用本发明的可选实施例来检测互连结构内其它类型的缺陷。例如，标题为"ConstantTemperatureAgingtoCharacterizeAluminumInterconnectMetallizationforStress-InducedVoiding"的JEDEC公开JEP139(2000年12月)涉及对由材料的迁移(SM)而引起的空隙进行测试。在此引用该文献以供参考。可以基于根据本发明的结构的实施例来执行迁移测试。特定地，在--个加载节点间施加电压，然后，在金属线另一侧上的感测节点检测电压随时间的变化。电压变化的量以及其随时间变化的方式表示出现的电迁移的特性。利用用于迁移的根据本发明的测试结构的实施例允许使操作员在小范围内识别失效点的位置。这样还节省了时间和成本。还应该明白，在此描述的例子和实施例仅用于说明，因此，各种显而易见的修改或变化将给予本
技术领域：
内技术人员启示，且这些修改或变化应包括在本申请的精神和范围内并包括在所附权利要求的范围内。权利要求1.一种互连测试结构，包括形成在衬底上的第一金属层，所述第一金属层具有第一部分和第二部分；形成在所述衬底上的第二金属层，所述第二金属层具有第一部分和第二部分；介质层，位于所述第一和第二金属层之间；第一导电通路，延伸穿过所述介质层，并接触所述第一金属层的所述第一部分和所述第二金属层的所述第一部分；第二导电通路，延伸穿过所述介质层，并接触所述第二金属层的所述第一部分和所述第一金属层的所述第二部分；第三导电通路，延伸穿过所述介质层，并接触所述第一金属层的所述第二部分和所述第二金属层的所述第二部分，其中没有将所述第一和第二金属层配置成与所述衬底上的互连结构电连通。2.根据权利要求1所述的互连测试结构，其中所述第一金属层的所述第一部分包括加载节点和感测节点；所述第一金属层的所述第二部分包括加载节点和感测节点；所述第二金属层的所述第一部分包括加载节点和感测节点；以及所述第二金属层的所述第二部分具有加载节点和感测节点。3.根据权利要求2所述的互连测试结构，其中所述第一和第二金属层的所述加载和感测节点延伸到切割道。4.根据权利要求1所述的互连测试结构，其中所述第一金属层位于所述第二金属层下。5.根据权利要求1所述的互连测试结构，其中所述第一金属层位于所述第二金属层以上。6.根据权利要求1所述的互连测试结构，其中所述第一和第二金属层形成所述互连结构的连续金属层。7.根据权利要求1所述的互连测试结构，其中所述第一和第二金属层中的至少一个包括铜。8.根据权利要求1所述的互连测试结构，其中所述第一、第二以及第三通路中的一个包括钨。9.根据权利要求1所述的互连测试结构，其中所述第一金属层的所述第一和第二部分以及所述第二金属层的所述第一和第二部分具有约为200pm或者更大的长度。10.—种电迁移测试方法，包括在衬底上设置测试结构，所述测试结构包括具有第一部分和第二部分的第一金属层；具有第一部分和第二部分的第二金属层；位于所述第一和第二金属层之间的介质层；第一导电通路，延伸穿过所述介质层，并接触所述第一金属层的所述第一部分和所述第二金属层的所述第一部分；第二导电通路，延伸穿过所述介质层，并接触所述第二金属层的所述第一部分和所述第一金属层的所述第二部分；第三导电通路，延伸穿过所述介质层而延伸，并接触所述第一金属层的所述第二部分和所述第二金属层的所述第二部分，对所述第一和第二金属层中之一的所述第一和第二部分中的一个施加加载电压；以及在所述第一和第二金属层中之一的所述第一和第二部分中的另一个处对随时间变化的感测电压进行检测，其中所述变化的感测电压反映了在所述第一和第二金属层中的至少一个中的电迁移。11.根据权利要求10所述的电迁移测试方法，进一步包括对所述第一和第二金属层之一的所述第一和第二部分中的另一个施加第二加载电压，所述第一和第二金属层之一的所述第一和第二部分中的所述另一个位于施加所述加载电压的位置与检测所述变化的感测电压的位置之间；以及通过再次变换源电压节点以在所述测试结构中定位所述电迁移的位置。12.根据权利要求10所述的电迁移测试方法，其中将所述加载电压施加到加载节点，并在由所述切割道上的感测节点上检测所述感测电压。13.根据权利要求10所述的电迁移测试方法，进一步包括在施加所述加载电压之前以及施加期间，改变所述衬底的温度。14.一种制造互连测试结构的方法，包括图案化衬底上的下层金属，以形成不与所述第一金属层的其它部分接触的第一部分和第二部分；在所述第一金属层之上形成介质层；形成第一导电通路，其延伸穿过所述介质层，且接触所述第一金属层的所述第一部分的第一端；形成第二导电通路，其延伸穿过所述介质层，且接触所述第一金属层的所述第一部分的第二端；形成第三导电通路，其延伸穿过所述介质层，且接触所述第一金属层的所述第二部分的第一端；以及图案化所述介质层上的第二金属层，使得所述第二金属层的第一部分接触所述第一导电通路，所述第二金属层的第二部分的第一端接触所述第二导电通路，且所述第二金属层的所述第二部分的第二端接触所述第三导电通路。15.根据权利要求14所述的方法，其中通过在形成在所述衬底中的第一凹槽内电镀金属，且然后进行化学机械研磨来去除在所述凹槽之外的所述金属，将所述第一金属层图案化；以及通过在形成在所述介质层中的第二凹槽内电镀金属，且然后进行化学机械研磨以去除所述第二凹槽之外的所述金属，将所述第二金属层图案化。16.根据权利要求15所述的方法，其中在所述第一凹槽和第二凹槽内电镀铜金属。17.根据权利要求15所述的方法，其中通过蚀刻所述介质层以形成通孔，且然后在所述通孔内沉积钨金属，形成所述第一、第二和第三通路。18.根据权利要求15所述的方法，进一步包括在所述衬底的切割道上形成所述第一金属层的所述第一部分的加载节点和感测节点、所述第一金属层的所述第二部分的加载节点和感测节点、所述第二金属层的所述第一部分的加载节点和感测节点以及所述第二金属层的所述第二部分的加载节点和感测节点。全文摘要根据本发明的实施例涉及允许在多个互连金属层中对电迁移效应进行测试的方法和结构。根据本发明的测试结构的实施例至少包括通过测试结构的不同金属层的两个分段。每个分段分别包括为加载电压和测量电压而配置的节点。对这些节点选择性地施加电压或感测电压，允许迅速、准确地检测每个金属层中的电迁移效应。文档编号H01L23/544GK101192595SQ20061011902公开日2008年6月4日申请日期2006年11月30日优先权日2006年11月30日发明者雯施,阮玮玮申请人:中芯国际集成电路制造(上海)有限公司