专利名称：非挥发性半导体存储器及其利记博彩app
技术领域：
本发明涉及非挥发性半导体存储器，具体地说，本发明涉及一种含有纳 米单晶硅浮栅的非挥发性半导体存储器及其制造方法。
背景技术：
非挥发性存储器例如可擦除可编程只读存储器(electrically programmable read-only memory, EPROM)、电可才察可编禾呈只读存卡者器(electrically-erasable programmable read-only memory, EEPROM )以及快闪存储器(flash memory )目前广泛用做计算机系统的数据存储器件，在系统关闭或无电源供应时仍能 保存数据信息。一个非挥发性存储器(non-volatile memory; NVM )通常也是一个MOS 管，具有一个源极， 一个漏极， 一个控制栅(control gate )以及一个浮栅(floating gate)，浮栅被绝缘体隔绝于其他部分。传统的非挥发性存储器采用多晶硅浮栅，以快闪存储器为例，参考附图l, 包含两个多晶硅栅，其中l为控制栅，与字线相连，用来控制存储单元的导通 以及存储单元的编程读出等操作，7为浮栅，完全被隧道氧化层3和阻挡氧化 层2包围，能够存储注入的电子，5为半导体基板，4和6分别为源极和漏极。 所述的隧道氧化层3和阻挡氧化层2材料为二氧化硅。如果浮栅7上没有存储电 子电荷，控制栅l对应一个较低的阈值电压；当浮栅7上存储了电子电荷，则 控制栅阈值电压增大，这样在读取的时候，控制栅l上加上一个介于高阈值电 压和低阈值电压之间的读取电压，浮栅7中有电子的单元因为阈值电压高而不 导通，所以没有读出电流，因此该单元就存了信息"0，，；当浮栅7中没有存储电 子的时候，阈值电压低，浮柵7中有电子的单元导通，有较大的读出电流，该单元就存了信息"l"。随着技术的发展，对存储器的数据存储以及保持能力的 要求越来越高，这种传统的存储器越来越不能满足社会发展的需要。为了增加浮栅保持电子的能力，申请号为200510082811.1的中国专利申请 文件提供了一种改进的快闪存储器，参考附图2所示，l为多晶硅控制栅，2为 阻挡氧化层，3为隧道氧化层，5为半导体基板，4和6分别为源极和漏极，7为 多晶硅浮栅。所述的多晶硅浮栅7沿沟道方向采用PfP+掺杂多晶硅来代替传 统的单一掺杂的多晶硅浮栅，其中P+和N+的掺杂浓度都大于l(T/cm3,如图2 中8为P+掺杂多晶硅，9为N+掺杂多晶硅。P^Pl参杂多晶硅可通过光刻定义 不同浮栅窗口，分别进行P+和N"两次离子注入形成。这种存储器的电子保持 能力虽然得到了一定的提高，但是由于其控制栅为多晶硅，数据储存能力还 不能满足技术发展的需要。发明内容能力不能满足技术发展的需要的缺陷，提供一种非挥发性半导体存储器及其 利记博彩app，这种非挥发性半导体存储器实现了单电子存储，而且纳米单晶硅 浮栅中的纳米单晶硅离子的密度可调整形成工艺进行调节。针对上述问题，本发明提供了一种非挥发性半导体存储器的利记博彩app， 包括下列步骤在半导体基体形成隧道氧化层；在隧道氧化层上形成纳朱单晶硅层，所述纳米单晶硅层为小丘状的纳米单晶珪颗粒；形成覆盖纳米单晶硅层的层间介电层； 在层间介电层上形成多晶硅层； 图案化多晶硅层，形成控制栅； 图案化层间介电层，形成阻挡氧化层；
图案化所述纳米单晶硅层，形成浮栅；掺杂半导体基板形成分离的源极和漏极；图案化隧道氧化层，形成栅氧化层，所述控制栅、阻挡氧化层、浮栅以 及栅氧化层共同构成半导体存储器的栅极结构，在栅极结构上加电压时，源 极和漏极之间能形成导电沟道。另一方面，本发明还提供了一种非挥发性半导体存储器，包括设置在半 导体基体内并分离的源极和漏极以及半导体基体上的栅极结构，栅极结构加电压时，能在源极和漏极之间形成导电沟道，所述的栅极结构包括位于半导体基体上的栅氧化层；位于栅氧化层上的浮栅，以及隔离浮栅和控制栅的阻挡氧化层，所述的浮栅为小丘状的纳米单晶硅颗粒。与现有技术相比，本发明具有以下优点1、 本发明提供的非挥发性半导体存储器，采用纳米单晶硅浮栅，所述纳 米单晶硅浮栅由小丘状的纳米单晶硅颗粒组成，由于纳米单晶硅镶嵌在源漏 沟道与控制栅之间的氧化物中，当在控制栅和源极之间加上偏转电压时，电 子直接隧穿注入纳米单晶硅内，使栅极电荷受到屏蔽而导致器件阈值改变。 在存储状态下，电子处于势阱中，当栅极加上反向偏压时，电子通过直接隧 穿又回到沟道内，由此实现电荷的擦除。当一个电荷注入纳米单晶硅时，其 产生的库仑势能远大于常温下热能，从而阻碍了其它的电荷注入，所以每个 纳米晶粒中只能存储一定数目的电荷，因而可实现单电子存储。与传统的浮 4册存4诸器相比，纳米晶MOSFET (metal-oxide-semiconductor field-effect transistor)存储器在存储一位数据时所需的电子数少，绝缘层中电流密度小， 因而可在单位面积内存储更多的信息，提高器件循环使用的次数并缩短擦写 时间。2、 本发明提供的纳米单晶硅浮栅中的纳米单晶硅离子的密度可通过控制 形成纳米单晶硅的工艺参数进行调节，可#4居需要调整小丘状纳米单晶硅颗 粒的密度。
图1为现有技术快闪存储器的结构示意图；图2为现有技术一种改进的快闪存储器的结构示意图；图3至图12为本发明非挥发性半导体存储器的制备方法工艺流程的截面 结构示意图；图13为本发明形成的半球形多晶硅颗粒的俯视扫描电子显微镜图；图14为本发明形成的半球形多晶硅颗粒的截面扫描电子显微镜图。
具体实施方式
下面结合附图对本发明的具体实施方式
做详细的说明。本发明提供了 一种非挥发性半导体存储器的利记博彩app，包括下列步骤在半导体基体形成隧道氧化层；在隧道氧化层上形成纳米单晶硅层，所述纳 米单晶硅层为小丘状的纳米单晶硅颗粒；形成覆盖纳米单晶硅层的层间介电 层；在层间介电层上形成多晶硅层；图案化多晶硅层，形成控制栅；图案化 层间介电层，形成阻挡氧化层；图案化所述纳米单晶硅层，形成浮栅；掺杂 半导体基板形成分离的源极和漏极；图案化隧道氧化层，形成栅氧化层，所 述控制栅、阻挡氧化层、浮栅以及栅氧化层共同构成半导体存储器的栅极结 构，在栅极结构上加电压时，源极和漏极之间能形成导电沟道。参考附图3所示，提供一半导体基板201,所述半导体基体201较好的是 半导体硅，可以为n型或者P型半导体，以P型半导体基体为例，在半导体 基体201内形成有隔离结构202,用于隔离不同的存储单元，所述的隔离结构 较好的是浅沟槽隔离(STI)结构，形成隔离结构202的工艺为本领域技术人 员熟知的现有技术，例如在本发明的一个实施例中，在半导体基板上依次形
成垫氧化层(Si02)和腐蚀阻挡层(SiN),并依次定义腐蚀阻挡层、垫氧化 层和半导体基板，形成沟槽；在沟槽表面形成衬氧化层；在沟槽内以及腐蚀阻挡层上形成隔离氧化层以填满沟槽；去除沟槽之外的隔离氧化层，直至曝 露出腐蚀阻挡层表面；依次去除半导体基板上的腐蚀阻挡层和垫氧化层，形 成隔离结构202。参考图4所示，在半导体基体201上形成一隧道氧化层203,所述的隧道 氧化层203的材料可以是氧化硅、氮氧化硅(SiON)、富硅氧化物(SRO)、 SiN等。所述隧道氣化层203的作用在于纳米单晶硅与硅衬底隔离，厚度设定 在10埃 500埃。沉积上述隧道门氧化物的技术为本领域技术人员熟知的现有 技术，如采用热氧化工艺形成氧化硅层。参考附图5所示，在隧道氧化层203上形成半球形多晶硅颗粒204 (Hemi-Spherical Grained; HSG);在本实施例中，形成半球状多晶硅颗粒的 工艺采用低压等离子体化学气相沉积法，主要包括如下三个步骤1 )沉积非定型多晶硅形成非定型多晶硅的工艺可以是各种常规的工艺， 本发明中，沉积工艺可以在等离子体氛围以及N2、 He或者Ar气氛下进行， 所述的等离子体氛围包括硅离子(Si+)、氢离子(H")、以及氧离子(0-)或 者电子氛围等。使用本领域技术人员熟知的现有低压等离子化学气相沉积设 备(LPCVD)，在N2氛围中，将硅基体放置在反应室内，通入5sccm至50sccm 的SiH4气体，调整反应室内的压力(pressure)为1.0至40torr,温度为400 至600。C的情况下，反应5至50秒即可形成厚度在lnm 80nm的非定型多晶硅；2)生长半球形多晶硅颗粒通入10至20sccm的SiH4气体，以及少量的 掺杂气体如PH3等，并用氮气或者氩气稀释，调整反应室内的压力(pressure) 低于l.Otorr，将反应室的温度在沉积非定型多晶硅的1^出上调高50摄氏度左
右，并保持在温度在500至600°C的情况下，反应5至20秒(sec )使多晶硅 成核并长成半球状的多晶硅颗粒；3)退火处理对半导体基体在NH3、 N2、 &或者Ar气氛围下进行退火 处理，退火温度为700至IOO(TC。退火处理可以更好的控制形成的半球形多 晶硅颗粒的尺寸以及尺寸的 一致性。本发明中，半球形多晶硅颗粒的尺寸控制主要通过调整成核后多晶硅颗 粒的增长时间以及退火工艺来实现，而半球形多晶硅颗粒的密度是通过控制 沉积过程中的工艺参数例如SiH4的流量、反应温度以及形成晶核的时间来控 制的。本发明形成的半^M犬的多晶硅颗粒的平均颗粒直径在5nm 80nm之间， 如附图13所示，为本发明上述的工艺方法在隧道氧化层203形成的半球型多 晶硅颗粒204的俯视扫描电子显微镜图，从图中可以看出，多个多晶硅颗粒 的直径在5nm 80nm之间，分布均匀。附图14为本发明上述的工艺方法在隧 道氧化层203形成的半球型多晶硅颗粒204的截面扫描电子显微镜图，从图 中可以看出，本发明形成的半球状的多晶硅颗粒的尺寸一致性较好。参考附图6所示，使半球形多晶硅颗粒204转化为若干分离的小丘状纳 米单晶珪颗粒205 (individual nano-crystalline silicon; NC-Si )，形成的小丘状 纳米单晶硅颗粒205的密度为lxlO,cr^至lxl012/cm2,颗粒的平均底部宽度 为lnm 20nm。使半球形多晶硅颗粒转化为若干分离的纳米单晶硅颗粒205 的工艺方法可以采用干蚀刻，湿蚀刻或者溅射等工艺来形成。所述千蚀刻工艺为采用氯气、溴气、或者氯气与溴气混合的刻蚀剂，在 等离子体刻蚀条件下，使多晶硅颗粒互相隔离，变成若干单独的纳米单晶硅颗粒。所述湿蚀刻工艺为例如采用用乙酸或H20緩冲的HF/HN03溶液腐蚀半球 形多晶硅颗粒，在常温下，由于刻蚀使多晶硅颗粒互相隔离，变成若干单独的纳米单晶石圭颗粒，采用本工艺形成的纳米单晶石圭颗粒为小丘状，底部宽度在l腿 20腿之间。所述溅射工艺为用等离子体物理轰击如Ar离子轰击使半球形多晶硅颗粒 变成小丘状纳米单晶硅。形成的纳米单晶硅颗粒205作为非挥发性半导体存储器的浮栅，纳米单 晶硅浮栅可以实现了单电子存储，储存能力较高，而且，采用本发明所述的 方法形成的纳米单晶硅颗粒的密度、尺寸、形状都可以通过控制工艺参数进 行调节，因此，可以根据需要调整形成的非挥发性半导体存储器的存储能力。参考附图7所示，在上述的小丘状纳米单晶硅颗粒205上形成完全覆盖 所述纳米单晶硅颗粒205的层间介电层206，所述的层间介电层206可以采用 氧化硅、氮化硅、氮氧化硅以及它们的组合构成，厚度范围为lnm至60nm。 比较优选的层间介电层206是氧化硅-氮化硅-氧化硅(ONO )，其中氧化硅、 氮化硅、氧化硅的厚度都为l至20nm。形成所述氧化硅-氮化硅-氧化硅层 的工艺例如化学气相沉积工艺。参考附图8所示，在层间介电层206上形成多晶硅层207，所述的多晶硅层厚度在10nm至200nm之间，在非挥发性半导体存储器中作为控制栅使用。 沉积多晶硅层207的工艺方法为本领域技术人员熟知的低压化学气相沉积法 (LPCVD)。由于本发明在小丘状的纳米单晶硅上沉积多晶硅层207,因此， 沉积多晶硅层207之后，需要进行一平坦化工艺，较好的平坦化工艺为化学 机械抛光。参考图9所示，图案化多晶硅层207，形成控制栅207a,然后图案化层 间介电层206,形成阻挡氧化层206a,再图案化纳米单晶硅颗粒205,形成浮 栅205a。图案化多晶硅层207、层间介电层206、纳米单晶硅颗粒205的工艺 为本领域技术人员熟知的现有技术。 本实施例中，给出一个比较优选的技术方案在多晶硅层207上形成抗 反射层(图中未示出)，例如氮氧化硅(SiON)抗反射介电覆膜(DARC)层、 底层抗反射层(BARC)等。在本发明的一个具体实施例中，沉积氮氧化硅抗 反射介电覆膜层，沉积方法为普通的等离子增强化学气相沉积法(PECVD); 之后，在氮氧化硅抗反射介电覆膜层上喷涂光刻胶，根据设计好的的图案进 行光刻胶的曝光和显影，定义出控制栅的位置，然后采用干法刻蚀工艺刻蚀 多晶硅层207，形成控制栅207a;然后，依次采用干法蚀刻工艺刻蚀层间介 电层206,形成阻挡氧化层206a,再采用干法蚀刻工艺刻蚀纳米单晶硅颗粒 205，形成浮栅205a，所述浮柵205a含有的纳米单晶硅颗粒的数量为1至100 个，颗粒底部宽度为lnm至20nm之间，最后去除控制对册207a上残留的氮氧 化硅抗反射介电覆膜层。参考图10，在半导体基体201中形成源极209和漏极210，源极209和 漏极210的位置应该保证在由控制栅207a、浮栅205a以及阻挡氧化层206a 和隧道氧化层203组成的栅4及结构上施加电压时，源极209和漏极210之间 能形成导电沟道。形成源极209和漏极210的工艺为通过隧道氧化层203进 行离子注入， 一个实施例中，基体材料选用p型硅，对源极和漏极进行N型 低掺杂离子注入，注入离子如砷离子、磷离子等。参考图11，图案化隧道氧化层203,形成栅氧化层203a。如图11所示， 控制栅207a，阻挡氧化层206a，浮栅205a,阻挡氧化层203a共同构成非挥 发性存储器的栅极结构，浮栅205a为纳米单晶硅颗粒，可以实现单电子存储， 存储密度高，存储能力强，而且消耗能量小，导通电压较低。参考附图12所示，在栅极结构的侧壁形成间隙壁208。所述的间隙壁208 可以采用氧化硅、氮化硅、氮氧化硅以及它们的组合，间隙壁的作用不仅可 以用来环绕栅极结构，防止更大剂量的源漏注入过于接近沟道以致发生源漏 穿通，防止短沟道效应，而且还可以用来防止4册极与源漏极之间的漏电。
本发明还提供了一种非挥发性半导体存储器，参考附图ll所示，包括设置在半导体基体201内并分离的源极209和漏极210以及半导体基体201上 的栅极结构，栅极结构加电压时，在源极209和漏极210之间形成导电沟道， 所述的栅极结构包括位于半导体基体201上的一册氧化层203a;位于隧栅氧 化层203a上的浮栅205a，以及隔离浮栅205a和控制栅207a的阻挡氧化层 203a，所述的浮栅205a由若千被阻挡氧化层203a隔离的小丘状的纳米单晶硅 组成。虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本 领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改， 因此本发明的保护范围应当以权利要求所限定的范围为准。
权利要求
1、一种非挥发性半导体存储器的利记博彩app，其特征在于，包括下列步骤在半导体基体形成隧道氧化层；在隧道氧化层上形成纳米单晶硅层，所述纳米单晶硅层为小丘状的纳米单晶硅颗粒；形成覆盖纳米单晶硅层的层间介电层；在层间介电层上形成多晶硅层；图案化多晶硅层，形成控制栅；图案化层间介电层，形成阻挡氧化层；图案化所述纳米单晶硅层，形成浮栅；掺杂半导体基板形成分离的源极和漏极；图案化隧道氧化层，形成栅氧化层，所述控制栅、阻挡氧化层、浮栅以及栅氧化层共同构成半导体存储器的栅极结构，在栅极结构上加电压时，源极和漏极之间能形成导电沟道。
2、 根据权利要求1所述的非挥发性半导体存储器的利记博彩app，其特征 在于，在隧道氧化层上形成纳米单晶硅层的工艺包括如下步骤在隧道氧化层上形成若干均匀排列的半球形多晶硅颗粒； 采用刻蚀工艺或者賊射工艺使半球形多晶硅颗粒转化为'j、丘状纳米单晶 硅层。
3、 根据权利要求2所述的非挥发性半导体存储器的利记博彩app，其特征 在于，所述刻蚀半球形多晶硅颗粒的工艺为干法刻蚀或者湿法刻蚀。
4、 根据权利要求2所述的非挥发性半导体存储器的利记博彩app，其特征 在于，所述小丘状的纳米单晶硅颗粒的底部宽度为l至20nm。
5、 根据权利要求2所述的非挥发性半导体存储器的利记博彩app，其特征 在于，所述小丘状的纳米单晶硅颗粒密度为lxlO,cn^至lxl012/cm2。
6、 根据权利要求1所述的非挥发性半导体存储器的利记博彩app，其特征 在于，所述的隧道氧化层为氧化硅或者氮氧化硅。
7、 根据权利要求1所述的非挥发性半导体存储器的利记博彩app，其特征 在于，所述的层间介电层为氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅。
8、 根据权利要求1或者6所述的非挥发性半导体存储器的利记博彩app， 其特征在于，所述的层间介电层的厚度为lnm至60nm。
9、 根据权利要求1至7中任一项所述的非挥发性半导体存储器的制作 方法，其特征在于，还包括在栅极结构的侧壁形成间隙壁的步骤。
10、 根据权利要求9所述的非挥发性半导体存储器的利记博彩app，其特征 在于，所述的间隙壁为氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧 化硅。
11、 一种非挥发性半导体存储器，包括设置在半导体基体内并分离的源 极和漏极以及半导体基体上的栅极结构，栅极结构加电压时，能在源极和漏 极之间形成导电沟道，所述的栅极结构包括位于半导体基体上的栅氧化层； 位于栅氧化层上的浮栅，以及隔离浮栅和控制栅的阻挡氧化层，其特征在于， 所述的浮栅为小丘状的纳米单晶硅颗粒。
12、 根据权利要求11所述的非挥发性半导体存储器，其特征在于，所述 浮栅具有的小丘状纳米单晶硅颗粒的密度为lxlO,cn^至lxl012/cm2。
13、 根据权利要求11所述的非挥发性半导体存储器，其特征在于，所述 的栅氧化层材料为氧化硅、氮氧化硅。
14、 根据权利要求11所述的非挥发性半导体存储器，其特征在于，所述 的阻挡氧化层材料为氧化硅，氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化 硅。
15、 根据权利要求11所述的非挥发性半导体存储器，其特征在于，所述
16、根据权利要求15所述的非挥发性半导体存储器，其特征在于，所述 的间隙壁材料为氧化硅、氮化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅。
全文摘要
本发明提供一种非挥发性半导体存储器及其利记博彩app，这种非挥发性半导体存储器采用纳米单晶硅浮栅、实现了单电子存储，而且纳米单晶硅浮栅中的纳米单晶硅离子的密度高，存储能力强。所述非挥发性半导体存储器的利记博彩app包括在半导体基体形成隧道氧化层；在隧道氧化层上形成纳米单晶硅层，所述纳米单晶硅层为小丘状的纳米单晶硅颗粒；形成覆盖纳米单晶硅层的层间介电层；在层间介电层上形成多晶硅层；图案化多晶硅层，形成控制栅；图案化层间介电层，形成阻挡氧化层；图案化所述纳米单晶硅层，形成浮栅；掺杂半导体基板形成分离的源极和漏极；图案化隧道氧化层，形成栅氧化层。
文档编号H01L21/02GK101154592SQ200610116859
公开日2008年4月2日 申请日期2006年9月30日 优先权日2006年9月30日
发明者李若加, 肖德元, 金钟雨, 陈国庆 申请人:中芯国际集成电路制造(上海)有限公司