专利名称：氮化物半导体元件的利记博彩app
技术领域：
本发明涉及氮化物半导体元件，特别是涉及具有异质结场效应晶体管的结构的氮化物半导体元件。
背景技术：
在开关电源和变换器等的电路中，使用开关元件或二极管等功率半导体元件，该功率半导体元件，要求高耐压、和低通态电阻(RON)等特性。并且，在该耐压和通态电阻(RON)之间，存在由元件材料决定的这种选择关系。随着技术开发的进步，功率半导体的低通态电阻(RON)化到了接近作为主要的元件材料的硅(以下记做Si)的界限。若要进一步降低通态电阻(RON)，必须进行元件材料的变更。例如，通过将氮化镓(以下记做GaN)或氮化铝镓(以下记做AlGaN)等氮化物半导体或碳化硅(以下记做SiC)等宽带隙半导体作为开关元件材料使用，就可以改善由材料决定的这种选择关系，从而飞跃地降低通态电阻(RON)。
另一方面，作为采用GaN或AlGaN等氮化物半导体的元件，可以列举采用AlGaN/GaN异质结构的异质场效应晶体管(以下记做HFETHeterojunction Field Effect Transistor)。该HFET通过因由异质界面沟道的高迁移率、和异质界面的变形导致的压电分极而产生的高电子浓度，可以实现低通态电阻。
作为这种氮化物半导体元件的衬底，可以使用蓝宝石(Al2O3)或SiC等。但是，由于蓝宝石衬底热电阻较大，因此散热性较差。另外，SiC衬底虽然散热性良好，但制造成本较高，且制作大口径的衬底在技术方面有困难。考虑这些情况，综合希望采用散热性较好、便宜、且可以得到大口径的晶片的硅(Si)衬底。
可是，在Si和AlGaN/GaN异质结构中，晶格常数有较大不同。因此，容易发生由变形导致的裂纹，不发生裂纹而使其结晶生长的GaN层则停留在1～2微米左右的厚度。GaN-HFET的耐压由GaN层的厚度决定上限。通常，如果在导电性衬底上形成GaN-HFET元件，由于在漏极和衬底之间施加电压，因此元件耐压较强地依存于GaN层的膜厚。由于GaN的临界电场是3.3MV/cm左右，因此当GaN的膜厚为1微米时，元件耐压最大是330伏。例如，为了得到大于等于600伏的耐压，必须有大于等于2微米的膜厚。
另一方面，以往已经提出用于得到没有裂纹等的高品质的GaN膜的技术。
例如，在专利文献1中记载了通过利用选择横向生长来形成在动作时电场集中的区域的GaN结晶的方式，得到高品质的GaN膜的技术。
另外，在非专利文献1中记载了通过在硅衬底上设置矩形的突起部分的方式，使没有裂纹发生的GaN膜在其上生长的技术。
但是，即便在采用这些技术的情况下，也很难得到特别是用于功率半导体元件等的具有大于等于数微米的膜厚，且没有发生缺陷或裂纹的高品质的GaN膜。
这样，为了在形成在Si衬底上的GaN-HFET中实现大于等于600V的高耐压元件，没有大于等于数微米的裂纹的良好的GaN膜形成技术的开发就成为当务之急。另外，它不仅是功率半导体元件，在高频GaN元件中也很重要。在使用Si等导电性衬底的情况下，由于电极和衬底间电容是寄生电容且使动作速度劣化，因此必须较厚地形成GaN层。
专利文献1特开2001-230410号公报非专利文献1IEEE ELECTRON DEVICE LETTTERS，VOL.26，NO.3，MARCH 2005”AlGaN-GaN HEMTs onPatterned Silicon(111) Substrate发明内容根据本发明的一个方式，提供一种氮化物半导体元件，其特征在于，具备具有导电性衬底部、和高电阻部的基体；由设在所述基体之上的氮化物半导体构成的第1半导体层；设在所述第1半导体层之上，由带隙比所述第1半导体层大的未掺杂或n型氮化物半导体构成的第2半导体层；在所述第2半导体层之上设在所述导电部之上的第1主电极；在所述第2半导体层之上设在所述高电阻部之上的第2主电极；以及在所述第2半导体层之上设在所述第1主电极和所述第2主电极之间的控制电极。
另外，根据本发明的另一种方式，提供一种氮化物半导体元件，其特征在于，具备导电性衬底部；设在所述导电性衬底部之上，由氮化物半导体构成，并且具有插入了高电阻部的第1区域的第1半导体层；设在所述第1半导体层之上，由带隙比所述第1半导体层大的未掺杂或n型氮化物半导体构成的第2半导体层；在所述第2半导体层之上设在所述第1区域之外的区域之上的第1主电极；在所述第2半导体层之上设在所述第1区域之上的第2主电极；以及在所述第2半导体层之上设在所述第1主电极和所述第2主电极之间的控制电极。
另外，根据本发明的再一种方式，提供一种氮化物半导体元件，其特征在于，具备有缺失部的导电性衬底；由设在所述导电性衬底之上的氮化物半导体构成的第1半导体层；设在所述第1半导体层之上，由带隙比所述第1半导体层大的未掺杂或n型氮化物半导体构成的第2半导体层；设在所述第2半导体层之上的第1主电极；在所述第2半导体层之上设在所述缺失部之上的第2主电极；在所述第2半导体层之上设在所述第1主电极和所述第2主电极之间的控制电极。
图1是表示本实施方式的氮化物半导体元件的第1具体例的剖面图。
图2是用于说明第1具体例的氮化物半导体元件的动作状态的示意图。
图3是例示比较例的氮化物半导体元件的剖面图。
图4是用于说明比较例的氮化物半导体元件的动作状态的示意图。
图5是表示本实施方式的氮化物半导体元件的第2具体例的剖面图。
图6是表示本实施方式的氮化物半导体元件的第3具体例的剖面图。
图7是表示本实施方式的氮化物半导体元件的第4具体例的剖面图。
图8是表示本实施方式的氮化物半导体元件的第5具体例的剖面图。
图9是表示本实施方式的氮化物半导体元件的第6具体例的剖面图。
图10是表示本实施方式的氮化物半导体元件的第7具体例的(a)剖面立体图和(b)仰视透视图。
图11是表示本实施方式的氮化物半导体元件的第8具体例的(a)剖面立体图和(b)仰视透视图。
图12是表示本实施方式的氮化物半导体元件的第9具体例的剖面图。
图13是表示本实施方式的氮化物半导体元件的第10具体例的剖面图。
图14是表示本实施方式的氮化物半导体元件的第11具体例的剖面图。
图15是用于说明GaN沟道层30的横向·外延生长的剖面图。
图16是表示本实施方式的氮化物半导体元件的第12具体例的剖面图。
图17是表示本实施方式的氮化物半导体元件的第13具体例的剖面图。
图18是表示本实施方式的氮化物半导体元件的第14具体例的剖面图。
图19是表示本实施方式的氮化物半导体元件的第15具体例的剖面图。
图20是表示本实施方式的氮化物半导体元件的第16具体例的剖面图。
图21是表示本实施方式的氮化物半导体元件的第17具体例的剖面图。
具体实施例方式
以下，参照
本发明的实施方式。
图1是表示本实施方式的氮化物半导体元件的第1具体例的结构的剖面图。另外，图2是用于说明本具体例的氮化物半导体元件的动作状态的示意图。
本具体例的氮化物半导体元件，具有在Si衬底(导电性衬底部)10之上将分别由氮化物半导体构成的缓冲层20、沟道层30、势垒层40按该顺序层叠的结构。缓冲层20为了缓解硅衬底10和沟道层30的晶格失配而设置。沟道层30具有使载流子移动的作用。势垒层40由带隙比沟道30大的氮化物半导体形成，具有在与沟道层30的界面上形成二维电子气(two-dimensional electron gas2DEG)的作用。
作为缓冲层20的材料，例如可以使用氮化铝(AlN)，作为沟道层30的材料，例如可以使用氮化镓(GaN)，作为势垒层的材料，例如可以使用氮化铝镓(AlGaN)。
在AlGaN势垒层40的主面上，设有形成肖特基结的栅极60，进而以夹着它的方式设有漏极70和源极50。再者，在此，如果使漏极70和栅极60之间的距离Ddg，比栅极60和源极50之间的距离“Dgs”长(Ddg＞Dgs)，就可以得到耐压较高的元件。
并且，在本具体例中，源极50和导电性的Si衬底10被电连接在一起，进而，在漏极70的正下方的部分上没有设置Si衬底10。硅衬底10具有缺失部(空洞)80。即，在漏极70的正下方设有高电阻部(缺失部)80。高电阻部80的实体，是空气或密封芯片的氛围气体或真空，具有比Si衬底(导电性衬底部)10电阻高的绝缘性。换言之，也可以说将该结构是将GaN沟道层30等设在由Si衬底(导电性衬底部)10和高电阻部80构成的基体之上。
并且进而，漏极70和Si衬底10之间的最短距离DA，以大于漏极70下方的氮化物半导体层的合计的膜厚DB的方式形成。
通过设为这样的结构，可以得到具有不依存于氮化物半导体的膜厚的高耐压特性的HFET结构的氮化物半导体元件。
以下，参照比较例详细地说明这一点。
图3是表示比较例的氮化物半导体元件的剖面图。
另外，图4是用于说明本比较例的氮化物半导体元件的动作状态的示意图。再者，对于图3以后的附图，在与根据已经出现的
的部分相同的要素上标以同样的标号，并适当省略详细的说明。
如图3所示，本比较例的半导体器件，在将AlN层20、GaN层30、和AlGaN层40按该顺序层叠在Si衬底10上之后，以与上述成为同样的位置关系的方式设置各电极。即，在漏极70的正下方也设有Si衬底10。
在本比较例的元件中，当在漏极70和源极50之间施加偏压时，如图4所示，在栅极60和漏极70之间，从AlN层20到AlGaN层40相对于其主面沿着大致水平的方向形成等电位线90。即，由于在漏极70和其正下方的Si衬底10之间施加电压，因此元件耐压依存于GaN沟道层30的膜厚。GaN沟道层30的临界电压是3.3MV/厘米左右，可以在Si衬底10之上不产生裂纹等地生长的膜厚不过是1微米左右。即，在本比较例的情况下，元件的耐压最大是330伏左右。相对于此，在能量用途等中，HFET所要求的元件的耐压是大于等于600伏。即，在本比较例中，元件的耐压不够，如果假设施加600伏的高电压，则超过GaN沟道层30的临界电压，从而出现击穿95。
相对于此，根据本实施方式，由于在漏极70的正下方没有设置Si衬底10，因此如图2所示，当在漏极70和源极50之间施加偏压时，从AlN层20到AlGaN层40相对于其主面沿着大致垂直的方向形成等电位线90。即，由于电压施加在分开距离DA的Si衬底10的端部和漏极70之间，因此大幅度地缓解了GaN沟道层30的电场。作为其结果，即便在GaN沟道层30的膜厚较薄的情况下，也可以实现大于等于数百伏的较高的耐压。
作为本实施方式的氮化物半导体元件的形成方法，例如，可以列举如下的方法，即，在将AlN层20、GaN层30、和AlGaN层40按该顺序在Si衬底10上生长之后，从Si衬底10的背面开始，图案形成成所需的形状，并蚀刻而有选择地除去Si衬底10。这时，源极50、栅极60、漏极70可以在Si衬底10的蚀刻工序之前形成，也可以在蚀刻工序之后形成。
另外，在本具体例中，作为缓冲层20，例如，可以采用将AlN层或AlGaN层和GaN层交替层叠的超晶格结构，或AlN层和3C-SiC层的层叠结构等各种结构。
另外，在本实施方式中，由于GaN沟道层30的厚度可以较薄，因此即便在使其在Si衬底上外延生长的情况下，也很难发生晶片的“弯曲”等。因此，可以不用低温使AlN缓冲层20生长，而用高温使其生长。在用高温使AlN缓冲层20生长时，可以得到能够提高GaN沟道层30和AlGaN势垒层40的结晶性的效果。
另外，本实施方式无论Si衬底10的导电型和电阻率如何都可以实施。例如，在将Si衬底10设为低电阻的p型的情况下，可以将通过施加高电压形成雪崩击穿而产生的空穴从Si衬底10排出，从而可以得到提高耐雪崩性的效果。
以下，说明本实施方式的氮化物半导体元件的其他的具体例。
图5是表示本实施方式的氮化物半导体元件的第2具体例的剖面图。
在本具体例中，在漏极70的正下方，填充有绝缘物(高电阻部)110。即，也可以说将GaN沟道层30等设在由Si衬底(导电性衬底部)10和高电阻部110构成的基体之上。
在该结构中，与根据图1至图4所述的内容同样，即便在GaN层30的厚度较薄的情况下，也可以得到较高的耐压。另外进而，通过填充漏极70的下面，氮化物半导体元件的机械强度也提高了。在此，作为绝缘物110的材料，可以使用氧化硅(SiO2)等无机物，或聚酰亚胺等有机物等。另外，在作为绝缘物110使用氧化硅时，可以通过在将漏极70之下的Si衬底10某种程度地变薄之后有选择地进行氧化的方式形成。
图6是表示本实施方式的氮化物半导体元件的第3具体例的剖面图。
在本具体例中，作为除去Si衬底10的区域，以使漏极70和Si衬底10之间的最短距离DA大于漏极70和栅极60之间的距离Ddg的一半(DA＞Ddg/2)的方式设置。这样，无论GaN沟道层30的膜厚是多少，都能够可靠地得到高耐压。即，通过如图6所示那样使Si衬底10比栅极60的端部更接近漏极70，Si衬底10作为场屏蔽电极起作用，并缓解栅极60端部的电场。由此，可以实现高耐压。再者，也可以在以这种方式除去Si衬底10而形成的高电阻部(缺失部或空洞)80的部分上，填充根据图5所述的绝缘物。
图7是表示本实施方式的氮化物半导体元件的第4具体例的剖面图。
在本具体例中，Si衬底10不只是被除去到漏极70的下方，而是被除去到栅极60的下方。即，以漏极70和Si衬底10的距离DA大于漏极70和栅极60的距离Ddg的方式形成。这样，无论GaN沟道层30的膜厚是多少，都能够进一步可靠地得到高耐压。另外，在本具体例中，也可以在除去Si衬底10而形成的高电阻部80的部分上，填充根据图5所述的绝缘物。
图8是表示本实施方式的氮化物半导体元件的第5具体例的剖面图。
在本具体例中，用绝缘物110覆盖栅极60、和源极50以及漏极70的各栅极侧，进而在该绝缘物110的表面上，以覆盖栅极60的方式延设有连接在源极50上的场屏蔽电极115。
通过设置这样的场屏蔽电极115，可以缓解栅极60端部的电场集中，得到高耐压。再者，将这样的场屏蔽电极115代替源极50连接在栅极60上，也可以得到同样的效果。另外，还可以使Si衬底10与场屏蔽电极115同样地起作用。即，如果将Si衬底10连接在源极50上，并以覆盖栅极60的下方的方式形成，就可以使其作为场屏蔽而起作用，并可以缓解栅极60的端部上的电场集中，从而得到更高的耐压。
图9是表示本实施方式的氮化物半导体元件的第6具体例的剖面图。
在本具体例中，除了根据图8所述的场屏蔽电极115之外，进而具有在绝缘物110之上向栅极60的方向延设连接在漏极70上的第2场屏蔽电极125的结构。通过设置这样的第2场屏蔽电极125，不只是栅极60的端部，在漏极70的端部上，也可以缓解电场集中，因此可以得到更高的耐压。
图10是表示本实施方式的氮化物半导体元件的第7具体例的(a)剖面立体图和(b)仰视透视图。
在本具体例中，并联的2个条纹状的漏极70分别被栅极60包围，进而，这2个栅极60被1个源极50包围。另外，在AlGaN势垒层40的主面上的边缘部和源极50之间，以贯通AlGaN势垒层40后埋入GaN沟道层30内的方式设有元件隔离层120。
并且，将被各栅极60包围的漏极70的区域下方的Si衬底10除去而设置高电阻部(缺失部或空洞)80。高电阻部80的实体是空气或密封芯片的氛围气体或真空，具有比Si衬底(导电性衬底部)10电阻高的绝缘性。在这些高电阻部80之间，残留有宽度N的Si衬底10。
通过这样只在芯片的一部分上除去Si衬底10，可以保持半导体元件的机械强度，同时提高氮化物半导体元件的耐压。特别是，在本具体例的情况下，由于除去Si衬底10而形成的高电阻部80的周围被Si衬底10围绕，因此能够更可靠地确保机械强度。另外，如果在该高电阻部80的整体或局部上，填充根据图5所述的绝缘物110，就可以进一步提高机械强度。
图11是表示本实施方式的氮化物半导体元件的第8具体例的(a)剖面立体图和(b)仰视透视图。
本具体例具有与根据图10所述的具体例类似的结构。但是，在本具体例中，由如下的结构构成，即，在一对漏极70之间的部分的下方，除去Si衬底10，形成高电阻部8。即，只在芯片的外周上残留有Si衬底10。这样，也可以维持机械强度，同时提高耐压。
图12是表示本实施方式的氮化物半导体元件的第9具体例的剖面图。
在本具体例中，在漏极70的下方，除去GaN层30和Si衬底10的上部，并在该部分内埋入绝缘物110。即，可以说将GaN沟道层30等设在由Si衬底(导电性衬底部)10和高电阻部110构成的基体之上。
由此，漏极70和Si衬底10的最短距离变长，可以提高耐压。即，通过调整绝缘物110的厚度和位置，可以使漏极70与其下方的Si衬底10的最短距离DA1，和漏极70与Si衬底10的上端的最短距离DA2都变长。
例如，在将绝缘物110设为SiO2的情况下，由于与GaN层30的临界电场是相同程度，因此为了得到所述大于等于600伏的元件耐压，绝缘物110的厚度最好设为大约大于等于2微米。另外同样地，只要使这些最短距离DA1、DA2都大于等于2微米即可。这样，通过调整绝缘物110的厚度和位置，就能够可靠且容易地实现大于等于数百伏的高耐压。另外同时，由于被绝缘物110填充，因此也可以充分地确保机械强度。
本具体例的结构，例如可以通过使GaN沟道层30横向生长而形成。即，在通过RIE(反应离子蚀刻)等在Si衬底10上形成图12所示的沟槽后，在沟槽内通过CVD(化学气相淀积)埋入绝缘物110。之后，通过MOCVD(金属氧化物化学气相淀积)或氢化物CVD或MBE(分子束外延)等使AlN缓冲层20在Si衬底10的表面上生长。这时，可以不使AlN在绝缘物110之上生长，而是有选择地使其只在Si衬底10的表面上外延生长。进而，使GaN沟道层30在该AlN缓冲层20之上外延生长。这时，可以在从AlN缓冲层20之上到绝缘物110之上沿着横向使GaN沟道层30横向·外延生长。之后，通过使AlGaN势垒层40在GaN沟道层30之上外延生长，可以得到图12所示的层叠结构。
图13是表示本实施方式的氮化物半导体元件的第10具体例的剖面图。
本具体例虽然具有与根据图12所述的具体例类似的层叠结构，但绝缘物110的剖面形状不同。该绝缘物110，例如，可以通过有选择地氧化Si衬底10而形成。即，在用氮化硅膜等部分掩蔽Si衬底10的表面后，通过利用LOCOS(硅的局部氧化)法使其选择氧化，形成绝缘物110。在这种结构的情况下，由于绝缘物110的端部是比较平缓的斜面，因此可以平滑地进行GaN沟道层30的横向·外延生长。并且，在本具体例中，通过适当调整绝缘物110的厚度和位置，也可以得到足够高的耐压。
图14是表示本实施方式的氮化物半导体元件的第11具体例的剖面图。
在本具体例中，漏极70的下方的GaN层30被局部地薄膜化。这是例如有在根据图12所述的横向·外延生长之际出现的情况的结构。
图15是示意性地表示横向·外延生长的过程的剖面图。
即，在横向·外延生长中，首先如图15(a)所示，在结晶性的AlN缓冲层20之上开始GaN沟道层30的外延生长。之后，如图15(b)以及(c)所示，GaN沟道层30向相邻的非晶质的绝缘物110之上沿着横向外延生长。
这时，在绝缘物110之上沿着横向行进的GaN沟道层30的生长正面30F，膜厚较薄。但是，根据本实施方式，在GaN沟道层30之下，可以设置保持元件耐压所需的足够厚的绝缘物110。即，即便GaN沟道层30的厚度较薄也无妨。因此，如图14所示的具体例那样，也可以在GaN沟道层30的厚度较薄的部分上形成漏极70。
图16是表示本实施方式的氮化物半导体元件的第12具体例的剖面图。
在本具体例中，漏极70超过了横向·外延生长的GaN沟道层30的生长正面地设置到没有形成GaN沟道层30的部分上。根据本实施方式，由于只用绝缘物110就可以保持足够的元件耐压，因此也可以这样延设漏极70直到没有形成GaN沟道层30的部分为止。
图17是表示本实施方式的氮化物半导体元件的第13具体例的剖面图。
在本具体例中，在大致平坦的Si衬底10的表面上局部地形成绝缘物110，并在其之上层叠GaN沟道层30和AlGaN势垒层40，然后设置漏极70。即，可以说将GaN沟道层30等设在由Si衬底(导电性衬底部)10和高电阻部110构成的基体之上。
在这种结构中，通过使绝缘物110的膜厚变得足够厚，增大漏极70和Si衬底10的距离DA，从而充分地提高元件的耐压。因而，可以将漏极70之下的GaN沟道层30的膜厚变薄，同时得到具有较高的耐压的元件。
该结构也可以通过横向·外延生长而形成。即，首先通过在Si衬底10之上形成例如由氧化硅或氮化硅等构成的绝缘物110，然后进行图案形成图形，局部地形成绝缘物110。其次，使AlN缓冲层20在局部地露出的Si衬底10之上外延生长。这时，可以进行选择外延生长以使得AlN缓冲层20不会在绝缘物110之上生长。之后，使GaN沟道层30外延生长。这时，从GaN沟道层30的厚度超过绝缘物110的时刻开始，开始在绝缘物110之上沿着横向的横向·外延生长。之后，通过使AlGaN势垒层40外延生长，可以得到图17所示的层叠结构。
在本具体例的情况下，在没有设置绝缘物110的部分，即源极50之下的部分上，GaN沟道层30的膜厚变厚。因而，在该部分上，GaN沟道层30的结晶性有可能相对降低。但是，在HFET的通常的使用方式下，在源极50的附近没有施加较高的电场。因而，即便在源极50的附近GaN沟道层30的结晶性降低，HFET的耐压降低的可能性也较低。
另外，相对于此，在绝缘物110之上横向·外延生长的GaN沟道层30的结晶性很容易达到足够好。因而，即便在漏极70的附近施加较高的电场的情况下，也不会出现击穿，可以提高HFET的耐压。图12～图17所示的绝缘物110，不限于单一膜，例如，也可以象将氧化硅(SiOx)和氮化硅(SiNy)组合在一起那样由多种材料形成。通过层叠不同的绝缘物，可以调整Si衬底10和绝缘物110的应力，并可以消除由Si衬底10和氮化物半导体层30的晶格变形导致的应力。作为其结果，例如可以缩小衬底的弯曲。
图18是表示本实施方式的氮化物半导体元件的第14具体例的剖面图。
在本具体例中，在位于漏极70的下方的GaN沟道层30内，埋藏有绝缘物110。在这种结构中，也可以通过增大漏极70和Si衬底10的距离DA来得到足够高的耐压。绝缘物110的厚度只要是可以保持必需的耐压程度即可。该结构，例如可以通过如下的方式形成，即，在使AlN缓冲层20和GaN沟道层30的一部分在Si衬底10上外延生长之后，在GaN沟道层30之上有选择地形成绝缘物110，进而，使GaN沟道层30的剩余的部分在其上横向·外延生长。
或者，还有通过在GaN沟道层30之中埋入AlGaN层或AlN层，并有选择地将其氧化的而形成绝缘物110的方法。
再者，在本具体例中，虽然在源极50的下面，GaN沟道层30的膜厚变厚，其结晶性有可能降低，但如根据图17所述那样，由于在这部分上没有施加较高的电场，因此元件的耐压降低的可能性较少。
另一方面，在漏极70的下面，良好地维持GaN沟道层30的结晶性是很容易的，可以保持高耐压。
图19是表示本实施方式的氮化物半导体元件的第15具体例的剖面图。
在本具体例中，在位于漏极70的下方的GaN沟道层30中设有空洞130。在该结构的情况下，由于可以用空洞130保持电压，因此可以将GaN沟道层30的膜厚变薄。
这种空洞130，例如可以通过如下的方法形成，即，(1)在GaN层的表面上形成多个沟槽结构，并在氢环境下进行退火，或者，(2)通过在GaN层之中有选择地埋入InGaN层，并从GaN层的表面形成沟槽，然后在氢环境中进行退火的方式，有选择地蚀刻除去InGaN层。
以上，参照具体例说明了本发明的实施方式。但是，本发明不限于这些实施方式。可以将各个实施方式组合在一起，即便本领域的技术人员进行了适当变更，只要具有本发明的主旨，也包含在本发明的范围内。
对于构成本发明的衬底以及氮化物半导体元件的各要素的材质、形状、图案形成、结构等，即便本领域技术人员添加了适当变更，只要包含本发明的主旨，就包含在本发明的范围内。
例如，在本发明的实施方式中，在GaN层和AlGaN层的形成时使用了Si衬底，但也可以GaAs衬底，只要是导电性的，没有特别地限定衬底材料，并且也不限于该导电型。
另外，虽然将GaN层和AlGaN层组合在一起进行了说明，但将GaN层和InGaN层、AlN层和AlGaN层、BalN层和GaN层等氮化物半导体组合在一起，也可以得到与上述同样的效果。
另外，在本发明的实施方式中，虽然使用了未掺杂AlGaN层和未掺杂GaN层，但也可以使用n型AlGaN层和未掺杂GaN层。
另外，虽然在被Si衬底和GaN沟道层夹持的缓冲层使用了AlN，但也可以使用将AlN和GaN，或者将AlGaN和GaN组合成晶格状的缓冲层，或者将AlN和3C-SiC制成层叠结构的缓冲层等。
另外，各具体例的结构，只要在技术方面可以实现，都可以彼此适当组合，这样组合而得到的氮化物半导体元件也包含在本发明的范围内。
另外进而，由于本发明的实施方式所使用的HFET的栅极·漏极之间，是由与异质结构型肖特基·势垒·二极管(HSBDHetero SchottkyBarrier Diode)同样的结构构成的，因此可以得到使用本实施方式的高耐压用的HSBD。
另外，虽然所述各具体例的栅极形成有肖特基接合，但在栅极和AlGaN势垒层之间形成栅极绝缘膜，作为MIS栅极结构，也可以形成具有耐雪崩的MIS(金属-氧化物-半导体)栅极结构。
图20是例示这种MIS栅极型的氮化物半导体元件的剖面图。
这样，对于在AlGaN势垒层40和栅极60之间设置了栅极绝缘膜55的MIS栅极型的氮化物半导体元件，同样地适用本发明，可以得到同样的作用效果。
另外进而，本发明还可以适用于所谓的采用了“切槽栅极结构”的氮化物半导体元件。
图21是表示将本发明适用于切槽栅极型的HFET的具体例的示意图。
在本具体例中，在源极50和漏极70之间的AlGaN势垒层40上设有切槽部40R，并以收容在该切槽部40R内的方式设置栅极60。
当象这样将栅极60正下方的AlGaN势垒层40的厚度变薄时，可以有选择地降低与GaN沟道层30的异质界面的电子浓度，并可以使没有施加栅极电压时成为截止状态。即，可以实现所谓的“常关型”的开关元件，并可以实现短路动作的防止和栅极驱动电路的简略化。另外进而，在在AlGaN层表面上形成了GaN覆盖帽层的结构中，通过同样地适用本发明，也可以得到同样的作用效果。
再者，在本说明书中，所谓的“氮化物半导体”，包括在由BxAlyGazIn1-x-y-zN(0≤x≤1，0≤y≤1，0≤z≤1，x+y+z≤1)构成的化学式中，使组成比x、y以及z在各自的范围内变化的所有的组成的半导体。另外，进而包含为了控制导电型而添加的各种杂质的任意一种的物质，也包括在“氮化物半导体”内。
权利要求
1.一种氮化物半导体元件，其特征在于，具备具有导电性衬底部、和高电阻部的基体；由设在所述基体之上的氮化物半导体构成的第1半导体层；设在所述第1半导体层之上，由带隙比所述第1半导体层大的未掺杂或n型氮化物半导体构成的第2半导体层；在所述第2半导体层之上设在所述导电部之上的第1主电极；在所述第2半导体层之上设在所述高电阻部之上的第2主电极；以及在所述第2半导体层之上设在所述第1主电极和所述第2主电极之间的控制电极。
2.如权利要求1所述的氮化物半导体元件，其特征在于，所述导电性衬底部与所述第1主电极电连接。
3.如权利要求1所述的氮化物半导体元件，其特征在于，所述高电阻部以填充绝缘物的方式构成。
4.如权利要求3所述的氮化物半导体元件，其特征在于，所述高电阻部由SiO2构成。
5.如权利要求1所述的氮化物半导体元件，其特征在于，所述导电性衬底部由硅构成。
6.如权利要求1所述的氮化物半导体元件，其特征在于，所述高电阻部是空洞。
7.如权利要求1所述的氮化物半导体元件，其特征在于，所述控制电极设在所述高电阻部之上。
8.如权利要求1所述的氮化物半导体元件，其特征在于，所述导电性衬底部和所述第2主电极的距离，比所述第1半导体层和所述第2半导体层的膜厚的合计长。
9.如权利要求8所述的氮化物半导体元件，其特征在于，所述导电性衬底部和所述第2主电极的距离，比所述控制电极和所述第2主电极的距离长。
10.如权利要求9所述的氮化物半导体元件，其特征在于，所述控制电极和所述第2主电极的距离，比所述控制电极和所述第1主电极的距离长。
11.一种氮化物半导体元件，其特征在于，具备导电性衬底部；设在所述导电性衬底部之上，由氮化物半导体构成，并且具有插入了高电阻部的第1区域的第1半导体层；设在所述第1半导体层之上，由带隙比所述第1半导体层大的未掺杂或n型氮化物半导体构成的第2半导体层；在所述第2半导体层之上设在所述第1区域之外的区域之上的第1主电极；在所述第2半导体层之上设在所述第1区域之上的第2主电极；以及在所述第2半导体层之上设在所述第1主电极和所述第2主电极之间的控制电极。
12.如权利要求11所述的氮化物半导体元件，其特征在于，所述导电性衬底部与所述第1主电极电连接。
13.如权利要求11所述的氮化物半导体元件，其特征在于，所述高电阻部，以填充绝缘物的方式构成。
14.如权利要求11所述的氮化物半导体元件，其特征在于，所述导电性衬底部由硅构成。
15.如权利要求11所述的氮化物半导体元件，其特征在于，所述高电阻部是空洞。
16.一种氮化物半导体元件，其特征在于，具备具有缺失部的导电性衬底；由设在所述导电性衬底之上的氮化物半导体构成的第1半导体层；设在所述第1半导体层之上，由带隙比所述第1半导体层大的未掺杂或n型氮化物半导体构成的第2半导体层；设在所述第2半导体层之上的第1主电极；在所述第2半导体层之上设在所述缺失部之上的第2主电极；在所述第2半导体层之上设在所述第1主电极和所述第2主电极之间的控制电极。
17.如权利要求16所述的氮化物半导体元件，其特征在于，所述导电性衬底与所述第1主电极电连接。
18.如权利要求16所述的氮化物半导体元件，其特征在于，所述导电性衬底和所述第2主电极的距离，比所述第1半导体层和所述第2半导体层的膜厚的合计长。
19.如权利要求18所述的氮化物半导体元件，其特征在于，所述导电性衬底和所述第2主电极的距离，比所述控制电极和所述第2主电极的距离长。
20.如权利要求19所述的氮化物半导体元件，其特征在于，所述控制电极和所述第2主电极的距离，比所述控制电极和所述第1主电极的距离长。
全文摘要
一种氮化物半导体元件，其特征在于，具备有导电性衬底部、和高电阻部的基体；由设在所述基体之上的氮化物半导体构成的第1半导体层；设在所述第1半导体层之上，由带隙比所述第1半导体层大的未掺杂或n型氮化物半导体构成的第2半导体层；在所述第2半导体层之上设在所述导电部之上的第1主电极；在所述第2半导体层之上设在所述高电阻部之上的第2主电极；以及在所述第2半导体层之上设在所述第1主电极和所述第2主电极之间的控制电极。
文档编号H01L29/02GK1921148SQ200610115100
公开日2007年2月28日 申请日期2006年8月24日 优先权日2005年8月24日
发明者斋藤渉, 小野村正明, 田中 明, 橘浩一, 藏口雅彦, 野田隆夫, 新田智洋, 吉冈启 申请人:株式会社东芝