专利名称：双闸可变临限电压元件及其形成方法
技术领域：
本发明是有关于一种集成电路制程的互补金氧半导体(CMOS)元件的形成方法，且特别是有关于性能、可靠度及产能均改进双闸金氧半导体场效电晶体(MOSFET)的形成方法。
背景技术：
众所周知，增加装置密度，并具有较高的速度性能与较低的功率消耗是改善集成电路制造装置与方法的主要驱动力。举例来说，互补金氧半导体(CMOS)的设计考量即在同时符合低功率与高速度的需求。例如，若是将供应电压(VDD)减小到低功率消耗，并将临限电压(VT)固定时，即会造成驱动电流(Idrive)减少，并连带使得装置的速度性能被减少。另一方面，若是将临限电压(VT)降低以增加驱动电流(Idrive)的话，又会造成待机电流(IDFF)上升的情形。个别场效应电晶体闸是与一延迟时间周期相结合以在半导体元件电路中进行讯号传播。延迟时间周期是依次与驱动电流(Idrive)成反比关系。因此，增加驱动电流便会增加互补金氧半导体元件的性能速度或是灵敏值(figure of merit；FOM)。
为克服CMOS设计中驱动电流与待机电流间相抵触矛盾的问题，便有研究利用到具有不同临限电压的双电晶体，又可称做双VT或双闸技术。举例来说，当有二电晶体被使用时，其中之一即被用作高临限电压(high voltagethresho1d；HVT)电晶体，而另一则用作低临限电压(low voltagethreshold；LVT)电晶体。LVT电晶体是用在电路中的速度临界部，藉以增加驱动电流(Idrive)，从而增加元件的速度性能，而HVT电晶体则用在电路中的非速度临界部。通过仅在电路的速度临界部中使用LVT电晶体，以使全部的IOFF或是待机电流仅被少许的增加。
现有习知技艺的一项问题便在于平行制造HVT电晶体与LVT电晶体的困难。举例来说，各个HVT与LVT电晶体在制造过程中会有表面形貌上的差异，由于元件尺寸被减小且程序裕度(包括干蚀刻制程裕度)变狭窄，使得制造过程会变得愈发困难。
因此，有需要提出一种包括制造双电晶体的集成电路制造技术，藉以改善制造技术，从而改进元件性能与可靠度。
由此可见，上述现有的双电晶体在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的形成双闸可变临限电压元件的方法，便成为当前业界极需改进的目标。
有鉴于上述现有的形成双电晶体方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的形成双闸可变临限电压元件的方法，能够改进一般现有的双电晶体，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的形成双电晶体方法存在的缺陷，而提供一种新型的形成双闸可变临限电压元件的方法，所要解决的技术问题是使其提供一种改良的双闸高临限电压电晶体制造方法，用以改进元件性能与可靠度，并同时克服现有习知技艺中所存在的缺点，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成一双闸元件的方法，包括下列步骤提供一半导体基板，该半导体基板的一高临限电压(HVT)部上设有一第一闸极介电层，该第一闸极介电层上则设有一第一闸极结构；在该第一闸极结构的任一侧形成第一间隙壁；在一低临限电压(LVT)部上形成一第二闸极介电层；以及在该第二闸极介电层上形成一第二闸极结构。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的形成一双闸元件的方法，其中所述的形成第二闸极结构的步骤包括下列步骤在该HVT与该LVT部上形成一材料层，该材料层是选自于多晶硅以及金属硅化物所构成的群组；光刻图案化一光阻层，藉以覆盖该半导体基板的一HVT部；以及干蚀刻该材料层直迄该第二闸极介电层为止。
前述的形成一双闸元件的方法，其中在形成该第二闸极介电层之前，将该LVT部上的该第一闸极介电层移除。
前述的形成一双闸元件的方法，其中包括有该第一闸极结构与该第二闸极结构的元件是分别在较高与较低的元件操作电压运作。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种双闸元件，包括一半导体基板，该半导体基板的一高临限电压(HVT)部上设有一第一闸极介电层，该第一闸极介电层上则设有一第一闸极结构；复数个第一间隙壁，是设置在该第一闸极结构的任一侧邻接处；一低临限电压(LVT)部，配置于该半导体基板；一第二闸极介电层，是设置在该LVT部上；以及一第二闸极结构，是设置在该第二闸极介电层上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的双闸元件，其中所述的第一与第二闸极结构是分别包括一第一与第二闸电极，该闸电极是选自于多晶硅以及金属硅化物所构成的群组。
前述的双闸元件，其中所述的第一闸极介电层是厚于该第二闸极介电层。
前述的双闸元件，其中所述的第一闸极介电层相较于该第二闸极介电层包括有不同的材质。
前述的双闸元件，其中包括有该第一与第二闸极结构的元件是分别以较高与较低的元件操作电压运作。
前述的双闸元件，更包括复数个第二间隙壁，该些第二间隙壁形成于该第二闸极结构的任一侧邻接处，且宽度不同于该第一闸极结构的该些第一间隙壁。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种双闸元件，包括一半导体基板，该半导体基板的一高临限电压(HVT)部上设有一第一闸极介电层，该第一闸极介电层上则设有一第一闸极结构；复数个第一间隙壁，是设置在该第一闸极结构的任一侧邻接处；一低临限电压(LVT)部，配置于该半导体基板；一第二闸极介电层，是设置在该LVT部上；以及一第二闸极结构，是设置在该第二闸极介电层上。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明提供了一种一种双闸元件及其制造方法，此双闸元件可独立调整临限电压，并具有较佳的性能与可靠度。
依照本发明一较佳实施例，此方法是包括提供一半导体基板，半导体基板的一高临限电压(HVT)部上设有一第一闸极介电层，第一闸极介电层上则设有一第一闸极结构；接着在第一闸极结构的任一侧邻接处形成第一间隙壁；然后形成半导体基板的一低临限电压(LVT)部；然后在LVT部上形成一第二闸极介电层；以及接着在第二闸极介电层上形成一第二闸极结构。
借由上述技术方案，本发明形成双闸可变临限电压元件的方法至少具有下列优点本发明的双闸元件及其制造方法，使得双闸元件可独立调整临限电压，并具有较佳的性能与可靠度。
综上所述，本发明形成双闸可变临限电压元件的方法具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的形成双闸可变临限电压元件的方法具有增进的多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1A至图1G所示为半导体晶圆在集成电路制程中各阶段的局部剖面示意图，藉以表示本发明形成双临限电压(VT)金氧半导体场效电晶体(MOSFET)的制程实施例示意图。
图2是为包括本发明数个实施例的方法流程图。
12基板12B低临限电压部16、28闸电极16B上部20A、20B间隙壁24A多晶硅层201～211步骤 12A高临限电压部14A、14B闸极氧化层16A底部18A、18B轻掺杂汲极(LDD)掺杂高临限电压区域22、26光阻部24B多晶硅化物部具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的形成双闸可变临限电压元件的方法其具体实施方式
、结构、特征及其功效，详细说明如后。
虽然本发明的方法是以双临限电压电晶体(亦被归类为分裂双闸元件)为例说明，但是本发明的方法一般亦可应用至具有不同表面形貌与具有独立调整临限电压(VT)的互补金氧半导体(CMOS)的平行制造。因此，可藉以改进用于形成闸极结构的干蚀刻制程，使各闸极结构是具有各自不同的电操作特性。
请参阅图1A至图1G所示为半导体晶圆在集成电路制程中各阶段的局部剖面示意图，藉以表示本发明形成双临限电压金氧半导体场效电晶体(Dual VT MOSFET)的制程实施例示意图。
如图1A所示中是为一半导体基板12，此基板12包含有硅、应变半导体、复合物半导体、多层半导体或是上述物质的结合。举例来说，基板12是包含有(但不限于)硅、绝缘层上覆硅(silicon on insulator；SOI)、堆迭式绝缘层上覆硅(stacked SOI；SSOI)、堆迭式绝缘层上覆硅锗(stackedSiGe on insulator；S-SiGeOI)、绝缘层上覆硅锗(SiGeOI)以及绝缘层上覆锗(GeOI)或是前述的组合。在较佳实施例中，基板是为硅基板，并包含良好掺杂区域12A、12B，以分别构成高临限电压电晶体(HVT)基板区域以及低临限电压电晶体(LVT)基板区域。在较佳实施例中，亦可选择性地形成一浅沟隔离层(shallow trench insulation；STI)(图中未示)，藉以分隔良好掺杂区域12A、12B。
请再参考图1A，基板12的高临限电压电晶体区域是通过传统的离子注入法进行掺杂，以调整基板的高临限电压电晶体区域的临限电压(VT)值。例如，先在基板12上利用热生长方法生长出一牺牲氧化层。(图中未示)，然后在进行光刻图案化制程以暴露高临限电压电晶体区域的部分(例如基板的区域12A)，然后再进行一或多次离子注入制程。牺牲氧化层接着被湿式浸泡入稀释氢氟酸(HF)中以在包含区域12A、12B的基板12上进行剥除，例如稀释氢氟酸是为H2O∶HF＝50∶1，且在900℃至1050℃之间在包含区域12A、12B的基板12上热生长厚度约介于150埃至250埃的闸极介电层(如二氧化硅)14A。
请参考图1B所示，接者通过传统的CVD沉积法、光刻图案化以及干蚀刻制程以在基板的高临限电压(HVT)部12A形成一闸电极16。例如，多晶硅以及选择性设置的多晶硅化物最上层的形成是通过光刻图案化各层以干蚀刻一闸电极16直迄闸极介电层14A停止。例如说，高临限电压闸电极16可完全由掺杂的或是未掺杂的多晶硅所形成，或者是在底部(如16A处)由多晶硅所形成，而在上部(如16B处)由多晶硅化物所形成，又以硅化钨(如WSix)为较佳。HVT闸电极16的上部16B亦可使用其他的金属硅化物(多晶硅化物)来形成，如TiSi2、CoSi2、NiSi、PtSi等。多晶硅化物是通过现有习知方法来形成，例如先在多晶硅层上沉积一金属层，然后在通过退火制程以形成低电阻态的金属硅化物(多晶硅化物)。HVT闸电极16形成后，现有习知的光刻图案化制程(如覆盖低临限电压部12B以及暴露高临限电压部12A)接着进行离子注入以及退火，藉以在基板区域12A中形成轻掺杂汲极(LDD)掺杂高临限电压区域，如与HVT闸电极16相邻的区域18A与18B。
请参考图1C所示，在本发明的一重要技术思想中，在基板12B的低临限电压部上形成一闸电极之前，会先在闸电极16相邻处形成间隙壁。例如说，首先将氧化硅(以四乙氧基硅烷(TEOS)的氧化物为较佳)层通过现有习知的CVD制程沉积在处理表面，然后再进行等向蚀刻制程，此制程可使用现有习知四乙氧基硅烷(TEOS)氧化物的干蚀刻化学作用(如碳氟化合物以及/或是全氟化碳)以及/或是使用如稀释氢氟酸的湿蚀刻制程。等向蚀刻制程至少最后几个步骤最好施行等向干蚀刻制程以在闸极氧化层14A停止，藉以形成TEOS氧化物间隙壁(spacer)，如在闸电极16的相邻处20A、20B。等向干蚀刻TEOS氧化物在热生长氧化层16上具有较佳的选择性，又不会影响到闸极氧化层14A。间隙壁20A、20B亦可由其他对闸极电介质具有良好蚀刻选择性的材质来形成，包含如氮化硅或是氮氧化硅，包含如形成复合物间隙壁，如二氧化硅-氮化硅-二气化硅(oxide-nitride-oxide；ONO)间隙壁。
请参考图1D所示，在首次光刻图案化处理表面以利用光阻部22与暴露LVT基板部12B来覆盖HVT基板部12A后，即实行LVT电压临限注入制程。举例来说，LVT基板部12B是被掺杂以调整临限电压，藉以在相较于HVT部12A的临限电压(VT)为低的电压值下运作(正或负电压)。TEOS氧化物间隙壁20A、20B的形成可先于或晚于LVT临限电压(VT)注入制程，但是间隙壁的形成以先于LVT临限电压(VT)注入制程为较佳，并可因而减少制程步骤。
请参考图1E所示，在LVT临限电压注入制程之后，闸极电介质的LVT部(如热生长氧化物14A)即进行现有习知的缓冲氧化物蚀刻，例如湿式浸泡在稀释HF，藉以移除LVT区域上的闸极氧化物部14A。移除光阻部22以及进行完现有习知的基板清洗制程后，即在900℃至1050℃之间进行传统热氧化物生长制程，藉以在包含有基板12B的LVT部的处理表面上生长第二闸极氧化层14B，其厚度以50埃至150埃之间为较佳，并以薄于闸极氧化物部14A为较佳。
请参考图1F所示，掺杂或未掺杂多晶硅层24A接着沉积在处理表面上，此处理表面包含有HVT与LVT基板部12A、12B。最上多晶硅化物部24B是可选择性的形成，并使用与闸电极部相同或不同的金属硅化物，又以硅化钨(如WSix)为较佳。接着施行光刻图案化制程以图案化一第二闸电极光阻部26，藉以形成第二闸电极。
请参考图1G所示，接者实行现有习知的多晶硅或多晶硅化物/多晶硅干蚀刻制程以形成LVT闸电极28，并停止在闸极氧化层14B上。接着执行现有习知的制程以完成HVT与LVT电晶体的形成，例如包含间隙壁的形成以及独立形成可调整式掺杂区域，如形成在间隙壁之前的轻掺杂汲极(LDD)以及形成在间隙壁之后的源极(S/D)区域。前述的方法亦可用于形成个别HVT与LVT闸极结构，此闸极结构具有介入电隔绝结构(浅沟隔离层)(图中未示)，或是分裂双闸架构的HVT与LVT闸极结构。
间隙壁20A、20B可适当地留下，藉以使形成在LVT闸极结构28相邻处的间隙壁可形成为具有不同的宽度，从而改变各HVT与LVT电晶体的LDD及主源极/汲极区域。由是，则LVT与HVT电晶体的额外运作特性即可被独立地调整。
请参考图2所示，是为包含本发明数个实施例的方法流程图。在步骤201中，一半导体基板的一高临限电压(HVT)部上形成有一第一闸极结构，此第一闸极结构具有一第一闸极氧化物。在步骤203中，第一闸极结构的邻接处形成有氧化物间隙壁。在步骤205中，与HVT部相邻接处形成(离子注入)有半导体基板的低临限电压(LVT)部。在步骤207中，LVT部上的第一闸极氧化物被移除，并形成薄于第一闸极氧化物的一第二闸极氧化物。在步骤209中，在半导体基板的低临限电压部上形成一第二闸极结构。在步骤211中，HVT与LVT基板部上分别完成高临限电压与低临限电压CMOS电晶体。
因此，本发明已提出一可平行制作HVT与LVT闸极结构的方法，藉以在形成LVT闸极结构之前，可在HVT闸极结构的邻接处形成间隙壁。再者，依据本发明可克服现有习知制程所遭遇到的问题。如多晶硅以及/或是多晶硅化物/多晶硅干蚀刻以形成HVT及LVT闸极结构的方法的短处。举例来说，传统制程在没有LVT闸间隙壁的情况下，多晶硅或是多晶硅化物/多晶硅层的表面形貌的差异在LVT闸形成前会增加在HVT闸极结构邻接处的多晶硅蚀刻残留的形成以及/或是导致在HVT闸极结构邻接处的源极与汲极区域的不预期过度蚀刻(如微沟槽)。
依据本发明，在形成LVT闸极结构之前额外配置间隙壁，可有效避免多晶硅残余形成的问题，或是避免在LVT闸极结构形成的过程中，在HVT闸极结构的邻接处产生不预期的过度蚀刻。本发明的方法可各自独立地调整HVT与LVT电晶体的临限电压(VT)，并维持住HVT闸极氧化物以及源极与汲极区域的品质。因此，元件效能、可靠度与产能均能有效的提升。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种形成一双闸元件的方法，其特征在于其包括下列步骤提供一半导体基板，该半导体基板的一高临限电压(HVT)部上设有一第一闸极介电层，该第一闸极介电层上则设有一第一闸极结构；在该第一闸极结构的任一侧形成第一间隙壁；在一低临限电压(LVT)部上形成一第二闸极介电层；以及在该第二闸极介电层上形成一第二闸极结构。
2.根据权利要求1所述的方法，其特征在于其中所述的形成第二闸极结构的步骤包括下列步骤在该HVT与该LVT部上形成一材料层，该材料层是选自于多晶硅以及金属硅化物所构成的群组；光刻图案化一光阻层，藉以覆盖该半导体基板的一HVT部；以及干蚀刻该材料层直迄该第二闸极介电层为止。
3.根据权利要求1所述的方法，其特征在于其中在形成该第二闸极介电层之前，将该LVT部上的该第一闸极介电层移除。
4.根据权利要求1所述的方法，其特征在于其中包括有该第一闸极结构与该第二闸极结构的元件是分别在较高与较低的元件操作电压运作。
5.一种双闸元件，其特征在于其包括一半导体基板，该半导体基板的一高临限电压(HVT)部上设有一第一闸极介电层，该第一闸极介电层上则设有一第一闸极结构；复数个第一间隙壁，是设置在该第一闸极结构的任一侧邻接处；一低临限电压(LVT)部，配置于该半导体基板；一第二闸极介电层，是设置在该LVT部上；以及一第二闸极结构，是设置在该第二闸极介电层上。
6.根据权利要求5所述的双闸元件，其特征在于其中所述的第一与第二闸极结构是分别包括一第一与第二闸电极，该闸电极是选自于多晶硅以及金属硅化物所构成的群组。
7.根据权利要求5所述的双闸元件，其特征在于其中所述的第一闸极介电层是厚于该第二闸极介电层。
8.根据权利要求5所述的双闸元件，其特征在于其中所述的第一闸极介电层相较于该第二闸极介电层包括有不同的材质。
9.根据权利要求5所述的双闸元件，其特征在于其中包括有该第一与第二闸极结构的元件是分别以较高与较低的元件操作电压运作。
10.根据权利要求5所述的双闸元件，其特征在于其更包括复数个第二间隙壁，该些第二间隙壁形成于该第二闸极结构的任一侧邻接处，且宽度不同于该第一闸极结构的该些第一间隙壁。
11.一种双闸元件，其特征在于其包括一半导体基板，该半导体基板的一高临限电压(HVT)部上设有一第一闸极介电层，该第一闸极介电层上则设有一第一闸极结构；复数个第一间隙壁，是设置在该第一闸极结构的任一侧邻接处；一低临限电压(LVT)部，配置于该半导体基板；一第二闸极介电层，是设置在该LVT部上；以及一第二闸极结构，是设置在该第二闸极介电层上。
全文摘要
本发明是有关于一种双闸元件具有独立调整的临限电压以改善性能及可靠度，及其形成方法。此方法包括提供一半导体基板，半导体基板的一高临限电压(HVT)部上设有一第一闸极介电层，第一闸极介电层上则设有一第一闸极结构。接着在第一闸极结构的任一侧邻接处形成第一间隙壁，形成半导体基板的一低临限电压(LVT)部。然后在LVT部上形成一第二闸极介电层，并接着在第二闸极介电层上形成一第二闸极结构。通过本发明的双闸元件及其制造方法，使得双闸元件可独立调整临限电压，并具有较佳的性能与可靠度。
文档编号H01L27/092GK1870245SQ200610081020
公开日2006年11月29日 申请日期2006年5月19日 优先权日2005年5月24日
发明者赖育志, 吴子扬 申请人:台湾积体电路制造股份有限公司