显示器和用于制备该显示器的溅射靶的利记博彩app

专利名称：显示器和用于制备该显示器的溅射靶的利记博彩app
技术领域：
本发明涉及一种形状类似薄膜的显示器以及用于制备该显示器的溅射靶，更具体地说，涉及一种包含氧化物导电膜和Al合金膜的新型显示器，该显示器用于半导体装置、有源和无源矩阵类型的平板显示器如液晶显示器、反射膜、光学元件等，以及涉及一种用于制备该显示器的溅射靶。
背景技术：
薄膜晶体管(TFTs)例如在有源矩阵类型的液晶显示器中用作开关元件，而所述液晶显示器具有包括像素电极和互连线路部分如扫描线和信号线的TFT阵列基板、包括共用电极且以预定距离面对TFT阵列基板安置的对向基板、插入TFT阵列基板和对向基板之间的液晶层。无源矩阵类型的液晶显示器包括互连线路部分如扫描线和信号线、包括共用电极并且以预定距离面对该互连基板安置的对向基板、以及插入互连基板和对向基板之间的液晶层。像素电极可以由氧化物导电膜比如将约10质量％的氧化锡(SnO)混入氧化铟(In2O3)中获得的氧化铟锡(ITO)膜制备。
当纯Al或Al合金如Al-Nd用于与这种导电氧化物膜的像素电极(下面，也称作“像素电极”)电连接的互连线路部分的信号线时，由高熔点金属如Mo、Cr、Ti和W制备的多层膜作为势垒金属插入信号线和像素电极之间，以使信号线不会直接接触像素电极。然而，最近几年已经在尝试省略这种高熔点金属，使像素电极和信号线直接连接。
例如，根据专利文献1(JP，11-337976，A)，使用通过将约10质量％的氧化锌混入氧化铟中获得的IZO膜的像素电极，可以实现像素电极与信号线的直接接触。
专利文献2(JP.11-283934，A)描述了一种借助于漏极的等离子体处理、离子注入等的表面处理方法，而专利文献3(JP，11-284195，A)描述了含杂质如N、O、Si、C等的第二相叠在一起的多层膜形成为第一层的门极、源极和漏极的方法。使用这些方法时，很明显，即使当上述的这种高熔点金属被省略时，也能够使与像素电极的接触电阻保持低水平。
这些传统技术插入势垒金属的原因是因为形成信号线和像素电极的Al或Al合金的互连线路之间的直接接触增加了接触电阻并降低了显示图像的质量。这是因为Al易于被氧化，并且其表面在大气中就被氧化的缘故，以及因为当Al被膜沉积过程中所产生或加入的氧氧化时，属于金属氧化物的像素电极在其表面上产生高电阻Al氧化物层的缘故。在信号线和像素电极之间的接触界面上形成绝缘层增加了信号线和像素电极之间的接触电阻，并且降低了显示图像的质量。
与此同时，虽然势垒金属具有防止Al合金表面氧化并使Al合金膜和像素电极保持良好接触的功能，但是由于形成势垒金属的步骤对于形成势垒金属插入这种接触表面的传统结构是不可缺少的，因此除需要用于形成门极、源极和漏极的膜沉积溅射仪之外，还需要确保用于形成势垒金属的膜沉积室。然而，由于液晶面板的批量生产已经实现低成本，因此，由于形成势垒金属所导致的生产成本增加以及生产率的下降都将变得非常明显。
在这种背景下，最近需求一种用于省略势垒金属的电极材料、制备工艺等。在响应这种要求下，专利文献2提出增加一种表面处理步骤。同时，要使门极、源极或漏极在同一膜沉积室内进行连续膜沉积，专利文献3不可避免就需要更多的工艺步骤。此外，由于含杂质的膜和不含杂质的膜之间具有不同的热膨胀系数，因此，在连续使用过程中膜从室的壁表面脱落的现象会蔓延，因而，要进行维修就需要经常停止设备。此外，由于专利文献1需要将当前最普通的氧化铟锡(ITO)膜变成氧化铟锌(IZO)膜，因此材料成本较昂贵。
注意这种情况之后，本发明人开发出了在专利文献4(JP，2004-214606，A)中描述的技术，以作为深入研究以及尝试建立这样一种技术的结果，即，使用该技术，可以简化工艺步骤，同时在不增加工艺步骤的情况下省略上述的势垒金属，而且使用该技术，能够获得优异的电性质和耐热性，其在低电阻率下必定实现低的接触电阻并且实现带有反射电极、TAB连接电极等的材料在显示器中的标准化。
这种技术在尝试解决上述问题，它使用含0.1～0.6at％选自Au、Ag、Zn、Cu、Ni、Sr、Sm、Ge和Bi中的至少一种元素的Al合金作为Al合金膜的材料，并且使一部分这些合金组分作为沉积物或富集层出现在上述的接触界面上，而且这种技术证实，在这些元素中，含预定量Ni的Al合金表现出优异的性能。
顺便提及，为了更好的产率以及改善生产力，最近生产显示器的加工温度趋向于变低，而且为了进一步提高产率和改善生产率，正在尝试使用具有低耐热温度的树脂作为基材。因此，尽管对于耐热温度的需要并不是很强，但是对于具有低电阻率的互连材料的需求却很强。
例如，无定形硅TFTs即一种显示器元件的源极和漏极材料需要具有低的电阻率和耐热性能，并且该需求规格为例如8μΩ·cm或更低的电阻率以及约350℃的耐热温度。这种耐热温度由生产过程中施加到源极和漏极上的最高温度确定，这种最高温度是形成绝缘膜的温度，所述绝缘膜是作为保护膜形成在电极上的。
由于先进的膜沉积技术，因此即使在低温下也能够获得所需的绝缘膜，因而在约250℃下特别在源极和漏极上形成保护膜将成为可能。这样就增加了对耐热温度约为250℃且电阻率足够低的互连材料的需求。
与此同时，虽然以前通常用于显示器的互连材料的Al合金膜是通过溅射形成的，但是在Al合金膜通过这种方法形成的情况下，超出Al溶解性极限加入的合金组分不得不以溶解状态存在。含溶解状态的合金元素的Al合金的电阻率通常比纯铝的电阻率高。但是，当含超出溶解性极限的合金元素的Al合金膜被加热时，合金组分作为金属互化物沉析在晶界上，而且当Al合金膜进一步加热时，晶粒生长进行且Al开始重结晶。尽管以这种方式出现沉析和晶粒生长时的温度根据合金元素而不同，但是合金组分的沉析和晶粒生长降低了Al合金膜的电阻率。
当加热导致晶粒生长进展时，膜内的压应力增加，并且随着进一步加热导致晶粒生长进一步进展时，会突破极限，并且为了应力松弛起见晶粒将如小丘(hillock)那样出现在膜表面上。合金化在通过沉析在晶界上的金属互化物使晶粒保持中断、抑制小丘和提高耐热性质上是有效的。为了实现Al合金膜的较低电阻率和耐热性，传统的方法利用这种现象推进合金组分的沉析和晶粒生长。但是，变低的加工温度并不会有利于通常的合金组分充分沉析为金属互化物，这样就会导致晶粒生长没有进展并且电阻率不易于降低的问题。
例如，专利文献4中公开的Al-2at％Nd的耐热温度虽然高达350℃或更高，但是在250℃下加热处理30分钟之后，其电阻率只有11.5μΩ·cm，Al-2at％Ni-0.6％Nd的耐热温度虽然高达350℃或更高，但是在250℃下加热处理30分钟之后，其电阻率降到只有8.7μΩ·cm，因此仍然存在进一步改善的空间。

发明内容
如上所述，虽然源极和漏极最受降低的加工温度的影响，但是由于这些电极总是携带读取和写入像素的电流，因此抑制这些电极部分中的电阻率在降低显示器的功率消耗上是非常有效的。此外，电极部分中的较低电阻率降低了由电阻和电容的乘积确定的时间常数，这样就使得即使显示面板以大尺寸制备时，也能够保持良好的显示质量。
本发明是根据上述情况下取得的，因此它旨在建立这样的一种技术假设上面提到的相对于传统技术省略势垒金属是可以的，并且使用这种技术能够使Al合金膜与像素电极直接并牢固地接触，以及即使当Al合金膜使用低热加工温度时，像素电极之间也能够实现较低的电阻率。更具体地说，即使当在250℃低温下进行30分钟热加工时，也能够在没有形成缺陷如小丘的情况下实现Al合金膜的电阻率为7μΩ·cm或更低，也能够提供一种适合于降低加工温度的显示器，以及提供一种用于形成有益于制备这样的一种显示器的Al合金膜的溅射靶。
在解决了上述问题的本发明显示器的结构中，Al合金膜和导电氧化物膜在没有插入任何高熔点金属的情况下彼此直接连接，并且在这种显示器中，部分或全部合金组分沉析或富集在该接触界面上，而且所述Al合金膜是由这样的一种Al合金制备的它包含作为合金组分的0.1～6at％的选自Ni，Ag，Zn，Cu和Ge中的至少一种元素并且还含有1)0.1～2at％的选自由Mg，Cr，Mn，Ru，Rh，Pd，Ir，Pt，La，Ce，Pr，Gd，Tb，Sm，Eu，Ho，Er，Tm，Yb，Lu和Dy组成的组(下面，有时称作“组X”)中的至少一种元素；或2)0.1～1at％的选自由Ti，V，Zr，Nb，Mo，Hf，Ta和W组成的组(下面，也称作“组Z”)中的至少一种元素。
在透明基板上沉积之后，本发明的Al合金膜优选在250℃下热加工30分钟后，获得7μΩ·cm或更低的电阻率。
根据本发明的其它结构涉及一种用于制备Al合金膜的溅射靶，所述Al合金膜是上述显示器的特征元件，并且由这样的一种Al合金制备包含作为合金组分的0.1～6at％的选自Ni，Ag，Zn，Cu和Ge中的至少一种元素以及还包括0.1～2at％的选自由Mg，Cr，Mn，Ru，Rh，Pd，Ir，Pt，La，Ce，Pr，Gd，Tb，Sm，Eu，Hoo，Er，Tm，Yb，Lu和Dy组成的组中的至少一种元素或0.1～1at％的选自由Ti，V，Zr，Nb，Mo，Hf，Ta和W组成的组中的至少一种元素。
根据本发明，Al合金膜与像素电极能够在不形成势垒金属层的情况下直接接触，并且即使当使用较低热加工温度如250℃或更低时，也能够确保足够低的电阻率。在上下文中的热加工温度表示例如在生产TFT阵列的过程中变成最高的加工温度，以及在借助CVD形成各种膜的膜沉积过程中这种用于加热基板的温度的实例，在保护膜的热固化过程中热处理炉的温度、等。
当根据本发明的Al合金膜在其中生产加工温度最近变得更低的液晶显示面板的过程中应用于源极/漏极互连线路时，能够在低热加工温度下实现较低电阻率，而不损害与像素电极直接连接的优势。


图1是液晶面板基板和液晶显示器的示意性结构的放大横截面的示意性解释图，所述液晶显示器中，应用了本发明的显示器阵列基板；图2是薄膜晶体管的示意性结构的横截面的示意解释图，所述薄膜晶体管用于根据本发明第一实施方案的显示器阵列基板中；图3所示为顺序表示用于生产图2所示的显示器阵列基板的步骤实例的解释图；
图4所示为顺序表示用于生产图2所示的显示器阵列基板的步骤实例的解释图；图5所示为顺序表示用于生产图2所示的显示器阵列基板的步骤实例的解释图；图6所示为顺序表示用于生产图2所示的显示器阵列基板的步骤实例的解释图；图7所示为顺序表示用于生产图2所示的显示器阵列基板的步骤实例的解释图；图8所示为顺序表示用于生产图2所示的显示器阵列基板的步骤实例的解释图；图9所示为顺序表示用于生产图2所示的显示器阵列基板的步骤实例的解释图；图10所示为顺序表示用于生产图2所示的显示器阵列基板的步骤实例的解释图；图11示出了Al合金膜的温度-应力曲线；图12是在根据本发明其它实施方案的显示器阵列基板中使用的薄膜晶体管的示范性结构的横截面示意性解释图；图13所示为顺序表示用于生产图12所示的显示器阵列基板的步骤实例的解释图；图14所示为顺序表示用于生产图12所示的显示器阵列基板的步骤实例的解释图；图15所示为顺序表示用于生产图12所示的显示器阵列基板的步骤实例的解释图；图16所示为顺序表示用于生产图12所示的显示器阵列基板的步骤实例的解释图；图17所示为顺序表示用于生产图12所示的显示器阵列基板的步骤实例的解释图；图18所示为顺序表示用于生产图12所示的显示器阵列基板的步骤实例的解释图；图19所示为顺序表示用于生产图12所示的显示器阵列基板的步骤实例的解释图；和图20所示为用于测定Al合金膜和透明导电氧化物膜之间的接触电阻的Kelvin图案。
具体实施例方式
根据本发明，为了像素电极和Al合金膜的接触，该Al合金膜是包含作为它的合金组分的0.1～6at％的选自Ni，Ag，Zn，Cu和Ge中的至少一种元素以及还包括0.1～2at％的选自组X中的至少一种元素或0.1～1at％的选自组Z中的至少一种元素。
作为含0.1～6at％的Ni等以及还包括0.1～2at％的选自组X中的至少一种元素或0.1～1at％的选自组Z中的至少一种元素的Al合金膜，在较低热加工温度下，沉析物或Ni等富集层形成在与像素电极的接触界面上，因而降低了接触电阻。
此外，如下面详细描述那样，沉析作用(作为属于主要用于改善耐热性加入的组X和Z中的元素的金属化合物)加速了Al的重结晶，降低了Al合金膜自身的电阻，并且大大降低了包括接触表面的整体的电阻。
与此同时，当Al合金膜包含0.1～6at％的Ni等并且还包含0.1～2at％的选自Mg，La，Mn，Gd，Ta，Dy和Tb(这些元素都选自组X和Z中)中的至少一种元素或0.1～1at％的V时，该Al合金膜可有效地显著改善耐碱显影溶液的性质。
在生产显示器的过程中，互连线路图案在被称作光刻术的步骤形成。即，感光树脂(光致抗蚀剂)使用UV光源曝光，并用碱显影溶液显影，该树脂就形成了互连线路图案。随后，使用该树脂作为掩模，蚀刻Al合金膜，由此获得了互连线路。在这种显影阶段，Al合金膜的表面暴露在碱显影溶液中。通常使用的显影溶液包含2.38重量％的TMAH(四甲基氢氧化铵)，并且当含0.1～6at％Ni的Al合金膜暴露于这种显影溶液时，蚀刻以80～120nm/min的速度进行。
相反，如果向Al合金膜中加入源自组X和Z的Mg，La，Mn，V，Gd，Ta，Dy和Tb，则蚀刻速度被抑制到10～40nm/min。注意，在通常使用中，纯Al的蚀刻速度为20nm/min，从经验上讲，约双倍的这种速度将不会导致膜变薄的问题。
此外，显影时间根据树脂、曝光条件等而变化，而且由于Al合金膜表面暴露于显影溶液中的时间约为几十秒或最多在一分钟内以及互连线路的膜厚度通常约为100～400nm，因此如果蚀刻速度的蚀刻诱导减速约降低到一半或更低，则不仅防止了Al合金膜在光刻步骤被消除，而且避免了膜变得非常薄。这样就实现了互连线路图案的精确加工。
光刻步骤通常要重复进行。这就意味着光致抗蚀剂的剥离并且在反常图案等出现时且再一次重新进行光刻步骤，而且抑制膜变薄能够保证可以不止一次重复进行的优势。
因此，能够显著降低加工步骤数目和生产成本，同时能够使显示器如液晶显示器的显示质量保持高水平。
尽管本发明显示器的实施方案将参考附图进行详细描述，但是本发明并不是限制于所解释的实施例，而是可以采用一定程度上满足前面提及和后面描述意图的适当改进。这些改进全都落入本发明的技术范围内。
此外，虽然根据本发明的Al合金膜也可以应用于无源矩阵类型的显示器中，但是这样的实施方案不作描述，所述无源矩阵类型的显示器不包括薄膜晶体管、反射类型的液晶显示器等的反射电极、无定形硅TFT的门极、以及在TAB连接电极和TAB电极之间没有形成势垒金属层的情况下用于将信号输入/输出到外部的TAB连接电极。
图1是安装在本发明所应用到的液晶显示器装置上的液晶面板结构的放大横截面的示意性解释图。
图1所示液晶面板包括TFT阵列基板1、面向TFT阵列基板1安置的对向基板2、以及安置在TFT阵列基板1和对向基板2之间并起着光调节层作用的液晶层3。TFT阵列基板1通过安置在绝缘透明基板(玻璃基板)1a上的薄膜晶体管(TFTs)4，像素电极5和包括扫描线、信号线等的互连线路部分6形成。
对向基板2包括整个形成在TFT阵列基板1侧上的表面上的共用电极7，在像素电极5的相反位置上安置的滤色器8，以及与TFT阵列基板1上的薄膜晶体管(TFTs)4和互连线路部分6相反的位置上安置的光屏蔽膜9。
起偏板10和10安置在形成TFT阵列基板1和对向基板2的绝缘基板的外表面上，而对向基板2安置在沿着预定方向排列液晶层3的液晶分子的取向膜11上。
在具有这种结构的液晶面板中，对向基板2和像素电极5之间发展的电场控制了液晶分子在液晶层3内的取向方向，并且调节了由安置在TFT阵列基板1和对向基板2之间的液晶层3传输的光，由此控制了对向基板2传输的光的量，并显示出了图像。
此外，由于TAB带12引到了TFT阵列的外部，因此TFT阵列由驱动电路13和控制电路14驱动。
在图1中，15表示的是隔体、16表示的是密封材料，17表示的是保护膜，18表示的是漫射板(diffusion plate)，19表示的是棱柱薄片，20表示的是光导板，21表示的是反射板，22表示的是背光，23表示的是固定框架，24表示的是印刷电路板，这些都将在下面描述。
图2是根据应用本发明阵列基板的第一实施方案，薄膜晶体管部分的结构的放大横截面的示意性解释图。如图2所示，扫描线25通过在透明基板1a上的Al合金膜形成，而一部分扫描线25起着控制薄膜晶体管的开和关的门极26的作用。信号线由Al合金膜形成，使得该信号线与穿过门极绝缘膜27的扫描线25相交，而且一部分信号线起着薄膜晶体管的源极28的作用。这种类型通常称作底部门极类型。
在门极绝缘膜27上的像素区域内，存在有通过例如混合SnO和In2O3获得的ITO膜的像素电极5。由Al合金膜形成的薄膜晶体管的漏极29被电连接作为与像素电极5的直接接触。
当门极电压通过TFT阵列基板1上的扫描线25供应到门极电极26上时，薄膜晶体管打开，并且预先供应给信号线的驱动电压从源极28经过漏极29到达像素电极5。当预定程度的驱动电压供应给像素电极5时，由涉及图1描述的对向基板2形成电势差，包含在液晶层3中的液晶分子被排列，而且光获得调节。
现在将简短描述用于制备图2所示的TFT阵列基板1的方法。当薄膜晶体管形成作为开关元件时，使用无定形氢化硅作为半导体层的无定形硅TFT将作为实例进行描述。
图3～10将提及用于描述制备TFT阵列基板1的步骤的一个实施例。
首先，通过溅射等，Al合金膜在玻璃基板(透明基板)1a上形成约200nm的膜厚度，然后，Al合金膜被形成图案，由此形成门极26和扫描线25(图3)。在该阶段，理想的是蚀刻以约30～40度渐缩的Al合金膜的边缘，以使下面描述的门极绝缘膜27的覆盖良好。接着，如图4所示，通过等离子体CVD等，门极绝缘膜27通过膜厚度为例如约300nm的氧化硅(SiOx)膜形成，并且例如形成膜厚度为约500nm的无定形氢化硅膜(a-Si:H)以及膜厚度约为300nm的氮化硅膜(SiNx)。
然后，使用门极26作为掩模，图5所示的氮化硅(SiNx)膜通过背表面曝光形成图案，从而形成通道保护膜。在这种保护膜上进一步形成被磷掺杂的且膜厚度约为50nm的n+无定形氢化硅膜(n+a-Si:H)之后，无定形氢化硅膜(a-Si:H)和n+无定形氢化硅膜(n+a-Si:H)如图6所示那样形成图案。
然后，在其上形成例如膜厚度约为300nm的Al合金膜，经过图7所示那样的形成图案，形成与信号线结合的源极28以及要与像素电极5接触的漏极29。然后，使用源极28和漏极29作为掩模，除去在通道保护膜(SiNx)上的n+无定形氢化硅膜(n+a-Si:H)。
如图8所示，使用例如等离子体CVD仪等，氮化硅膜30沉积成例如约为300nm的膜厚度，由此获得保护膜。膜沉积优选在例如约250℃下进行。在这种氮化硅膜30上形成光致抗蚀剂层31以后，氮化硅膜30被通过例如干蚀刻等图案化，并且在氮化硅膜30中形成接触孔32。此外，图中虽然没有示出，但是同时，接触孔形成于在面板边缘部分处门极上的TAB连接部分。
此外，在例如如图9所示那样用氧等离子体灰化之后，光致抗蚀剂层31使用含例如胺等的剥离溶剂进行剥离，最后，在例如约8小时的保留时间内，如图10所示那样形成膜厚例如约为40nm的ITO膜，通过形成图案获得像素电极5。同时，ITO膜为了与在面板边缘部分处门极的TAB连接部分内的TAB结合，而进行图案形成，由此完成了TFT阵列基板1。
在由上述方法形成的TFT阵列基板中，Al合金的漏极29和像素电极5彼此直接接触，并且门极26和用于TAB连接的ITO膜彼此直接接触。
在这个阶段，作为形成例如漏极29的Al合金膜的材料，Al-Ni合金或Al与选自Au，Ag，Zn，Cu，Sr，Sm，Ge和Bi中至少一种元素形成的合金都可以使用，而且形成漏极29的条件可以适当控制，这样仍然很有意义地降低了形成漏极29的Al合金膜和像素电极5之间的接触电阻，这正如专利文献4所阐述的那样。
对于含有例如Al-Ni的合金，在250℃温度下处理30分钟之后，在Al-2at％Ni的情况下，电阻率为3.8μΩ·cm，在Al-4at％Ni的情况下，电阻率为5.8μΩ·cm，而在Al-6at％Ni的情况下，电阻率为6.5μΩ·cm，这样意味着含Al-Ni的合金膜将很好地获得较低电阻率的目标值。
然而，这种Al-Ni合金的耐热温度低至150～200℃。当用于普通显示器的源极或漏极时，注意到最大加热温度约为250℃，因此这种Al-Ni合金从耐热性考虑是不够的，因而不能实际使用。
至于由Al和选自Ni，Ag，Zn，Cu和Ge中的至少一种元素形成的Al合金，从第三组分元素的种类和加入量的观点进一步研究，以致力于解释这样的合金在约250℃下保证耐热性的同时进行热处理之后，它表现出7μΩ·cm或更低的电阻率。
结果，从无数元素中发现，属于先前描述的组X和Z的元素以预定量混合将会形成这样的Al多组分合金在约250℃下保证耐热性(即使在加热下，也不会产生小丘等)的同时进行热处理之后，它表现出7μΩ·cm或更低的电阻率。
属于组X的元素可以为Mg，Cr，Mn，Ru，Rh，Pd，Ir，Pt，La，Ce，Pr，Gd，Tb，Sm，Eu，Ho，Er，Tm，Yb，Lu和Dy，其中一种或两种元素可以使用。为了有效表现出加入这些合金元素所导致的改善的耐热性和降低的电阻率，加入元素的量需要为0.1～2at％。与此同时，属于组Z的元素可以为Ti，V，Zr，Nb，Mo，Hf，Ta和W，其中一种或两种元素可以使用。为了有效表现出加入这些合金元素所导致的改善的耐热性和降低的电阻率，加入元素的量需要为0.1～1at％。
属于组X和Z中任一组的任何元素，如果以低于0.1at％的量加入，则不会获得本发明中想要的耐热性的程度，而当属于组X的元素的含量超过2at％并且属于组Z的元素的含量超过1at％时，尽管膜材料耐热性的改善将超过所需要的，但是降低电阻率的作用将是不够的。考虑到膜材料的耐热性和降低电阻率，对于属于组X的元素，优选其加入量为0.3～1.8at％，对于属于组Z的元素，优选其加入量为0.2～0.8at％。如果加入两种或更多种元素，则每一种元素的加入量可以参考总含量确定。
如下面要描述的表1所示，属于组X和Z的元素基于涉及耐热性和电阻率降低作用(由试验确认)的实施例进行选择的，选择标准可以参考图11所示的Al合金膜的温度-应力曲线进行解释。
即，在图11中，符号A表示纯Al，符号B表示其中加入属于组X的元素的Al合金，而符号C表示其中加入属于组Z的元素的Al合金。
其中加入属于组X的元素的Al合金膜B随温度增加表现出更大的压应力。虽然晶粒生长在温度增加的初始阶段被压抑，但是晶粒生长在较低温度下开始并且应力松弛在窄温度范围内会突然出现。据认为在这种合金中存在的熔融元素在该阶段的短时期内沉积为金属互化物，并且Al的晶粒生长进行，电阻率随沉积而降低。即，电阻率在较低加热温度下充分降低。另一方面，进一步的加热和完全应力松弛促进了由于薄膜内发展了压应力所导致的晶体生长，而且易于导致形成小丘等。这种合金的耐热温度认为是在应力松弛温度附近。
另一方面，其中加入属于组Z的元素的Al合金膜类似地随温度增加表现出更大的压应力，并且Al的晶粒生长在类似的温度范围内开始。但是，属于组Z的元素从熔融态扩散并且以较低速度沉析为金属互化物，该金属互化物在宽温度范围内逐渐沉析，而且随着沉析的发生，应力松弛逐渐出现。因此，直到应力松弛明显出现之前，都需要有效的加热和较长的时间，熔融元素基本上完全沉析为金属互化物，同时Al的晶粒生长进行并且膜的母材料的电阻率变得足够低，这意味着耐热性提高了。总之，与属于组X的元素相比，属于组Z的元素在改善耐热性上更有效，因为它们更缓慢地沉积为金属互化物，因此，即使当这些元素的加入量抑制为较小时，耐热性也能够充分改善。
尽管电阻率也取决于合金元素的加入量，但是当属于组Z的元素比属于组X的元素以更小的量加入时，即使在与实施例相关的下面所述的较低加热温度下，也降低了电阻率。
(表1)
此外，虽然属于组Z的元素不能以与属于组X的元素一样大的加入量加入，但是属于组Z的元素特征在于当其沉积为电极膜时，它们不会具有空隙(孔)。换句话说，当选择在加热过程中的窄温度范围内立刻沉析为金属互化物的元素像属于组X的那些元素时，晶粒生长越进行，膜内产生的拉伸应力在加热后冷却到室温的过程中变得越强，这样就导致了空隙。但是，在如同属于组Z的元素那样在随着温度增加的时间内逐渐沉析为金属互化物的合金的情况下，则由于沉析和晶粒生长在加热到与组X的温度范围相同的温度范围时被中断，因此应力松弛没有充分进行，因而，残留在膜中的拉伸应力在随后冷却到室温的过程中降低。为此，为防止有助于拉伸应力的空隙，需要选择属于组Z的元素。
作为被加入的合金的基础(base)的Ni等的含量在本发明中设定为0.1～6at％的原因是因为该含量范围是确保Al合金膜的耐热性、在与像素电极的接触界面上形成Ni等富集层、以及降低与像素电极的接触电阻的重要条件。如果Ni等的含量低于0.1at％，则不可能实现本发明想要的耐热性的水平，在与像素电极的接触界面上形成的Ni等的富集层变得不充分，并且降低接触电阻的满意效果也没有获得。相反，如果Ni等的含量超过6at％，则Al合金膜自身的电阻率增加，像素的响应速度变慢，消耗功率增加，而且显示质量退化到不实用的程度。注意这些优点和缺点，因此理想的是Ni等的含量优选为0.1at％或更大，更优选为0.2～6at％，还更优选为5at％或更低。
根据本发明，在Al合金膜的表面上形成Ni等富集层可有效降低在与像素电极的接触界面上的接触电阻(直接接触电阻)，并且这种富集层的厚度优选为0.5nm或更厚，更优选为1.0nm～10nm，还更优选为5nm或更薄。这种富集层的平均Ni浓度优选为整个Al合金膜内平均浓度的两倍或更多倍，还更优选为2.5倍或更多倍。
在含Ni等的Al合金膜中，Al合金膜内超出Ni等的溶解度极限的Ni等由于热处理等而沉析在Al合金的晶界上，一部分沉析的Ni等扩散并富集在Al合金膜的表面上，并且形成了Ni等富集层。此外，根据本发明，Ni等的卤化物由于具有较低的蒸汽压，因此在蚀刻例如接触孔的过程中不容易挥发并且停留在Al合金膜的表面上，因而在Al合金膜表面上的Ni等的浓度变成高于Al合金本体材料的Ni等的浓度。因此，可以通过适当控制蚀刻条件控制表面层的Ni等的浓度、富集层的厚度、等。尽管根据属于组X和Z的元素，元素在这个阶段可以朝表面层侧部分富集，但是本发明的技术范围也涵盖了这种部分富集的情况。
当含有以这种方式形成的TFT阵列基板的显示器用作例如液晶显示装置时，由于包含在组X和Z中的元素共存，因此不仅可以使像素电极和用于连接的互连线路部分之间的电阻最小化，而且可以防止缺陷如由于改善耐热性的作用所导致的小丘。此外，由于包含于组X和Z中的元素与Al基质材料(matrix material)、Ni等以及晶界附近的沉析物一起形成了金属互化物，因此促进了作为基质材料的Al的重结晶，降低了基质材料的电阻，因而，能够抑制尽可能抑制对显示图像质量的不利影响。
液晶显示装置作为根据本发明上述实施方案的实验制备，并且证实了生产率和显示质量将与结合使用ITO膜和势垒金属(Mo等)获得的显示装置一样好，或者比其更好。因此，对于这种液晶显示装置，能够获得与传统液晶显示装置相同的性能，而不用安置势垒金属。因此，省略势垒金属简化了生产工艺，并且有助于降低生产成本。此外，能够在较低加热温度如250℃下获得足够低的电阻率，能够进一步拓宽显示器材料的种类选择范围、加工条件等。
图12是根据应用本发明阵列基板的其它实施方案的薄膜晶体管结构的放大横截面的示意性解释图，在该解释的实施例中，使用具有顶端门极结构的薄膜晶体管。
如图13所示，Al合金膜的扫描线形成在透明基板1a上，并且一部分扫描线起着门极26的作用，所述门极26控制薄膜晶体管的开和关。Al合金的信号线形成，并使得信号线与穿过夹层绝缘膜(SiOx)的扫描线相交，并且一部分信号线起着作为薄膜晶体管的源极28的作用。
在夹层绝缘膜(SiOx)的像素区域内，存在通过将例如SnO和In2O3混合获得的ITO膜的像素电极5，而薄膜晶体管的Al合金的漏极29起着连接电极部分的作用，所述连接电极部分与像素电极5电连接。即，薄膜晶体管的Al合金的漏极29与像素电极5直接接触并电连接。
因此，如前面描述的图2中所示实施例的情况一样，当门电压通过TFT阵列基板上的扫描线施加到门极26上时，薄膜晶体管打开，并且预先施加到信号线上的驱动电压从源极28经过漏极29到达像素电极5，当预定等级的驱动电压供应给象素电极5时，如图1所述那样，从对向电极10产生势差，以使包含在液晶层3中的液晶分子被排列，光获得调节。
现在描述生产图12所示TFT阵列基板的方法。根据本实施方案，形成于阵列基板内的薄膜晶体管具有使用多晶硅(poly-Si)膜作为半导体层的顶端门极结构。图13～19是示意性表示制备根据第二实施方案的阵列基板的步骤的图。
首先，使用例如等离子体CVD仪等，在例如约300℃的基板温度下，沉积出膜厚度约为50nm的氮化硅(SiNx)膜以及膜厚度约为100nm的氧化硅(SiOx)膜，此外，然后沉积出膜厚度约为50nm的无定形氢化硅(a-Si:H)膜，随后，进行热处理和激光退火，以将这种无定形氢化硅(a-Si:H)膜转变成多晶硅。热处理可以是在约470℃下大气热处理约1小时，脱氢后，使用例如准分子激光退火仪，将具有例如约230mJ/cm2能量的激光辐照在无定形氢化硅(a-Si:H)膜上，由此，获得具有例如约0.3μm厚度的多晶硅(poly-Si)膜(图13)。
随后，如图14所示那样，多晶硅(poly-Si)膜通过等离子体蚀刻等形成图案。如图15所示，氧化硅(SiOx)膜沉积成例如约100nm的膜厚，由此获得门极绝缘膜27。在将变成与在所获得门极绝缘膜27上的扫描线结合的门极26的Al合金膜的膜沉积，例如通过溅射等，约为200nm厚度的膜时，该Al合金膜通过等离子体蚀刻等形成图案，并且获得与扫描线结合的门极26。
如图16所示，然后，掩膜使用光致抗蚀剂31形成，并且使用例如离子注入仪等在约50kev下掺入1×1015/cm2的磷，由此在多晶硅(poly-Si)膜内局部形成n+多晶硅(n+poly-Si)膜，随后，剥离光致抗蚀剂31，再在例如约500℃下进行导致扩散的热处理。
这之后，如图17所示，氧化硅(SiOx)膜在约250℃的基板温度下使用例如等离子体CVD仪沉积成例如约500nm的膜厚，然后形成夹层绝缘膜，光致抗蚀剂被类似地形成图案，由此干蚀刻门极绝缘膜27的夹层绝缘(SiOx)膜和氧化硅膜，形成接触孔，并且在通过溅射将Al合金膜膜沉积为例如为450nm的膜厚之后，Al合金膜被形成图案，形成与信号线结合的源极28和漏极29。结果，源极28和漏极29各自经过接触孔与n+多晶硅(n+poly-Si)膜接触。
作为夹层绝缘膜，如图18所示，氮化硅(SiNx)膜然后使用例如等离子体CVD仪在例如约250℃的基板温度下沉积为例如约500nm的膜厚。在其上形成光致抗蚀剂层31之后，氮化硅(SiNx)膜被形成图案，然后例如通过干蚀刻，在这种氮化硅(SiNx)膜上形成接触孔32。
然后，如图19所示，光致抗蚀剂在通过例如氧等离子体灰化之后，以上面所述方式的类似方式使用胺-基剥离溶液等进行剥离，ITO膜如前面所述那样沉积并通过湿蚀刻形成图案，由此形成像素电极5。漏极29在这过程中开始与像素电极5直接接触的同时，Ni等富集层形成，并且接触电阻在形成漏极29的Al合金膜和像素电极5之间的界面上降低，对于Al合金膜自身，Ni或属于组X和Z的元素沉积为金属互化物，这促进了Al的重结晶，而且这种膜自身的电阻显著降低。
为了稳定晶体管性质，随后在约250℃下进行退火约1小时，这样就完成了多晶硅TFT阵列基板。
使用根据上述第二实施方案的TFT阵列基板以及包含该TFT阵列基板的液晶显示装置，获得与前面描述的第一实施例类似的效果。此外，如在第一实施例中那样，第二实施例也允许使用根据本发明的Al合金作为反射类型晶体显示器的反射电极。
上面描述的像素电极5的材料优选为氧化铟锡或氧化铟锌，并且理想的是，通过将以非平衡态熔解的一些或全部合金组分沉积为金属互化物或形成富集层，使Al合金膜的电阻率调节为7μΩ·cm或更小，或更优选为5μΩ·cm或更小。
尽管形成上述Al合金膜的方法可以为气相沉积、溅射等，但是特别优选溅射。
因此，本发明涵盖由Al合金制得的溅射靶，其包含(作为用于形成具有上述组成的Al合金膜的材料)基本上与上述组成相同的组成，即，包含作为合金组分的0.1～6at％的选自Ni，Ag，Zn，Cu和Ge中的至少一种元素以及0.1～2at％的选自Mg，Cr，Mn，Ru，Rh，Pd，Ir，Pt，La，Ce，Pr，Gd，Tb，Sm，Eu，Ho，Er，Tm，Yb，Lu和Dy中的至少一种元素或选自Ti，V，Zr，Nb，Mo，Hf，Ta和W中的至少一种元素。
使用这样获得的TFT阵列基板，完成了用作如前面描述的图1所示那样的显示器的液晶显示装置。
总之，这样完成的TFT阵列基板表面涂敷聚酰亚胺，干燥并摩擦，由此形成取向膜。
另一方面，对于对向基板2，例如铬被图案化为在玻璃基板上的矩阵，并且首先形成光屏蔽膜9。然后，红色、绿色和蓝色树脂的滤色器8形成在光屏蔽膜9内的缝隙中。ITO等的透明导电膜沉积为在光屏蔽膜9和滤色器8上的共用电极7，这样就完成了对向电极。对向电极的最上层被涂敷例如聚酰亚胺，干燥并摩擦，由此获得取向膜11。
阵列基板1的表面以及支撑取向膜11的对向基板2的表面彼此相对，并且除了用于引入液晶的注入进口外，这两种基板通过密封材料16彼此结合，所述密封材料16可以是树脂。在这个阶段，通过在两个基板之间插入隔体15或通过其它合适的方式，使这两种基板之间的缝隙基本上保持恒定。
以这种方式获得的空元件放置在真空中，利用浸渍在液晶中的注入进口，压力逐渐恢复到大气压，因而含液晶的液晶材料注入该空元件中，液晶层形成并且注入进口被关闭。最后，起偏板10与元件的两个外表面结合，这样就完成了液晶面板。
此外，如图1所示，用于驱动液晶显示装置的驱动电路与液晶面板电连接，并且安置在液晶面板的侧面部分和背表面部分。利用包括用作液晶面板的显示表面的开口、起着表面光源作用的背光22、光导板20和固定框架23的框架，固定了液晶面板，并且完成了液晶显示装置。
实施例尽管现在本发明将参考实施例进行更详细的描述，但是本发明并不是限制于这些实施例，而是可以具有一定程度上满足前面提及和下面描述的意图的合适改进。这些改进全都落入本发明的技术范围内。
实施例1对于在表1、3、5、7、9和11所示的具有不同合金组成的Al合金膜，测定电阻以及Al合金膜开始与像素电极直接接触的直接接触电阻，并且研究了Al合金膜在250℃下加热30分钟时的耐热性质(小丘密度)。
下面描述获得测量结果的试验。
1)像素电极的结构通过向氧化铟中加入10质量％的氧化锡获得的氧化铟锡(ITO)。
2)薄膜的形成条件气氛＝Ar，压力＝3mTorr，膜厚＝200nm3)加热条件250℃×30分钟4)包含在Al合金中的各种元素的含量在本实施例中研究的包含在Al合金中的各种元素的含量使用ICP(电感耦合等离子体)发射光谱法测定。
5)测定Al合金薄膜电阻率的方法Al合金薄膜的电阻率由4-端子测定法(4-terminal measurement)使用Kelvin图案测定，并且电阻率为7μΩ·cm或更低的Al合金膜被评定为良好(○)，而电阻率超过7μΩ·cm的被评定为差(×)。
6)测定直接接触电阻的方法制备如图20所示的Kelvin图案(接触孔大小为10μm×10μm)，使用4-端子测定法(电流施加到ITO-Al合金上并使用不同端子测定ITO-Al合金之间压降的方法)进行。总之，在图20所示的I1和I2之间施加电流I，监控V1和V2之间的电压V，因此在接触部分C的直接接触电阻R据此计算为[R＝(V2-V1)/I2]，接触电阻为1kΩ或更低的被评价为良好(○)，接触电阻超过1kΩ的被评定为差(×)。
7)测定耐热性的方法在3)描述的条件下，Al合金薄膜单独形成在玻璃基板上。然后，形成宽度为10μm的线-和-间隔图案，在250℃下进行真空热处理30分钟，用SEM观察互连线路的表面，计算直径为0.1μm或更大的小丘的数量。小丘密度为1×10-9个/m2或更低的那些被评定为良好(○)，小丘密度超过1×10-9个/m2的那些被评定为差(×)。
8)测定含α的富集层的厚度以及α在该富集层中的含量的方法对于在表1、3、5、7、9和11中所示的一部分样品，α富集层(表1中的Ni-富集层、表2中的Ag-富集层、表3中的Zn-富集层、表4中的Cu-富集层以及表5中的Ge-富集层)热处理后的膜厚度通过使用Hitachi，Ltd.生产的“FE-TEM HF-2000”进行横截面TEM观察确定。此外，α在该富集层中的含量通过使用EDX(KEVEX制备的Sigma)对横截面TEM样品进行组分分析确定。
这些结果列出在表1～10中。
表1

注意，在表1中，Ni-富集层的膜厚和Ni在Ni-富集层中的含量是每个满足本发明条件的样品热处理后测定的。在该结果中，每个Ni-富集层的膜厚度在约0.5～2nm的范围内，而Ni在每个Ni-富集层中的含量通常是Ni在每个Al合金薄膜中的平均含量(表1中未示出)的2～9倍。
在表1中，示出了一些实验的结果，在这些实验中选自属于组X或Z的元素中的第三元素的量被改变。已证实，当属于组X或Z但没有在表1中列出的其它元素用作第三元素时，可以获得类似的实验结果。
表2

表3

注意，在表3中，Ag-富集层的膜厚和Ag在Ag-富集层中的含量是每个满足本发明条件的样品热处理后测定的。在该结果中，每个Ag-富集层的膜厚度在约0.5～2nm的范围内，而Ag在每个Ag-富集层中的含量通常是Ag在每个Al合金薄膜中的平均含量(表3中未示出)的2～9倍。
在表3中，示出了一些实验的结果，在这些实验中选自属于组X或Z的元素中的第三元素的量在改变。已证实，当属于组X或Z但没有在表3中列出的其它元素用作第三元素时，可以获得类似的实验结果。
表4

表5

注意，在表5中，Zn-富集层的膜厚和Zn在Zn-富集层中的含量是每个满足本发明条件的样品热处理后测定的。在该结果中，每个Zn-富集层的膜厚度在约0.5～2nm的范围内，而Zn在每个Zn-富集层中的含量通常是Zn在每个Al合金薄膜中的平均含量(表5中未示出)的2～9倍。
在表5中，示出了一些实验的结果，在这些实验中选自属于组X或Z的元素中的第三元素的量在改变。已证实，当属于组X或Z但没有在表5中列出的其它元素用作第三元素时，可以获得类似的实验结果。
表6

表7

注意，在表7中，Cu-富集层的膜厚和Cu在Cu-富集层中的含量是每个满足本发明条件的样品热处理后测定的。在该结果中，每个Cu-富集层的膜厚度在约0.5～2nm的范围内，而Cu在每个Cu-富集层中的含量通常是Cu在每个Al合金薄膜中的平均含量(表7中未示出)的2～9倍。
在表7中，示出了一些实验的结果，在这些实验中选自属于组X或Z的元素中的第三元素的量进行改变。已证实，当属于组X或Z但没有在表7中列出的其它元素用作第三元素时，可以获得类似的实验结果。
表8

表9

注意，在表9中，Ge-富集层的膜厚和Ge在Ge-富集层中的含量是每个满足本发明条件的样品热处理后测定的。在该结果中，每个Ge-富集层的膜厚度在约0.5～2nm的范围内，而Ge在每个Ge-富集层中的含量通常是Ge在每个Al合金薄膜中的平均含量(表9中未示出)的2～9倍。
在表9中，示出了一些实验的结果，在这些实验中选自属于组X或Z的元素中的第三元素的量加以改变。已证实，当属于组X或Z但没有在表9中列出的其它元素用作第三元素时，可以获得类似的实验结果。
表10

根据表1～10所示的实验结果，能够抑制Al合金膜自身的电阻，并且将与像素电极的接触电阻抑制在较低水平，同时又保证了在较低加热温度如250℃下的足够的耐热性。因此，能够使用迄今为止由于其不适当的耐热性而不能用作显示器材料的材料，这样就提供了更多的材料选择余地。
实施例2在本实施例中，如下面描述那样，大约每个具有表11～15所列出的各种合金组成的Al合金薄膜样品都研究了耐使用TMAH显影溶液的碱溶液性以及是否存在麻点腐蚀。
具体地，在上述实施例1的3)描述的条件下，在玻璃基板上形成Al合金膜。在25℃下，由上述步骤获得的每个Al合金膜都直接浸渍于普通显影溶液(含2.38质量％的TMAH的溶液)中，测定直到膜完全溶解的时间，每单位时间(一分钟)的蚀刻速率由这样测得的时间和粘附膜的量计算，而耐碱溶液性质根据下列标准评价。○蚀刻速率为低于40nm/min，△蚀刻速率为40nm/min或更快但低于70nm/min，×蚀刻速率为70nm/min或更快。
麻点腐蚀的存在与否是在光学显微镜下(放大倍数400X)通过观察表面来研究的，并且由SEM(放大倍数3000X)观察加以确定。结果，没有外来粒子(麻点腐蚀)的那些被确定为“不存在”，而具有外来粒子(麻点腐蚀)的那些被确定为“存在”。
为了比较，用纯铝薄膜代替Al合金薄膜，研究了蚀刻速率、耐碱显影溶液性以及麻点腐蚀的存在与否。
表11～15示出了这些结果。
注表11-15中“absence”表示“不存在”，“presence”表示“存在”
表11

表12

表13

表14

表15

权利要求
1.一种显示器，其中Al合金膜和导电氧化物膜在没有插入高熔点金属的情况下直接连接，并且一些或全部Al合金组分沉积或富集在所述Al合金膜和所述导电氧化物膜之间的接触界面处，其中所述Al合金膜包含作为合金组分的0.1～6at％的选自Ni，Ag，Zn，Cu和Ge中的至少一种元素，以及0.1～2at％的选自Mg，Cr，Mn，Ru，Rh，Pd，Ir，Pt，La，Ce，Pr，Gd，Tb，Sm，Eu，Ho，Er，Tm，Yb，Lu和Dy中的至少一种元素。
2.一种显示器，其中Al合金膜和导电氧化物膜在没有插入高熔点金属的情况下直接连接，并且一些或全部Al合金组分沉积或富集在所述Al合金膜和所述导电氧化物膜之间的接触界面上，其中所述Al合金膜包含作为合金组分的0.1～6at％的选自Ni，Ag，Zn，Cu和Ge中的至少一种元素，以及0.1～1at％的选自Ti，V，Zr，Nb，Mo，Hf，Ta和W中的至少一种元素。
3.根据权利要求1或2所述的显示器，其中所述Al合金膜在250℃下热处理30分钟之后，其电阻率为7μΩ·cm或更低。
4.根据权利要求2所述的显示器，其中所述Al合金膜在250℃下热处理30分钟之后，其电阻率为7μΩ·cm或更低。
5.一种用于制备显示器的溅射靶，所述的溅射靶用于形成根据权利要求1的Al合金膜，包含作为合金组分的0.1～6at％的选自Ni，Ag，Zn，Cu和Ge中的至少一种元素，以及0.1～2at％的选自Mg，Cr，Mn，Ru，Rh，Pd，Ir，Pt，La，Ce，Pr，Gd，Tb，Sm，Eu，Ho，Er，Tm，Yb，Lu和Dy中的至少一种元素。
6.一种用于制备显示器的溅射靶，所述的溅射靶用于形成根据权利要求2的Al合金膜，包含作为合金组分的0.1～6at％的选自Ni，Ag，Zn，Cu和Ge中的至少一种元素，以及0.1～1at％的选自Ti，V，Zr，Nb，Mo，Hf，Ta和W中的至少一种元素。
全文摘要
一种显示器，其中Al合金膜和导电氧化物膜在没有插入高熔点金属的情况下直接连接，并且部分或全部Al合金组分沉积或富集在所述Al合金膜和所述导电氧化物膜之间的接触界面上。所述Al合金膜包括作为合金组分的0.1～6at％的选自Ni，Ag，Zn，Cu和Ge中的至少一种元素，以及还包括1)0.1～2at％的选自Mg，Cr，Mn，Ru，Rh，Pd，Ir，Pt，La，Ce，Pr，Gd，Tb，Sm，Eu，Ho，Er，Tm，Yb，Lu和Dy中的至少一种元素，或2)0.1～1at％的选自Ti，V，Zr，Nb，Mo，Hf，Ta和W中的至少一种元素。
文档编号H01L23/52GK1822372SQ20061000904
公开日2006年8月23日 申请日期2006年2月17日 优先权日2005年2月17日
发明者后藤裕史, 钉宫敏洋, 富久胜文 申请人:株式会社神户制钢所