专利名称：用于与高速CMOS兼容的绝缘体上Ge光电探测器的结构及其制造方法
技术领域：
本发明涉及半导体和光电探测器，更具体地说涉及绝缘体上锗光电探测器及其制造方法。
背景技术：
在半导体工业中，高速、高效光电探测器的制造中存在一个问题，即与常规Si互补金属氧化物半导体(CMOS)技术的兼容问题。因此，人们在尝试解决此问题上进行了许多研究和努力。
一种解决办法是如M.Yang等人的IEEE Elect.Dev.Lett，vol.23，P.395(2002)和Crow等人的美国专利No.6,177,289的横向沟槽探测器。此探测器使用Si中的深沟槽以收集在衬底深处吸收的光。尽管此器件容易与CMOS集成，但是由于其高电容引起的RC延迟，在高速的获得上存在问题，这同样限制了其收集在比沟槽深度更深的地方产生的载流子的能力。如使用掩埋pn结(Q.Ouyang等人的Device Research Conference，(2003))或掩埋绝缘层(M.Yang等人的IEDM Tech.Digest，P.547，2001)的新方法可以在一定程度上改善后一问题，但是因为叉指(finger)的深度(几微米)，这些新方法不容易与标准的CMOS工艺集成。
另一个解决办法是在通过从纯Si到纯Ge渐变SiGe中的Ge含量生长的弛豫Ge层上制造横向或垂直p-i-n探测器。参见，例如J.Oh，IEEEJ.Quantum Electron.，vol.38，1238(2002)，和S.B.Samavedam等人的Appl.Phys.Lett.，vol.73，2125(1998)。此技术的优点是Ge具有比Si更高的吸收，特别是在850nm处，并且因此不再需要深沟槽，使得可以制造低电容探测器。Ge还具有比Si更高的电子和空穴迁移率，使得光生载流子的收集更快。渐变缓冲层还允许在最终的Ge层中获得低缺陷密度。然而，此技术的问题是需要很厚的层(在大于1μm的量级)以减小位错密度并还确保所有的光汇集在顶部Ge层中。这会导致带宽减小，因为在衬底深处产生的载流子到达电极的距离更长。厚层还会引起集成问题，因为对于工艺，厚层通常产生非平面表面。
预期的另一种解决办法是使用直接在Si衬底上生长的Ge制造垂直或横向p-i-n探测器。参见，例如L.Colace等人的IEEE J.QuantumElectron.，vol.35，1843(1999)。此技术的优点是不需要厚的渐变层，因为Ge直接在体Si衬底上生长。从而，对长波长(λ＞1.1μm)，吸收层受限于Ge层，允许快载流子收集。然而，此技术的问题是对于短波长光(例如，850nm)，还会在下面的Si层中产生载流子，大大降低了探测器的速度。此外，直接在Si上生长Ge具有高的缺陷密度，并且需要选区生长或高温退火以减少位错密度。参见，例如，H.S.Luan等人的Appl.Phys.Lett.，vol.75，2909(1999)和Luan等人的美国专利No.6,635,110。退火是主要问题，因为它可以导致明显的Si向Ge层中的扩散，这大大减小了吸收。对于薄Ge层相互扩散是独特问题，因为Si可以扩散穿过整个Ge层。
仍有另一种解决办法是制造如在J.D.Schaub等人的IEEE Phot.Tech.Lett.，vol.11，1647(1999)中描述的谐振腔探测器。此早先的探测器利用在吸收区域的顶部和底部上的镜面以增加响应度而仍能得到高速。在此情况下，吸收材料仍旧可以是Si。然而，此技术存在的问题是它仅在谐振波长附近具有高吸收，这可以是一个明显的窄峰。因此，需要精确调整入射波长和腔尺寸。而且，底部镜面的制造和在此镜面上制造Si所需的横向过生长外延是复杂的。
上述问题可以利用Bassous等人的美国专利No.5,525,828中描述的发明的一方面解决，此专利作为Si和SiGe横向p-i-n和MSM探测器的众多发明的一部分。在‘828专利中，描述了在掩埋绝缘层上利用由Ge构成的吸收区域的p-i-n或MSM探测器。这是用于制造高性能光电探测器的基本结构，因为Ge在850nm处具有极高的吸收(在相同波长下Si的～70x)，而掩埋绝缘层防止在Si衬底中产生的慢载流子在表面电极处的收集。然而，‘828专利中没有描述实际获得高性能或CMOS兼容的具体结构，也没有提供可以通过其制造这样的结构的方法。
发明内容
本发明提供用于高性能光电探测器的结构，该结构包括在薄SOI衬底上的Ge吸收层，并且利用了交替n和p型表面电极。“高性能”指光电探测器表现出大于15GHz的-3dB带宽以及大于15％的外部量子效率。
有利地，本发明的光电探测器(a)通过利用掩埋绝缘层以隔离在下面的衬底中产生的载流子获得高带宽，(b)通过利用Ge吸收层在宽谱上获得高量子效率，(c)通过利用薄吸收层和窄电极间距获得低电压操作，以及(d)通过其平面结构和IV族吸收材料的使用获得与CMOS器件的兼容。IV族吸收材料的实例包括C，Si，Ge，Sn，Pb及其组合。
本发明还提供用于制造高性能光电探测器的方法，该方法使用在薄SOI层上直接生长Ge，并且随后热退火以得到高质量吸收层。
有利地，本发明的方法限制了相互扩散的Si的量，从而允许退火Ge层而不会由下面的Si引起Ge层的显著稀释。
通过后面的描述、所附的权利要求和附图将会更好地理解本发明的光电探测器和方法的其它特征，方面和优点，其中图1(a)是截面图，图1(b)是平面图，示出了本发明的一个实施例，其是高速横向p-i-n绝缘体上Ge光电探测器的结构。
图1(c)-1(e)是截面图图1(c)是横向p-i-n绝缘体上Ge光电探测器的一侧；图1(d)是对称金属-半导体-金属(MSM)绝缘体上Ge光电探测器；图1(e)是非对称MSM绝缘体上Ge光电探测器。
图2(a)示出了图1(a)中的器件的截面图，包括由退火和随后的相互扩散在Si和Ge层之间形成的成分渐变Si1-xGex层。图2(b)示出了与2(a)中的相同的器件，其中退火引起了充分的相互扩散，以便在掩埋绝缘层上的整个区域由成分渐变Si1-xGex层组成。
图3(a)示出了带宽与偏置数据曲线图，图3(b)示出了吸收与波长数据曲线图，并且图3(c)示出了类似于图2(a)中描述的器件结构在λ＝822nm处的LIV特性。
图4示出了图1(a)中的器件结构，附带包括抗反射覆层。
图5示出了图1(a)中的器件结构，附带包括表面SiGe层。
图6示出了本发明的另一个实施例的截面图，其中Ge层直接位于掩埋绝缘体上。
图7示出了与SOI CMOS结合的图1(a)中的器件结构。
图8示出了与使用选择SOI的体CMOS结合的图1(a)中的器件结构。
图9(a)-9(g)示出了一种制造本发明的高速绝缘体上Ge光电探测器结构的方法。
具体实施例方式
在图1(a)和图1(b)中示出了本发明的一个实施例的截面和平面图。如在图1(a)中所示，本发明提供一种绝缘体上Ge光电探测器，该光电探测器包括单晶半导体衬底10(例如，Si，Ge，SiGe，GaAs，InAs，SiGeC或SiC)，绝缘层20(例如，氧化物，氮化物，氧氮化物或其任意组合)以及基本上硅的薄层(以下称为Si层)30(例如SOI层，epi-Si，或非晶Si)。在本发明的优选实施例中，初始衬底为绝缘体上Si(SOI)晶片，因此层10是Si，层20是如SiO2的掩埋氧化物。在薄Si层30上是基本上Ge层(以下称为Ge层)40，根据本发明Ge层远厚于Si层30。在本发明的优选实施例中，层30和40未有意掺杂，并且应该具有尽可能低的掺杂浓度。光电探测器的剩余部分包括隔离区域50，相互交叉的p型接触区域60和n型接触区域70，以及表面电极80。图1(b)的平面图示出了隔离区域50围绕器件的整个有源区域。可选表面电极连在一起并在隔离区域50上远离器件的有源区域。根据本发明，Si层和Ge层的结合平均Ge浓度大于80％。
本发明的光电探测器通过垂直于层40的上表面发射近红外光工作。在Ge层40中产生的电子空穴对分别由n型和p型接触60和70收集。在绝缘层20的下面即在衬底10中产生的电子空穴对，与接触60和70隔离并且因此简单复合。本发明的光电探测器器件获得了约15GHz或更大量级的高速，因为光仅在绝缘层20上的层30和40中吸收，并且因此吸收区域即层30和40可以做的很薄。因为Ge中红外线的短吸收长度(在λ＝850nm处～0.25μm，在λ＝1300nm处～1μm)，该器件还获得了高响应度。在本发明的优选实施例中，Si层30和Ge层40的结合厚度d应该不大于约500nm。另外，为了吸收足够的光以制造有用的探测器，Ge层40应该具有50nm的最小厚度。
薄Ge吸收层40允许接触区域60和70相互接近，促使光生载流子的快速收集。在优选实施例中，p型接触区域60和n型接触区域70之间的间距S在d＜S＜2d范围内，优选具有在0.1和1.0μm之间的值。通常，当S远小于d时，电容的增加和更高的表面反射降低了性能，而当S远大于2d时，长的载流子渡越时间减小了带宽。太小的d还会导致暗电流过大。还期望在金属外制造表面电极80，并且尽可能的厚以减小串联电阻。
用于电极的候选材料包括，但不仅限于Al，Cu，Ti，TiN，Pt，W，Ta，TaN，Pt，Pd，Hf，铟锡氧化物(ITO)及其组合或合金。电极材料还可以包括上述金属的硅化物和/或锗化物。由于横向结构的低电容，由于厚金属电极和短渡越时间的低串联电阻，以及Ge的高吸收系数一起，允许本发明的光电探测器同时获得高速和高响应度。
在本发明的另一个实施例中，可以消除一个或两个注入区域。具体地，经常方便消除p型注入，因为许多高功函数金属对Ge的价带具有低势垒高度。“低势垒高度”指分别对于正偏压电极或负偏压电极，电极费米能级和Ge的导带或价带之间的差别小于Eg/2，其中Eg是Ge吸收层的带隙。在图1(c)中示出了此情况，其中以前在p型注入上的电极82，现在直接与Ge层40接触。在优选实施例中，为了减小暗电流，电极82对Ge层40的价带具有低的势垒高度。以相同的方式，可以利用p型注入，并且消除n型注入。在两种注入都被消除的情况下，探测器本质上变为金属-半导体-金属(MSM)光电探测器，其中这两组电极都直接与Ge吸收层接触。虽然此结构倾向于具有比横向p-i-n结构更高的暗电流，但是如果在足够低的偏压下操作，该MSM结构可以具有可接受的低暗电流。该MSM结构可以对电极利用相同的金属(对称结构)，如图1(d)所示，或对正和负电极利用不同的材料(非对称结构)，如图1(e)所示。在对称结构中，电极85直接与吸收层40接触，并且优选包括费米能级接近Ge的隙中的材料，以减小暗电流。使用非对称MSM光电探测器以减小暗电流的概念已经对于III-V由W.A.Wohlmuth等人的Appl.Phys.Lett，vol.69，p.3578(1996)和对于体Ge由C.O.Chui等人的IEEE Phot.Tech.Lett.，vol.15，p.1585(2003)提出。在此结构中，正偏压电极90和负偏压电极92分别对导带和价带的势垒高度小于Eg/2并且优选尽可能的低。
还可以充分利用图1(a)中示出的多层结构以利用绝缘层20的表面之间的光学干涉。从这些界面反射的光强度的峰发生在满足下面的关系时t2＝0.5(i+0.5)(λ/n2)其中i为整数，λ是入射光在真空中的波长，t2是绝缘层20的厚度，n2是绝缘层20的折射率。在掩埋氧化物的厚度在或接近峰反射条件的情况下，同样可以调整Si层30的厚度t3和Ge层30的厚度t4以获得峰吸收。在此情况下，峰吸收条件发生在t3n3+t4n4＝(i+1)(λ/2)，其中i为整数，λ是入射光在真空中的波长，n3和n4分别是Si层30和Ge层40的折射率。然而，因为Ge对红外线的强吸收，即使在远离谐振条件下仍能获得足够的响应，并且因此上面的条件提供一种最优化器件性能的方法，但并不是严格要求。在本发明的一个实施例中，绝缘层具有厚度t2和折射率n2，这样遵从下面的关系0.5(i+0.4)(λ/n2)＜t2＜0.5(i+0.6)(λ/n2)，其中i为整数，λ是入射光在真空中的波长。在本发明的另一个实施例中Si层具有厚度t3和折射率n3，Ge具有厚度t4和折射率n4，这样遵从下面的关系(i+0.9)(λ/2)＜t3n3+t4n4＜(i+1.1)(λ/2)，其中i为整数，λ是入射光在真空中的波长。
如果材料经受高温退火，在层结构设计上要施加另外的限制。“高温”指退火温度大于约750℃。使用退火以减小生长材料的位错密度，并且为了激活分别在形成接触区域60和70中使用的n型和p型注入，这是制造工艺的必要部分。在此情况下，由图2(a)描述器件结构，该器件结构包括单晶半导体衬底10，绝缘层120，硅层130，相互扩散Si1-xGex层140，和Ge层150。相互扩散Si1-xGex层140具有Ge的浓度为x，x在相邻Si层130处的0和相邻Ge层150处的1之间连续变化。图2(a)中示出的结构还包括交替接触区域60和70，电极80以及隔离区域50。
在极高温度退火的限制情况下，如在Ge层的初始生长之后可以使用(参见，例如Luan等人的美国专利No.6,635,110)，发生足够的相互扩散以便在绝缘层120上的整个区域由成分渐变Si1-xGex层160组成，如图2(b)中所示，Ge的浓度x具有相邻绝缘层120的最小值和在Si1-xGex层160的上表面的最大值。图2(b)中示出的结构还包括交替接触区域60和70，电极80以及隔离区域50。在此条件下，本发明的优点相当多，如掩埋绝缘体限制了Si向最初的Si层的相互扩散。从而，对图2(b)中示出的实施例，最初的Si和Ge层厚度应该这样，在掩埋绝缘体120上的整个层结构的平均Ge浓度大于约0.8并且尽可能的接近1。为了遵从此方针，最初的Ge层应该是最初的Si层的最初厚度的至少5倍。例如，如果最初的Si层是50nm，那么Ge层应该不小于250nm。
制造了类似于图2(a)中描述的光电探测器并且在图3(a)-3(c)中描述了其结果。最初的Si层约45nm厚并且Ge层生长到总厚度为400nm。在生长后，多层结构进行类似于在H.S.Luan等人的Appl.Phys.Lett.，vol.75，2909(1999)中给出的描述的热循环退火，其中温度在780℃和900℃之间倾斜往返十次并且在每个温度处保持约6分钟。n型和p型接触区域的宽度为0.3μm，而在接触区域之间的间距在0.3到1.3μm的范围内。接触金属是30nm的Ti，具有150nm的Al以获得低电阻，并且接触包含在每侧具有0.05μm间隙的接触边界内。
图3(a)中示出了对具有10×10μm2有源区域的器件，对于不同的电极间距偏压与-3dB带宽的依赖关系。从使用锁模Ti蓝宝石激光器在850nm波长处进行的脉冲响应测量提取带宽。带宽在1-2V的极低偏压下饱和，这依赖于电极间距。即使在零偏压下，带宽也有20GHz高。对0.4μm的接触间距获得了25GHz的最高带宽值。
图3(b)示出了对具有1.3μm的叉指间距的30×30μm2器件的计算和测量量子效率对波长的曲线图，其中计算中没有考虑电极的遮蔽(shadowing)因子(约0.8)。在850nm和900nm的波长下分别获得了38％和52％的量子效率。这些结果表明了本发明的优点，尽管需要很高温度退火，对于纯Ge可以获得与理论预测值非常接近的量子效率，除了在很长的波长下，此情况下即使很少的相互扩散也能减小吸收。该器件依赖于响应表现出适中的摆动，但是因为强吸收，特别是在短波长，相对于J.D.Schaub等人的IEEE Phot.Tech.Lett.，vol.11，1647(1999)中描述的Si谐振腔探测器，不完全需要精确的调整以获得可接受的响应度。
图3(c)示出了对如上述具有S＝0.4μm和0.6μm的探测器的暗电流和光电流。该图表示出了在正常照明条件下，可以获得大于103的光与暗电流的比率。S＝0.4μm结构在高偏压下获得更高暗电流不是问题，因为在这些器件中，在＜1V或者甚至零偏压下可以获得高速操作，如图3(a)中所示。
如在图4中所示，通过另外包括抗反射覆层可以进一步提高器件响应度。没有抗反射覆层时，入射到Ge表面上的光的约1/3在最终进入器件的吸收区域前被反射。通过利用位于Ge表面220的顶部上的透明介质层210，可以将反射减小到接近于0％。在电极之间的区域中介质层210仅起抗反射层的作用，但是为了工艺的方便，可以在整个器件区域上沉积，如在附图中所示。理想的介质层210应该具有nar的折射率，其约等于Ge层的介电常数n4的平方根。不过，具有1到n4之间的介电常数的任何层都能提供一定的益处。用于抗反射覆层的候选材料包括，但不仅限于SiO，SiON，SiN，类金刚石碳(DLC)，SiLK(由Dow Chemical Co.提供的热固聚亚芳基聚合物)和SiOH(还指碳掺杂氧化物)及其组合。图4示出的结构还包括衬底10，绝缘层20，Si层30，Ge层40，交替接触区域60和70，电极80和隔离区域50。
图5中示出了本发明的另一个实施例，其中利用薄表面Si1-zGez层以改善暗电流。通常Ge具有差的表面钝化特性，并且主暗电流源通常可以沿接触之间的表面层泄漏。通过利用在Ge层320顶上的薄Si1-zGez表面层310，可以获得更多可控表面。可以在高温退火之前或之后沉积Si1-zGez表面层310以减小Ge层中的缺陷。因为Si1-zGez表面层310在拉伸应变下，所以其比形成缺陷的临界厚度薄很重要，因为缺陷接近表面电极对器件性能有害。依赖于Ge的含量z，厚度范围可以从对z＝0.8的约20nm到对纯Si的仅几个单原子层。图5示出的结构还包括衬底10，绝缘层20，Si层30，交替接触区域60和70，电极80和隔离区域50。
通过在绝缘体上SiGe(SGOI)衬底上制造光电二极管可以在上述实施例中获得另外的益处。此衬底对CMOS应用是有用的，因为弛豫SiGe作为模板用于应变Si的生长，其可以提高CMOS的性能。在这些实施例中，用SiGe层替代掩埋氧化物顶上的初始Si层。本发明的此实施例通过更进一步减少相互扩散的初始Si的量，有助于光电探测器的性能。SiGe层还有助于减少Ge层中的位错密度，因为其晶格常数相比于纯Si更接近于Ge。减少的位错密度可以通过减小电子空穴对的产生率改善暗电流。
应该指出，对图4示出的实施例，高温退火会引起相互扩散并且更改层结构分布，如图2(a)或图2(b)中所示。另外，应该明白，图5中描述的实施例的高温退火会导致层310和320之间的另外的相互扩散区域。
如前所述，期望在掩埋绝缘体上保持尽可能薄的初始Si层以限制相互扩散的Si。然而，在上面示出的实施例中，不能将Si厚度减小到零，因为单晶Ge在不使用如横向过渡生长的外来技术时不能在SiO2上成核。然而，本发明还提供通过利用直接在掩埋绝缘层上的Ge解决此问题的光电探测器结构，如图6所示。
获得直接在掩埋绝缘体上的Ge层的一种途径是利用在结晶绝缘体上的Ge层(参见，例如S.Guha等人的Appl.Phys.Lett.vol.80，766(2002))，如图6所示。在此实施例中，多层结构包括Si衬底410，随后是单晶绝缘层420，以及Ge层430。图6中示出的结构还包括交替接触区域60和70，电极80和隔离区域50。
因为绝缘层420是结晶的，外延Ge可以直接在其顶上生长而不需要介入Si层。当然，Ge对于结晶绝缘层420仍是晶格失配的，并且因此厚Ge层仍可能通过在Ge层430和绝缘层420之间的界面处形成失配位错弛豫。然而，在钙钛矿氧化物中，钙钛矿的(110)晶面对应Si的(100)晶面，这样氧化物具有旋转结晶结构，具有比Si大约2％的晶格常数。这有助于适应在Si和Ge之间晶格失配的4％部分，从而导致具有缺陷密度减少的高质量Ge层。结晶氧化物仅需要足够厚以抑制吸收区域和下面的衬底之间的隧穿，并且因此要求厚度大于约5nm。用作结晶氧化物的候选材料包括但不仅限于(Ba，Sr)O，BaTiO3，SrTiO3，SrRuO3，MgO，TiO2及其组合。
实现具有直接在掩埋绝缘层上的Ge层的光电探测器结构的另一种方法是利用接合绝缘体上Ge衬底(参见，例如，A.Reznicek等人的SpringMRS Meeting，San Francisco，2004)。在此实施例中，多层结构包括Si衬底410，随后是绝缘层420，以及Ge层430。在优选实施例中，绝缘层是SiO2，并且通过晶片接合体Ge晶片或通过成分渐变在Si衬底上生长的Ge层，并且随后通过晶片剥离或选择蚀刻移除剩余衬底，将初始Ge层转移到SiO2层上。在任一情况中，此实施例具有消除在Ge和掩埋氧化物之间对Si下层的需要的优点，并且还提高了Ge吸收层的质量。
本发明的一个关键优点是它可以直接与Si CMOS集成。特别地，图7示出了图1(a)-1(b)中描述的实施例是如何与SOI CMOS结合的。在此实施例中，CMOS和光电探测器利用公共衬底510和掩埋绝缘层520。在掩埋绝缘层上的薄Si层530用作CMOS器件540的有源区域，并且用作光电探测器560的Ge层550之下的下层。在完全耗尽SOI的情况下，相同的Si厚度可用于CMOS和光电探测器。可选地，如果CMOS是部分耗尽SOI，那么较厚的Si可用于CMOS器件，或者通过在CMOS器件区域中再生长额外的Si，或者通过在光电探测器区域中回蚀刻过剩的Si。因为，在优选实施例中，光电探测器吸收区域在50nm到500nm范围内，该探测器可以与CMOS器件保持合理的平整性，其在掩埋氧化物上典型地具有从200nm到250nm的高度。图7中示出的结构在光电探测器区域560中还包括交替接触区域60和70，电极80和隔离区域50。
光电探测器还可以与体Si CMOS结合，如图8中所示。在此实施例中，两个器件共享公共衬底610，但是光电探测器利用选择掩埋绝缘体620，其位于光电探测器630下面的区域中，但是不在CMOS器件640下面。制造选择掩埋绝缘体的一种可能方法是称作注氧隔离(SIMOX)的工艺，其中氧离子首先注入到Si衬底中以形成至少一个损伤区域，接着进行退火工艺。在此情况下，通过注入氧离子和随后在很高温度下退火制造掩埋SiO2层。可选地，光电探测器可以利用结晶绝缘体，如在图6的实施例中描述的。在此情况下，可以消除在掩埋绝缘体上的薄Si层650，以便光电探测器的有源区域仅由Ge组成。图8中示出的结构在光电探测器区域630中还包括交替接触区域60和70，电极80和隔离区域50。
在图7和图8中示出的两个实施例，对于Ge期望选择性而不是在整个晶片上沉积。这可以很容易地完成，如如何向SiO或SiN选择性地沉积Ge在技术上已经较为公知。当关于CMOS器件制造光电探测器时，Ge的选择沉积提供好的适应性。选择沉积还具有在小区域结构中更容易获得缺陷减少的优点，并且因此可以减小或完全避免为减少位错密度的高温退火。利用结晶氧化物结构的光电探测器在此方面具有独特的优点。
图9(a)-9(g)示出了一种制造本发明的高速绝缘体上Ge光电探测器结构的方法。在此实施例中，初始材料是薄SOI衬底700，如图9(a)所示；衬底700包括Si衬底701，掩埋绝缘体702，和SOI层703。下一步，直接在SOI层703的顶上外延生长Ge层704，如图9(b)所示。可选地，为了提高Ge层的质量，在Ge层704之前生长薄Si籽晶层(5-30nm)。为了避免三维生长，保持很低的初始Ge生长的温度(约300℃-350℃)。然后，在生长初始Ge层后，可以将温度升高以生长层的剩余部分。通常，在生长后，Ge层高度弛豫，但是具有约109cm-2的高螺旋位错密度。为了减少位错密度，将材料退火以提供图9(c)示出的结构。可以在均匀温度下实行退火，或使用循环退火，如在美国专利No.6,635,110中描述的，在此通过参考引入其内容。在图9(c)中，标号705指由相互扩散引起的Si1-xGex层，并且标号706指在相互扩散后剩余的顶部Ge层。
退火的温度和次数依赖于Ge层的厚度，无论该层是否均匀生长或构图过，并且无论下面的绝缘体是否是非晶或结晶绝缘体。采用退火以减小在最终的多层结构中的螺旋位错。典型的退火温度为从约750℃到约900℃。然而，退火主要有利于减小位错密度并且提高材料的质量，并且因此必须使用掩埋绝缘层以限制相互扩散的Si。退火后，通过向下蚀刻到掩埋氧化物层并且随后用绝缘材料回填形成隔离区域707，如图9(d)所示。在图中，所示的绝缘隔离区域707在与Ge有源区域相同的高度上，但是通常，隔离区域不必与Ge有源区域高度相同。然而，隔离区域707应该足够厚以覆盖在Si/Ge界面附近的高缺陷区域。这确保表面电极经过隔离区域边缘时不与高缺陷区域接触，其可能引起额外的器件泄漏。
下一步，分别形成交替p型和n型接触709和708，如图9(e)和9(f)所示。示出首先形成p型注入，接着形成n型注入，然而注入的次序可以相反。在优选实施例中，通过使用抗蚀剂或介质掩膜的离子注入形成接触。在每种核素注入后，将接触退火以激活注入元素。可选地，可以注入这两组接触然后同时退火。对n型接触，优选掺杂剂核素为As，P或Sb，而对p型接触，优选掺杂剂核素为B。应该保持注入深度足够浅，以便掺杂剂核素保持与Ge层的底部附近的缺陷层较远。因此，在优选实施例中，对n型和p型接触，注入掺杂剂浓度的峰与表面的距离仅约5-30nm。
随后形成导电电极710，如图9(g)中所示。可以通过多种方法制造该电极，包括但不仅限于蒸发，溅射或化学气相沉积。同样可以通过多种技术进行电极构图，例如脱膜(lift-off)，沉积和蚀刻或化学机械抛光。电极电阻应该足够低，以便器件的性能不受RC延迟限制。并且因此叉指的最理想厚度和宽度是器件区域(其影响电容)和叉指材料的电阻率的函数。例如，对10×10μm2的有源区域，电容典型地为50fF。因此，为了获得30GHz的带宽，电极电阻应该小于约100Ω。对具有200nm宽的Al叉指，其对应的厚度范围约150到300nm。对方形器件结构，因为电容受器件区域限制，当电极电阻保持恒定时，期望保持器件区域尽可能的小，而不影响有效收集入射光的性能。器件区域还不应该大于将光耦合到器件的有源区域所需的区域，以使光与暗电流的比率最大。给定这些条件，优选在100μm2到1000μm2范围内的器件区域。
电极材料的另一个要求是，它应该与n型或p型Ge有较好的欧姆接触。然而，给定Ge的窄带隙，这一般不是问题，并且可以与几乎任何金属形成足够的欧姆接触。用于电极的候选金属包括但不仅限于Al，Cu，Ti，TiN，Pt，W，Ta，TaN，Pt，Pd，Hf，ITO及其组合。这里还预期前述金属的硅化物和锗化物。
在图9(a)-9(g)中示出的工艺还包括抗反射覆层的沉积。可以在电极形成后沉积抗反射覆层，如图4中所示，或在工艺的更早阶段。在图5中描述的表面SiGe层还可以在生长Ge层后立即生长或优选在完成循环退火后生长。后一情况可以防止样品表面附近位错的形成，其对应器件性能具有更大的负面影响。表面SiGe层还可以在隔离层形成后选择沉积，其具有可以覆盖任何剩余暴露侧壁的优点，从而减少侧壁引起泄漏的机会。有利地，在隔离区域形成后可以生长整个Ge层。此实施例具有仅在小区域生长Ge层的优点，并且因此有利于减少在生长和随后的退火期间的缺陷。然而，在此实施例中必须小心，以确保下部的侧壁在生长后没有暴露以防止从接触此高缺陷区域的电极的泄漏。
虽然参考附图及其优选实施例具体示出和描述了本发明，但是本领域的技术人员应该明白，只要不脱离本发明的精神和范围，可以在形式和细节上进行前述和其它改变。因此，本发明仅受附加权利要求的范围的限制。
权利要求
1.一种半导体光电探测器，包括第一层，单晶半导体衬底；第二层，绝缘材料，位于所述第一层上；第三层，包括基本上Si，位于所述第二层上；第四层，包括基本上Ge，位于所述第三层上，所述第四层具有表面层；隔离区域，围绕所述第三层和所述第四层，并具有与所述第四层相邻或在其上面的顶边以及与所述第二层相邻的底边；以及一组电极，在所述表面层上，包括多个相互交叉部件，其中所述第四层的与一个电极紧接相邻的整个部分掺杂为n型，并且所述第四层的与最近邻电极紧接相邻的整个部分掺杂为p型。
2.根据权利要求1的半导体光电探测器，其中所述单晶半导体衬底是Si并且所述第二层是氧化硅。
3.根据权利要求1的半导体光电探测器，其中所述第四层具有大于50nm的厚度，并且所述第三层和所述第四层的结合厚度小于500nm。
4.根据权利要求3的半导体光电探测器，其中所述第三层和所述第四层的结合平均Ge浓度大于80％。
5.根据权利要求1的半导体光电探测器，其中所述第二层具有厚度t2和折射率n2，从而遵循如下关系0.5(i+0.4)(λ/n2)＜t2＜0.5(i+0.6)(λ/n2)，其中i为整数，λ是入射光在真空中的波长。
6.根据权利要求1的半导体光电探测器，其中所述第三层具有厚度t3和折射率n3，并且所述第四层具有厚度t4和折射率n4，从而遵循如下关系(i+0.9)(λ/2)＜t3n3+t4n4＜(i+1.1)(λ/2)，其中i为整数，λ是入射光在真空中的波长。
7.根据权利要求1的半导体光电探测器，其中相邻的n型和p型掺杂区域分开的距离在0.1μm到1.0μm的范围内。
8.根据权利要求1的半导体光电探测器，其中所述电极包括Al，Cu，Ti，TiN，Pt，W，Ta，TaN，Pt，Pd，Hf，ITO以及它们各自的硅化物和/或锗化物或其组合。
9.根据权利要求1的半导体光电探测器，还包括透明介质层，在所述表面层的不与所述电极直接接触的部分上，并且具有在1和所述第四层的折射率之间的折射率以便作为抗反射覆层。
10.根据权利要求1的半导体光电探测器，还包括Si1-xGex的第五层，在所述第三层和所述第四层之间，并且由所述第三层中的Si和所述第四层中的Ge之间的相互扩散形成。
11.根据权利要求10的半导体光电探测器，其中所述第三层和所述第四层以及所述第五层的结合厚度小于500nm，并且所述第四层的剩余部分具有大于50nm的厚度。
12.根据权利要求11的半导体光电探测器，其中所述第三层和所述第四层以及所述第五层的结合平均Ge浓度大于80％。
13.一种半导体光电探测器，包括第一层，单晶半导体衬底；第二层，绝缘材料，位于所述第一层上；第三层，包括基本上Si，位于所述第二层上；第四层，包括基本上Ge，位于所述第三层上，所述第四层具有表面层；隔离区域，围绕所述第三层和所述第四层，并具有与所述第四层相邻或在其上面的顶边以及与所述第二层相邻的底边；以及一组电极，在所述表面层上，包括多个相互交叉部件，其中交替电极包括第一组电极，以及在所述第一组电极的任一侧的最近邻电极包括第二组电极，并且其中所述第四层的与所述第一组电极紧接相邻的整个部分掺杂为一种导电类型，以及所述第四层的与所述第二组电极紧接相邻的整个部分与所述第四层的剩余部分的掺杂相同。
14.根据权利要求13的半导体光电探测器，其中所述第四层的与所述第一电极紧接相邻的整个部分掺杂为n型，并且所述第二电极的费米能和所述第四层的价带边缘之间的差别小于Eg/2，其中Eg是所述第四层的带隙。
15.根据权利要求13的半导体光电探测器，其中所述第四层的与所述第一电极紧接相邻的整个部分掺杂为p型，并且所述第四层的导带边缘和所述第二电极的费米能之间的差别小于Eg/2，其中Eg是所述第四层的带隙。
16.一种半导体光电探测器，包括第一层，单晶半导体衬底；第二层，绝缘材料，位于所述第一层上；第三层，包括基本上Si，位于所述第二层上；第四层，包括基本上Ge，位于所述第三层上，所述第四层具有表面层；隔离区域，围绕所述第三层和所述第四层，并具有与所述第四层相邻或在其上面的顶边以及与所述第二层相邻的底边；以及一组电极，在所述表面层上，包括多个相互交叉部件，其中交替电极包括第一组电极，以及在所述第一组电极的任一侧的最近邻电极包括第二组电极，并且所述第四层的与所述第一和第二组电极紧接相邻的整个部分与所述第四层的剩余部分的掺杂相同。
17.根据权利要求16的半导体光电探测器，其中所述第一电极的费米能和所述第四层的价带边缘之间的差别小于Eg/2，并且所述第四层的导带边缘和所述第二电极的费米能之间的差别小于Eg/2，其中Eg是所述第四层的带隙。
18.一种半导体光电探测器，包括第一层，单晶半导体衬底；第二层，绝缘材料，位于所述第一层上；第三层，包括基本上Si1-xGex，在所述第二层上，所述第三层具有表面层，其中所述Ge浓度x从与所述第二层相邻的最小值连续变化到在所述表面层处的最大值；隔离区域，围绕所述第三层，并具有与所述第三层相邻或在其上面的顶边以及与所述第二层相邻的底边；以及一组电极，在所述表面层上，包括多个相互交叉部件，其中所述第三层的与一个电极紧接相邻的整个部分掺杂为n型，并且所述第三层的与最近邻电极紧接相邻的整个部分掺杂为p型。
19.根据权利要求18的半导体光电探测器，其中所述第三层的厚度在50nm到500nm之间的范围内。
20.根据权利要求19的半导体光电探测器，其中所述第三层的平均Ge浓度大于80％。
21.一种半导体光电探测器，包括第一层，单晶半导体衬底；第二层，绝缘材料，在所述第一层上；第三层，包括基本上Si，造所述第二层上；第四层，包括基本上Ge，在所述第三层上；第五层，包括基本上Si1-zGez，并具有表面层，在所述第四层上；隔离区域，围绕所述第三层和所述第四层以及所述第五层，并具有与所述第四层相邻或在其上面的顶边以及与所述第二层相邻的底边；以及一组电极，在所述表面层上，包括多个相互交叉部件，其中所述第五层的与一个电极紧接相邻的整个部分掺杂为n型，并且所述第五层的与最近邻电极紧接相邻的整个部分掺杂为p型。
22.根据权利要求21的半导体光电探测器，其中所述第五层的厚度和Ge浓度是这样，以使所述第五层不超过热力学稳定的厚度限制。
23.根据权利要求21的半导体光电探测器，其中所述第四层具有大于50nm的厚度，并且所述第三层和所述第四层以及所述第五层的结合厚度小于500nm。
24.一种半导体光电探测器，包括第一层，单晶半导体衬底；第二层，绝缘材料，在所述第一层上；第三层，包括基本上Ge，并具有表面层，在所述第二层上；隔离区域，围绕所述第三层，并具有与所述第三层相邻或在其上面的顶边以及与所述第二层相邻的底边；以及一组电极，在所述表面层上，包括多个相互交叉部件，其中所述第三层的与一个电极紧接相邻的整个部分掺杂为n型，并且所述第三层的与最近邻电极紧接相邻的整个部分掺杂为p型。
25.根据权利要求24的半导体光电探测器，其中所述第二层是结晶氧化物。
26.根据权利要求25的半导体光电探测器，其中所述第二层包括(Ba，Sr)O，BaTiO3，SrTiO3，SrRuO3，MgO，TiO2或其组合。
27.根据权利要求24的半导体光电探测器，其中所述第三层的厚度在50nm到500nm之间的范围内。
28.一种半导体集成电路，包括根据权利要求1的光电探测器和多个SOI MOSFET器件，其中所述MOSFET器件和所述光电探测器之间共享所述单晶半导体衬底和所述绝缘材料的第二层。
29.根据权利要求28的半导体集成电路，其中所述单晶半导体衬底是Si并且所述第二层是氧化硅。
30.根据权利要求28的半导体集成电路，其中所述多个SOI MOSFET器件连入CMOS电路中。
31.一种半导体集成电路，包括根据权利要求13的光电探测器和多个SOI MOSFET器件，其中所述MOSFET器件和所述光电探测器之间共享所述单晶半导体衬底和所述绝缘材料的第二层。
32.根据权利要求31的半导体集成电路，其中所述单晶半导体衬底是Si并且所述第二层是氧化硅。
33.根据权利要求31的半导体集成电路，其中所述多个SOI MOSFET器件连入CMOS电路中。
34.一种半导体集成电路，包括根据权利要求16的光电探测器和多个SOI MOSFET器件，其中所述MOSFET器件和所述光电探测器之间共享所述单晶半导体衬底和所述绝缘材料的第二层。
35.根据权利要求34的半导体集成电路，其中所述单晶半导体衬底是Si并且所述第二层是氧化硅。
36.根据权利要求34的半导体集成电路，其中所述多个SOI MOSFET器件连入CMOS电路中。
37.一种半导体集成电路，包括根据权利要求18的光电探测器和多个SOI MOSFET器件，其中所述MOSFET器件和所述光电探测器之间共享所述单晶半导体衬底和所述绝缘材料的第二层。
38.根据权利要求37的半导体集成电路，其中所述单晶半导体衬底是Si并且所述第二层是氧化硅。
39.根据权利要求37的半导体集成电路，其中所述多个SOI MOSFET器件连入CMOS电路中。
40.一种半导体集成电路，包括根据权利要求21的光电探测器和多个SOI MOSFET器件，其中所述MOSFET器件和所述光电探测器之间共享所述单晶半导体衬底和所述绝缘材料的第二层。
41.根据权利要求40的半导体集成电路，其中所述单晶半导体衬底是Si并且所述第二层是氧化硅。
42.根据权利要求40的半导体集成电路，其中所述多个SOI MOSFET器件连入CMOS电路中。
43.一种半导体集成电路，包括根据权利要求24的光电探测器和多个SOI MOSFET器件，其中所述MOSFET器件和所述光电探测器之间共享所述单晶半导体衬底和所述绝缘材料的第二层。
44.根据权利要求43的半导体集成电路，其中所述单晶半导体衬底是Si并且所述第二层是氧化硅。
45.根据权利要求43的半导体集成电路，其中所述多个SOI MOSFET器件连入CMOS电路中。
46.一种半导体集成电路，包括根据权利要求1的光电探测器，并且还包括多个体MOSFET器件，其中所述MOSFET器件和所述光电探测器之间共享所述单晶半导体衬底，并且所述绝缘材料的第二层仅位于所述半导体光电探测器下面的区域中。
47.一种半导体集成电路，包括根据权利要求24的光电探测器，并且还包括多个体MOSFET器件，其中所述MOSFET器件和所述光电探测器之间共享所述单晶半导体衬底，并且所述绝缘材料的第二层仅位于所述半导体光电探测器下面的区域中。
48.根据权利要求47的半导体光电探测器，其中所述第二层是结晶氧化物。
49.一种制造半导体光电探测器的方法，所述方法包括如下步骤形成半导体结构，所述半导体结构包括单晶半导体衬底，绝缘材料的第二层，和包括基本上Si的第三层；外延生长基本上Ge的第四层，所述第四层具有表面层；退火以减少螺旋位错密度；形成隔离区域，所述隔离区域围绕所述第三层和所述第四层，并具有与所述第四层相邻或在其上面的顶边以及与所述第二层相邻的底边；形成与所述表面层相邻的p型和n型掺杂材料的交替带，以便在所述交替带之间保留非有意掺杂材料的区域；在所述表面层上形成一组电极，所述一组电极包括多个相互交叉部件，其中所述电极的与所述表面层接触的整个部分还与所述p型和n型掺杂材料带接触。
50.根据权利要求49的方法，其中所述第四层具有大于50nm的厚度，并且所述第三层和所述第四层的结合厚度小于500nm。
51.根据权利要求49的方法，其中所述第三层和所述第四层的结合平均Ge浓度大于80％。
52.根据权利要求49的方法，还包括在生长所述Ge的第四层之前形成Si籽晶层。
53.根据权利要求49的方法，其中通过离子注入和随后退火形成所述p型和n型掺杂材料带。
54.根据权利要求49的方法，还包括在所述表面层的不与所述电极直接接触的部分上沉积透明介质材料，所述透明介质材料具有在1和所述第四层的折射率之间的折射率以便作为抗反射覆层。
55.根据权利要求49的方法，其中在750℃和900℃之间的温度范围内进行所述退火。
56.根据权利要求49的方法，其中所述退火在所述Si的第三层和所述Ge的第四层之间形成Si1-xGex附加层，作为相互扩散的结果。
57.根据权利要求49的方法，其中所述Si的第三层和所述Ge的第四层在退火期间相互扩散以形成Ge浓度为x的Si1-xGex层，x从与所述第二层相邻的最小值连续变化到在所述表面层处的最大值。
58.一种制造半导体光电探测器的方法，所述方法包括如下步骤形成半导体结构，所述半导体结构包括单晶半导体衬底，绝缘材料的第二层，和包括基本上Si的第三层；外延生长基本上Ge的第四层；外延生长基本上Si1-zGez的第五层，所述第五层具有表面层；退火以减少螺旋位错密度；形成隔离区域，所述隔离区域围绕所述第三层和所述第四层以及所述第五层，并具有与所述第四层相邻或在其上面的顶边以及与所述第二层相邻的底边；形成与所述表面层相邻的p型和n型掺杂材料的交替带，以便在所述交替带之间保留非有意掺杂材料的区域；以及在所述表面层上形成一组电极，所述一组电极包括多个相互交叉部件，其中所述电极的与所述表面层接触的整个部分还与所述n型或所述p型掺杂材料接触。
59.根据权利要求58的方法，其中在所述退火之后但是在所述隔离区域形成之前生长所述基本上Si1-zGez的第五层。
60.根据权利要求58的方法，其中在所述隔离区域形成步骤之后但是在所述p型和n型掺杂材料的交替带形成之前生长所述基本上Si1-zGez的第五层。
61.一种制造半导体光电探测器的方法，所述方法包括如下步骤形成包括单晶半导体的半导体结构；外延生长结晶绝缘材料的第二层；外延生长基本上Ge的第三层，所述第三层具有表面层；退火以减少螺旋位错密度；形成隔离区域，所述隔离区域围绕所述第三层，并具有与所述第三层相邻或在其上面的顶边以及与所述第二层相邻的底边；形成与所述表面层相邻的p型和n型掺杂材料的交替带，以便在所述交替带之间保留非有意掺杂材料的区域；以及在所述表面层上形成一组电极，所述一组电极包括多个相互交叉部件，其中所述电极的与所述表面层接触的整个部分还与所述n型或所述p型掺杂材料接触。
62.根据权利要求61的方法，其中所述第二层包括(Ba，Sr)O，BaTiO3，SrTiO3，SrRuO3，MgO，TiO2或其组合。
全文摘要
本发明专注于与Si CMOS技术兼容的高速、高效率光电探测器的制造问题。该结构包括薄SOI衬底上的Ge吸收层，并利用了隔离区域，交替n型和p型接触，以及低电阻表面电极。该器件通过利用掩埋绝缘层以隔离在下面的衬底中产生的载流子获得高带宽，通过利用Ge吸收层在宽谱上获得高量子效率，通过利用薄吸收层和窄电极间距获得低电压操作，并且通过其平面结构和IV族吸收材料的使用与CMOS器件兼容。用于制造光电探测器的方法使用在薄SOI或外延氧化物上直接生长Ge，并且随后热退火以获得高质量吸收层。此方法限制了相互扩散的Si的量，从而允许退火Ge层而不会由下面的Si引起Ge层的显著稀释。
文档编号H01L31/101GK1918713SQ200580005006
公开日2007年2月21日 申请日期2005年2月22日 优先权日2004年2月24日
发明者J·O·初, G·K·德林格尔, A·格里尔, S·J·克斯特, 欧阳齐庆, J·D·绍布 申请人:国际商业机器公司