专利名称：用于精确化深沟槽电阻测量的结构和方法
技术领域：
本发明总体涉及半导体器件制造，尤其涉及用于精确化深沟槽电阻测量的结构和方法。
背景技术：
动态随机读取存储器(DRAM)是一种半导体存储器，其中将信息存储为在半导体集成电路上的电容器中的数据位。通常在包括电容器和晶体管的存储单元中将每位存储为电荷量。实际DRAM电路通常包括在行和列上互连的存储器单元的阵列，将其分别称为字线和位线。通过激活选择的字线和位线实现从存储单元读取数据或对其写入数据。尤其是，沟槽DRAM存储单元可以包括连接深沟槽(DT)电容器的金属氧化物半导体场效应晶体管(MOSFET)。该晶体管包括栅极和扩散区，所述扩散区依赖于晶体管的运行被称为漏区或源区。
通常，利用一个或多个常规技术如反应离子蚀刻(RIE)在硅衬底中形成深沟槽电容器，利用光致抗蚀剂或其它材料作为掩模以覆盖不希望形成沟槽的区域。通常对沟槽填充导体材料(尤其通常为n型掺杂多晶硅)，其用作电容器的一个板，通常称为“存储节点”。通常通过围绕沟槽的下部向外扩散n型掺杂区而形成电容器的第二个板，通常称为“埋层板”。提供节点介质层以隔开存储节点和埋层板，从而形成电容器，所述介质层可以包括例如二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、氧化钽(Ta2O5)、氧化铝(Al2O3)、或其它任何介质材料。
在制造DRAM深沟槽电容器中的一个关注的重要参数是多晶硅填充材料(即，存储节点材料)的分布电阻，因为时间常数(并且从而半导体器件的运行速度)受到电阻的限制。传统惯例为利用结合DT几何形状的覆盖沉积多晶硅的已知电阻率来估计该多晶硅的电阻值。然而，这种基于估计的方法的精确性小于通过一些直接测量所获得的精确性。
Wu等的美国专利6,627,513描述了一种可能的用于测量沟槽电阻的方法。然而，其中所述方法至少具有两个可能的缺点。首先，实际用于电阻测量的结构与将在DRAM阵列环境中形成的实际功能深沟槽非常不同，其中所述测试结构需要沿沟槽的整个长度形成轴衬(collar)，然后除去沟槽底部的轴衬。然而，基于所述用于掺杂Wu的专利中的衬底和n阱的离子注入能，对于本领域的技术人员显然的是，其中的方法导致相对于功能深沟槽更短形式的深沟槽。从而，对该测试深沟槽结构的直接测量将不能准确地反映完全限定的深沟槽的电阻。
而且，将Wu的方法应用到完全限定的深沟槽(通过简单地增加注入能)是不实际的，因为标准注入设备不能将n型掺杂剂注入到约为7-8微米的深度。因此，希望可以实施一种结构和方法用于在集成或短回路工艺中准确测量全深度沟槽的深沟槽电阻，从而获得对现有记录工艺的最小干扰。
发明内容
通过用于实施形成于半导体器件中的深沟槽的电阻测量的测试结构，克服或减轻了现有技术的上述缺点和不足。在示例实施例中，测试结构，包括一对深沟槽，形成于半导体衬底中。所述一对深沟槽具有形成于其侧表面和底表面上的介质材料，并且所述一对深沟槽中包括导电填充材料。其中所述一对深沟槽的底部彼此结合，从而提供通过其的导电路径。
在另一实施例中，用于实施形成于半导体器件中的深沟槽的电阻测量的测试结构包括一对深沟槽，形成于半导体衬底中。所述一对深沟槽具有形成于其侧壁表面的上部的介质材料，并且所述一对深沟槽中包括导电填充材料。掺杂埋层板区域包围所述一对深沟槽的底部，其中所述掺杂埋层板区域提供所述一对深沟槽之间的导电路径。
在另一实施例中，用于实施形成于半导体器件中的深沟槽的电阻测量的测试结构包括深沟槽，形成于半导体衬底中。所述深沟槽具有形成于其侧壁表面的上部的介质材料，并且所述深沟槽中包括导电填充材料。掺杂埋层板区域包围所述深沟槽的底部，以及掺杂水平n阱带与所述掺杂埋层板区域的上部电接触。掺杂垂直n阱带与所述掺杂水平n阱带电接触。
在另一实施例中，用于实施形成于半导体器件中的深沟槽的电阻测量的测试结构包括深沟槽结构，形成于半导体衬底中，所述深沟槽形成为具有至少约7微米的深度。第一电接触形成于所述半导体衬底的表面上，第二电接触形成于所述半导体衬底的表面上。在所述第一电接触、所述深沟槽结构、以及所述第二电接触之间限定导电路径。
参考示例附图，其中在几个图中相同的部分用相同的标号表示图1是根据本发明第一实施例的用于测量深沟槽电阻的结构；图2是根据本发明第二实施例的用于测量深沟槽电阻的结构；以及图3是根据本发明第三实施例的用于测量深沟槽电阻的结构。
具体实施例方式
这里公开了用于精确测量完全限定深沟槽的深沟槽电阻的结构和方法。概括地说，第一和第二实施例使用一对相邻深沟槽，其中提供通过其的导电路径用于测量沟槽电阻，而第三实施例使用单个深沟槽、水平设置的n阱、以及垂直设置的n阱来限定导电路径。下文中描述的一个或多个示例实施例的一些有利特征包括但不限于对沟槽的直接电阻测量(即全深度DT电阻测量)，所述沟槽与用于实际DRAM阵列环境中的阵列沟槽只是略微不同；电阻测量对于短回路或全工艺特征化的适应性；与现有DRAM制造工艺的的兼容性；以及通过避免更复杂的计算的精确DT电阻，所述计算可能引入未知因素。
首先参考图1，示出了根据本发明第一实施例的用于便于测量深沟槽电阻的测试结构100的截面图。如图所示，测试结构100包括在半导体衬底104中形成的一对相邻的深沟槽102a、102b。每个沟槽102a、102b配置为在其上部具有绝缘轴衬106(例如氧化物)。在轴衬区域下面，深沟槽102a、102b的侧壁包括在其上形成的节点介质材料108，如本领域技术人员所公知。然而，还应注意，深沟槽102a、102b的底部110a、110b被扩展，从而彼此物理结合，并当被填充存储节点材料112时变得电连续。
为了便于结合深沟槽102a、102b的底部110a、110b，可以使用本领域公知的沟槽“瓶(bottle)”工艺。在Wu等的美国公开申请2004/0198014中提出了进行沟槽瓶成形工艺的适当实例，其内容在此引入作为参考。
在常规工艺中，沟槽“瓶化(bottling)”是这样的技术其用于增加深沟槽的表面面积，从而增加深沟槽的电容量。对于DRAM阵列的功能部分，结合一对相邻深沟槽将导致工艺缺陷。从而，希望可以结合测试结构深沟槽102a、102b的底部110a、110b，同时还确保器件的功能部分中的相邻沟槽没有彼此结合。而且，对于测试结构100，还希望只在其底部110a、110b结合沟槽102a、102b，从而接近(尽可能接近)具有相当形状和深度的深沟槽的实际电阻。
考虑上述，一种便于结合测试结构深沟槽的底部、而不导致阵列深沟槽的结合的可能的方法是，只构图存储器件的测试部分，使得相邻测试深沟槽102a、102b之间的间隔小于功能阵列中的任何一对深沟槽之间的间隔。可以可选地使用、或与第一种方法结合使用的另一种方法是安排对测试深沟槽102a、102b的构图，使得其之间的初始侧壁界面沿单晶硅的表面(100)定位，这与常规侧壁界面(110)相反。因为单晶硅(110)表面比(100)表面蚀刻慢，其中测试深沟槽的暴露表面是(100)表面的结构导致对底部瓶工艺的湿蚀刻的速率比对(110)表面更快。从而，在沟槽瓶化工艺中，深沟槽102a、102b的底部将比阵列区域中深沟槽先结合在一起。
无论是那种特定的形成方法，可以理解，测试结构100在一对相邻衬底表面接触(CA)116a、116b之间提供导电路径114。因此，通过提供接触116a、116b之间的电流路径，可以获得串联深沟槽102a、102b的电阻。代替包括多晶硅电阻率和估计的沟槽形状的更复杂的计算，得到的测量只需要除以2因数，以获得单个深沟槽的测量电阻。另外，因为只是扩大了沟槽102a、102b的底部110a、110b，从而最终结构的电阻非常接近实际阵列深沟槽的电阻。而且，该实施例不只是依赖于利用注入区域(以较浅的深度)来完成测试沟槽之间的导电路径。
现在参考图2，示出了根据本发明第二实施例的便于测量深沟槽电阻的测试结构200的截面图。类似于图1中的测试结构100，测试结构200利用一对相邻的深沟槽202a、202b来形成导电路径。为了方便描述，在各个实施例中使用相同的标号表示相同的部分。在结合深沟槽202a、202b的底部210a、210b处，测试结构200替代地配置为在底部210a、210b上没有节点介质材料108。替代地通过重掺杂埋层板区域216完成沟槽202a、202b之间的导电路径214，所述区域通常用于形成功能DRAM电容器的第二电极。
相比于图1的实施例，形成相邻深沟槽202a、202b可能更简单的是，不需要使用沟槽瓶化工艺，并且其之间的间隔可以对应于DRAM阵列的功能部分中的相邻沟槽之间的间隔。
最后，图3示出了根据本发明第三实施例的便于测量深沟槽电阻的测试结构300的截面图。不同于图1和2的实施例，测试结构300利用单个深沟槽302。类似于图2的实施例，这样形成深沟槽302，使得其底部310上没有节点介质材料108。为了完成包括深沟槽302的导电路径314，形成埋层板区域316，使其与水平n阱带318接触。
可以通过掺杂剂注入形成水平n阱带318，并可以将其引入现有的记录工艺，其中使用所述带(例如)作为总线结构用于将多个埋层板区域偏置为公共电压。在示例实施例中，可以将水平n阱带318形成为约1.5微米的深度。然后，为了完成第一表面接触116通过深沟槽302，并到达第二表面接触(SC)320之间的导电连接，形成与水平n阱带318和第二表面接触320接触的垂直n阱带322。当利用水平n阱带318时，可以通过注入步骤形成垂直n阱带322。
无论实施的测试结构的实施例如何，可以理解，进行其的电阻测量用于完全限定的深沟槽(例如在约7-8微米深度量级的沟槽)，从而，所述测量具有对应其的增大的精确度。在使用一对深沟槽用于测量的情况下，对单个沟槽的电阻计算是相当简单的。
尽管参考一个或多个优选实施例描述了本发明，本领域技术人员可以理解，在不偏离本发明的范围的情况下，可以进行多种变化，并且可以用等同物替换其部件。另外，在不偏离本发明的基本范围的情况下，可以对本发明内容进行多种修改以适于特定情况或材料。从而，本发明并不限于公开作为用于实施本发明的最佳方式的特定实施例，而是本发明将包括落入所附权利要求书的范围中的全部实施例。
权利要求
1.一种用于实施形成于半导体器件中的深沟槽的电阻测量的测试结构，包括一对深沟槽，形成于半导体衬底中；所述一对深沟槽具有形成于其侧表面和底表面上的介质材料，并且所述一对深沟槽中包括导电填充材料；其中所述一对深沟槽的底部彼此结合，从而提供通过其的导电路径。
2.根据权利要求1的测试结构，其中所述一对深沟槽之一与第一衬底表面接触电接触，并且所述一对深沟槽中的另一个与第二衬底表面接触电接触。
3.根据权利要求1的测试结构，其中所述导电填充材料包括多晶硅。
4.根据权利要求1的测试结构，其中所述一对深沟槽的所述底部通过沟槽瓶化工艺形成。
5.根据权利要求4的测试结构，其中所述一对深沟槽彼此相对设置，使得所述底部之间的初始界面沿硅衬底的(100)取向延伸。
6.根据权利要求1的测试结构，其中所述一对深沟槽形成为具有至少约7微米的深度。
7.一种用于实施形成于半导体器件中的深沟槽的电阻测量的测试结构，包括一对深沟槽，形成于半导体衬底中；所述一对深沟槽具有形成于其侧壁表面的上部的介质材料，并且所述一对深沟槽中包括导电填充材料；以及掺杂埋层板区域，包围所述一对深沟槽的底部，其中所述掺杂埋层板区域提供所述一对深沟槽之间的导电路径。
8.根据权利要求7的测试结构，其中所述一对深沟槽之一与第一衬底表面接触电接触，并且所述一对深沟槽中的另一个与第二衬底表面接触电接触。
9.根据权利要求7的测试结构，其中所述导电填充材料包括多晶硅。
10.根据权利要求7的测试结构，其中所述一对深沟槽形成为具有至少约7微米的深度。
11.一种用于实施形成于半导体器件中的深沟槽的电阻测量的测试结构，包括深沟槽，形成于半导体衬底中；所述深沟槽具有形成于其侧壁表面的上部的介质材料，并且所述深沟槽中包括导电填充材料；掺杂埋层板区域，包围所述深沟槽的底部；掺杂水平n阱带，与所述掺杂埋层板区域的上部电接触；以及掺杂垂直n阱带，与所述掺杂水平n阱带电接触。
12.根据权利要求11的测试结构，其中所述深沟槽与第一衬底表面接触电接触，并且所述掺杂垂直n阱带与第二衬底表面接触电接触。
13.根据权利要求11的测试结构，其中所述导电填充材料包括多晶硅。
14.根据权利要求11的测试结构，其中所述深沟槽形成为具有至少约7微米的深度。
15.根据权利要求11的测试结构，其中所述掺杂水平n阱带形成为具有约1.5微米的深度。
16.一种用于实施形成于半导体器件中的深沟槽的电阻测量的测试结构，包括深沟槽结构，形成于半导体衬底中，所述深沟槽形成为具有至少约7微米的深度；第一电接触，形成于所述半导体衬底的表面上；以及第二电接触，形成于所述半导体衬底的表面上；其中在所述第一电接触、所述深沟槽结构、以及所述第二电接触之间限定导电路径。
17.根据权利要求16的测试结构，其中所述深沟槽结构还包括一对深沟槽，形成于所述半导体衬底中；所述一对深沟槽具有形成于其侧表面和底表面上的介质材料，并且所述一对深沟槽中包括多晶硅填充材料；其中所述一对深沟槽的底部彼此结合，从而提供通过其的导电路径。
18.根据权利要求16的测试结构，其中所述深沟槽结构还包括一对深沟槽，形成于所述半导体衬底中；所述一对深沟槽具有形成于其侧壁表面的上部的介质材料，并且所述一对深沟槽中包括多晶硅填充材料；以及掺杂埋层板区域，包围所述一对深沟槽的底部，其中所述掺杂埋层板区域提供所述一对深沟槽之间的导电路径。
19.根据权利要求16的测试结构，还包括介质材料，形成于所述深沟槽结构的侧壁表面的上部，并且所述深沟槽结构中包括多晶硅填充材料；掺杂埋层板区域，包围所述深沟槽结构的底部；掺杂水平n阱带，与所述掺杂埋层板区域的上部电接触；以及掺杂垂直n阱带，与所述掺杂水平n阱带电接触。
20.一种用于实施深沟槽电阻测量的方法，所述方法包括以下步骤在半导体衬底中形成深沟槽结构，所述深沟槽形成为具有至少约7微米的深度；在所述半导体衬底表面上形成第一电接触；以及在所述半导体衬底表面上形成第二电接触；其中在所述第一电接触、所述深沟槽结构、以及所述第二电接触之间限定导电路径。
全文摘要
一种用于实施形成于半导体器件中的深沟槽的电阻测量的测试结构，包括一对深沟槽，形成于半导体衬底中。所述一对深沟槽具有形成于其侧表面和底表面上的介质材料，并且其中包括导电填充材料。所述一对深沟槽的底部彼此结合，从而提供通过其的导电路径。
文档编号H01L21/66GK1819182SQ200510115839
公开日2006年8月16日 申请日期2005年11月9日 优先权日2004年11月15日
发明者王耕, 程慷果 申请人:国际商业机器公司