专利名称：用于削弱电磁干扰的系统和方法
技术领域：
本发明一般涉及集成电路，尤其涉及用于削弱电磁干扰的系统和方法。
背景技术：
电装置一般发射电场、磁场或两者的组合(电磁场)。例如，一电装置内的集成电路结构(如，集成电路芯片)可发射一个或一个以上电场、磁场或电磁场，此可导致所述电装置发射所述一个或一个以上的场。从一个电装置发射的电磁场可干扰另一个电装置。此干扰可称作电磁干扰(EMI)。例如，电装置可发射射频(RF)信号、微波信号或其它电磁信号，其会干扰其它电装置。
另外，电子行业中电装置的时钟速度、电装置中RF信号的使用和集成电路芯片功能的集成化日益增长。这些因素已导致EMI增加。美国联邦通信委员会(FCC)和其它国家的类似机构可设定有关电装置可发射的EMI信号的可接受级的限制。限制EMI的目前解决方案包括将电装置封闭在特定金属屏蔽物(如，喷涂有金属漆的金属壳或塑料壳)中，通常称作法拉第屏蔽。在集成电路结构级，解决方案包括将整个集成电路芯片密封在金属中。然而，使用金属壳通常为较昂贵的解决方案，其在电装置的设计和制造中也可能存在某些限制。另外，用金属漆喷涂塑料壳可能很昂贵，且通常增加电装置制造中的繁多步骤。
发明内容
根据本发明，解决与用于削弱EMI的先前技术相关的某些缺陷和问题。
在一个实施例中，集成电路结构包括当向集成电路元件施加电流时，可操作地产生电磁场的一个或一个以上的集成电路元件。所述结构还包括大体上包围所述一个或一个以上集成电路元件的包封化合物。所述包封化合物包括封装材料和可操作地削弱一个或一个以上集成电路元件所发射的电磁场的电磁场削弱材料。电磁场削弱材料设置在至少一部分封装材料内。
本发明的特殊实施例可提供一个或一个以上的技术优点。在某些实施例中，本发明可削弱集成电路结构(如，集成电路芯片)的集成电路元件发射的电磁场，可能削弱来自集成电路结构的电磁场发射和由这些电磁场发射引起的干扰。例如，以较高频率计时集成电路芯片，通常导致从集成电路芯片产生大体上的频谱能量。在某些实施例中，包括在集成电路结构的包封化合物中的电磁场削弱材料可削弱频谱能量，并减少由此能量引起干扰的可能性。再例如，集成电路芯片可包括电路或其它彼此相对接近的集成电路元件(如，彼此接近的金属导线)。本发明可有助于减少或消除在集成电路芯片上或内的从一个金属导线到另一个金属导线的不当电磁耦合。
在某些实施例中，本发明减少或消除对于通常昂贵的特定金属外壳或密封电装置的金属喷涂漆的需要。替代地，本发明的某些实施例向典型封装成形提供相对较低的成本，典型封装成形向普通封装活动供应电效益。例如，本发明可通过减少在封装级而不是在系统级的EMI(如，通过包围在创造法拉第屏蔽的金属壳中的电装置)而减少全部EMI。在某些实施例中，本发明可提供比将整个集成电路结构(如，集成电路芯片)密封在金属中更具成本利益的解决方案。在某些实施中，例如，本发明可通过减少或消除从每个集成电路结构发射的电磁场，而允许一个或一个以上的集成电路结构彼此更紧密地放置在印刷电路板上。另外，在特殊实施例中，本发明与先前技术(诸如，平衡互连拓扑技术)相比，例如，对集成电路制造变化较不敏感。
图1说明了一个用于削弱电磁干扰的实例集成电路结构的横截面图；图2说明了一个图1的部分的分解图，说明了集成电路结构的集成电路元件的电磁场的实例削弱；图3说明了一个用于削弱EMI的实例集成电路结构的顶视图；和图4说明了形成用于削弱电磁干扰的集成电路结构(诸如，参考图1-3所描述的实例结构)的实例方法。
具体实施例方式
图1说明了一个用于削弱EMI的实例集成电路结构10的横截面图。结构10包括一诸如集成电路芯片的集成电路封装。结构10可安装在印刷电路板上且并入电装置中，以提供某些功能性，或结构10可用于任何其它适当目的。
在说明的实施例中，结构10包括一集成电路晶粒20。尽管说明了单一晶粒20，但是根据特殊需要，本发明涵盖包括任何适当数目晶粒20的结构10。根据特殊需要，晶粒20可具有任何适当大小和形状。晶粒20可包括一个或一个以上接合衬垫22。例如，接合衬垫22可经沉积或相反形成在晶粒20的表面22上。尽管接合衬垫22显示为从晶粒20的表面22凸起，但是接合衬垫22可沉积或相反形成在晶粒20的表面24的上面、内部或下面，或相反根据特殊需要与晶粒20相关联。尽管接合衬垫22可具有适当的大小和形状，但在一个实施例中，接合衬垫22具有大约100μm×100μm的面积。尽管描述为接合衬垫，但是接合衬垫22可另外为或包括用于电连接于结构10内部、其中或外部的任何适当组件。
在某些实施例中，结构10包括硅、陶瓷、玻璃纤维或晶粒20所安装到的其它基板层12。基板层12可包括与集成电路结构10相关的电路，且可由(例如)介电或其它适当材料包围。在某些实施例中，基板层12可包含标准层压材料。根据特殊需要，基板层12可具有任何适当的尺寸。基板层12可包括一个或一个以上引线14，例如，用于提供在结构10内部、其中或外部的电连接。
在某些实施例中，一个或一个以上焊料突起16耦合到基板层12的表面18。例如，焊料突起16可用于将结构10耦合到印刷电路板或其它适当结构，以提供印刷电路板或其它适当结构和与结构10相关的电路之间的电连接性。例如，焊料突起16可在印刷电路板或其它适当结构和基板层12处接触金属或其它导电材料，使得焊料突起16可提供与印刷电路板或其它适当结构相关的电路与结构10之间的电连接性。例如，焊料突起16可用于电与地的连接、信号接口、或其它适当目的。
在某些实施例中，焊料突起16可包括锡铅、高铅、或包括无铅、铜、铝、钨或任何其它适当金属或金属合金。根据特殊需要，本发明涵盖包括任何适当材料的焊料突起16。焊料突起16可具有任何适当的形状和材料密度，并且尽管将焊料突起16说明为具有相同大小，但是，如果适当，焊料突起16的大小可变化。另外，尽管说明了特定数目的焊料突起16，但是，根据特殊需要，结构10可包括任何适当数目的焊料突起16。此外，焊料突起16可具有任何适当间距(即，焊料突起16之间的中心到中心间隔)。
尽管说明了焊料突起16，但是本发明涵盖用于将结构10耦合到印刷电路板或其它适当结构的耦合到基板层12的任何适当组件，以提供与印刷电路板或其它适当结构相关的电路和与结构10(如，晶粒20)相关的电路之间的电连接性。此外，尽管图1中说明的结构10的实施例包括球栅阵列(BGA)型集成电路结构10，但是根据特殊需要，结构10可包括任何适当类型的集成电路结构。
结构10也可包括一个或一个以上的导电连接器26，每个导电连接器26耦合部分结构10。例如，导电连接器26可将接合衬垫22耦合到一个或一个以上相应引线14或结构10的其它适当部分。尽管本发明涵盖包括用于提供结构10的部分之间的电连接的任何适当组件的导电连接器26，但是在某些实施例中，导电连接器26包括金或其它接合线。
在某些实施例中，接合衬垫22、导电连接器26、引线14、或结构10的其它适当组件可称作集成电路元件。为此描述的目的，集成电路元件可包括当向集成电路元件施加电流时，能发射电场、磁场、电磁场、或能引起干扰的其它发射的结构10的至少任何组件。例如，当将向导电连接器26施加电流时，导电连接器26可发射电磁场。再例如，当向接合衬垫22施加电流时，接合衬垫22可发射电磁场。再例如，当向引线14施加电流时，引线14可发射电磁场。
这些电磁场可引起结构10内部和/或外部的干扰。由这些电磁场引起的干扰可称作EMI。例如，导电连接器26a可发射可干扰导电连接器26b的电磁场。类似地，导电连接器26b可发射可干扰导电连接器26a的电磁场。在一个实施例中，EMI可被称为导电连接器26的电磁耦合。需要削弱与结构10相关的EMI。再例如，由导电连接器26产生的电磁场可干扰结构10外部的电装置。如贯穿此描述使用的术语“削弱”通常指的是减少或消除某些东西。因而，削弱EMI意思是减少或消除EMI，且削弱电磁场意思是减少或消除电磁场。
结构10包括大体包围结构10的一个或一个以上集成电路元件的包封化合物28。例如，在结构10的说明实施例中，包封化合物28大体至少包围晶粒晶粒20、接合衬垫22和导电连接器26。包封化合物28可以任何适当方式(诸如，通过注入成形法或通过在接合或倒装芯片上滴落数滴包封化合物28)形成、成形、沉积或相反提供在接合芯片(如，结构10)、倒装芯片、或其它适当结构上。在某些实施例中，包封化合物28包括封装材料30。封装材料30可包括电绝缘材料，诸如能形成或成形成所要形状的塑料、环氧化物、玻璃、或蜡状物。
包封化合物28也可包括在至少一部分封装材料30内扩散的电磁场削弱材料32。例如，电磁场削弱材料32可混合于包封化合物28的至少一部分封装材料30中。电磁场削弱材料32通常可操作地削弱由结构10的一个或一个以上集成电路元件(诸如，引线14、接合衬垫22或导电连接器26)产生的电场、磁场或电磁场。
在包封化合物28中包括电磁场削弱材料32可有助于削弱结构10内的EMI并削弱从结构10发射的电磁能量。例如，在其中结构10包括至少两个导电连接器26的实施例中，包封化合物28的电磁场削弱材料32可操作地削弱导电连接器28的电磁耦合。再例如，在其中结构10安装在包括多个集成电路结构的印刷电路板上的实施例中，电磁场削弱材料32可有助于削弱从结构10发射的电磁能量，可能削弱在印刷电路板上的另一集成结构的EMI。再例如，电磁场削弱材料32可有助于削弱来自从其中并入结构10的电装置发射的电磁场，其可减少或消除所述电装置和其它电装置之间的EMI。
电磁场削弱材料32可包括诸如铁或氧化铁的铁氧体材料。铁氧体材料可包括包含各种氧化物的同质陶瓷材料。通常，尽管此可为不需要的，铁为铁氧体材料的主要组份。尽管电磁场削弱材料主要描述为包括铁氧体材料，但是本发明涵盖包括能削弱电磁场的任何适当材料的电磁场削弱材料32，诸如，镍钴材料、钡材料或氧化锶材料。在某些实施例中，电磁场削弱材料32包括浓缩磁通量密度的相对高磁导率的材料和限制在材料中流动的电流量的高电阻率的材料。在某些实施例中，包封化合物28可包括除电磁场削弱材料32之外或替代它的硅酸钙粒子，其可有助于最小化介电损耗。例如，当电容性耦合为一个或多个电路的集成电路元件之间的问题时，这可为需要的。在某些实施例中，电磁场削弱材料32展现低能量损耗，在可能包括相对高频率(如，大约1MHz到1GHz或更高)的任何适当的频率范围内为有效的和/或起作用的。
包括在包封化合物28中的电磁场削弱材料32的类型可影响所削弱的场的量和/或类型。例如，某些类型的电磁场削弱材料32可能更适合于削弱电场，而其它可能更适合于削弱磁场。再例如，某些类型的电磁场削弱材料32可相等地适合于削弱电磁场的电场组份和磁场组份两者。另外，所用电磁场削弱材料32的类型可影响可削弱电磁场的频率。
在某些实施例中，在电磁场削弱材料32并入封装材料30之前，其可呈粉末状或包含复数个电磁场削弱粒子32a、32b、32c等等的其它粒状形式。在此等实施例中，所述粉末可在成形前与封装材料30混合，且接着将所述混合物成形为所要的形状，以形成包封化合物28。此外，尽管说明了特定数目的电磁场削弱粒子32，但是根据特殊需要，本发明涵盖包括任何适当数目的电磁场削弱粒子32的包封化合物28。另外，尽管将电磁场削弱粒子32说明为具有特定大小和形状，但是根据特殊需要，本发明涵盖每个具有任何适当大小和形状的电磁场削弱粒子32。
在某些实施例中，粒子32的方位、大小和形状可影响电磁场削弱材料32削弱电磁场的能力。例如，可以一些或全部粒子32更有效削弱由结构10的集成电路元件发射的电磁场的方式，来使其成形和/或将其定向。在某些实施例中，当包括封装材料30和电磁场削弱材料32的包封化合物28处于一个用于形成或成形的升高的温度时，通过存在磁场来完成上述成形或定向。当包封材料28处于升高的温度时，粒子32可对其自身进行适当定向，且当材料28冷却时，粒子32应大体上适当定向。在其中电磁场削弱材料呈粉末、粒子或其它粒状形式的实施例中，复数个电磁场削弱粒子32的一个或一个以上可操作地通过削弱结构10的一个或一个以上集成电路元件(如，导电连接器26)的电磁场来削弱EMI。根据特殊需要，本发明涵盖以任何适当方式安装在至少一部分包封化合物28内的电磁场削弱材料32。
图2说明了图1的部分50的分解图，说明了集成电路结构10的集成电路元件的电磁场的实例削弱。如图2中的说明，包封化合物28包括封装材料30和电磁场削弱材料32，显示为粒子32g、32h、32i、32j和32k。如图2中的说明，包封化合物28大体包围导电连接器26。在说明的实施例中，导电连接器26发射电磁场52。尽管将电磁场52说明为一系列沿顺时针方向移动的椭圆形，但是这仅仅是为说明的目的，并且无意限制。
一个或一个以上电磁场削弱粒子32(诸如，粒子32g)可各自可操作地通过削弱电磁场52来削弱EMI。例如，一个或一个以上电磁场削弱粒子32(诸如，粒子32g)可各自可操作地吸收或阻挡至少部分的电磁场52。在特殊实例中，电磁场52可大体终止于电磁场削弱粒子32内。另外，尽管说明了特定数目的电磁场52，但是本发明涵盖发射任何适当数目和类型的电磁场52的导电连接器26和可操作地吸收一个或一个以上所述电磁场52的电磁场削弱材料32。
返回图1，包封化合物28可包括任何适当量的电磁场削弱材料32。例如，根据特殊需要，包封化合物28可包括任何适当比率的封装材料30与电磁场削弱材料32以及如果需要或必要的任何其它适当材料。在某些实施例中，设置在封装材料30内的电磁场削弱材料32的量可影响所削弱的电磁场(如，电磁场52)的量，此可影响最终削弱的EMI的量。电磁场削弱材料32的量也可影响封装材料30成形并保持其形状以形成包封化合物28的能力。因而，可存在临限量的电磁场削弱材料32，在所述临限量，包封化合物28包括太多用于封装材料成形并保持其形状的电磁场削弱材料32而不能形成包封化合物28，所以视所用的材料30和32的类型而定。
此外，本发明涵盖包括其中电磁场削弱材料设置在封装材料30内的一或一个以上部分和其中无电磁场削弱材料32设置在封装材料30内的一个或一个以上部分的包封化合物28。另外或替代地，封装材料30的不同部分可含有不同浓度的电磁场削弱材料32。简言之，根据特殊需要，电磁场削弱材料32可以任何适当量且以任何适当方式分布在包封化合物28内。仅例如，接近集成电路芯片的一层包封化合物28可包括磁场削弱材料32，且远离集成电路芯片的另外一层包封化合物28可能不包括电磁场削弱材料32。在某些实施例中，结构10可包括相对于结构10的其它区域而言对干扰有较高敏感度或较高电流的一个或一个以上的区域。例如，对干扰有较高敏感度的区域可包括结构10的接收区域，且较高电流的区域可包括结构10的发送区域。可需要执行包封化合物28的多种应用，使得包括较高密度的电磁场削弱材料32的包封化合物28可包围这些较高敏感度或较高电流的区域。可需要独立覆盖导电连接器26(如，接合线)，以最小化导电连接器26之间或从一个导电连接器26到另一个导电连接器26的耦合。例如，相对于微波封装，此可称作腔式封装或隔膜的应用。
图3说明了用于削弱EMI的实例集成电路结构10的顶视图。在说明的实施例中，结构10包括晶粒20、接合衬垫22、导电连接器26和包括封装材料30和电磁场削弱材料32的包封化合物28。
如上文参考图1与2所述，将电磁抗削弱材料32安装于结构10的封装成形化合物28的封装材料30内可有助于削弱由结构10的一个或一个以上的集成电路元件发射的电磁场(如，由导电连接器26发射的电磁场52)。例如，电磁场削弱材料32可削弱导电连接器26的磁耦合。
电磁场削弱材料可有助于削弱来自从结构10发射的电磁场52。例如，在某些实施例中，一电装置中可包括多个集成电路结构10(如，在印刷电路板上)。本发明可通过削弱来自结构10内的集成电路结构之间耦合的或来自从集成电路结构10发射的电磁场52来有助于削弱多个集成电路结构之间的EMI。
晶粒20可包括一个或一个以上金属或可操作地携带电信号的其它迹线62。例如，根据特殊需要，迹线62可在晶粒20内部或晶粒20中或外部携带电信号。在某些实施例中，迹线62可形成晶粒20的布线轨迹。在某些实施例中，迹线62可称作集成电路元件。尽管说明了特定数目的迹线62，但是本发明涵盖包括任何适当数目迹线62的结构10。
当向迹线62施加电流时，迹线62可沿一个或一个以上方向发射电磁场52。例如，当向迹线62a施加电流时，迹线62a可发射电磁场52，其可干扰迹线62b或结构10的其它组件或任何附近的电装置。此干扰可称作迹线62a和迹线62b的电磁耦合。在某些实施例中，例如，电磁场削弱材料32可操作地削弱迹线62a和迹线62b的电磁耦合。在某些实施例中，电磁场削弱材料32通过削弱由迹线62产生的电磁场52来可操作地削弱电磁干扰。
尽管参考图1-3描述了特定集成电路结构的特定集成电路元件，但是本发明涵盖包括任何适当集成电路元件的任何适当集成电路结构。本发明涵盖包括包含电磁场削弱材料32的包封化合物、通过削弱由所述结构的一个或一个以上元件发射的电磁场52而削弱EMI的电磁场削弱材料32的任何适当结构。
本发明的特殊实施例可提供一个或一个以上的技术优点。在某些实施例中，本发明可削弱由集成电路结构10(如，集成电路芯片)的集成电路元件发射的电磁场，可能削弱来自集成电路结构10的电磁场发射52和由电磁场发射52引起的干扰。例如，集成电路芯片的改良制造尺寸可使其能以较高频率操作，通常导致从集成电路芯片产生的大量频谱能量。在某些实施例中，在集成电路结构10的包封化合物28中包括电磁场削弱材料32可削弱频谱能量并减少由此能量引起干扰的潜能。再例如，集成电路芯片可包括电路或彼此相对接近的其它集成电路元件(如，彼此接近的金属导线)。本发明可有助于减少或消除在集成电路芯片上或内部的从一个金属导线到另一个金属导线的不当的电磁耦合。
在某些实施例中，本发明减少或消除对于通常昂贵的特定金属外壳或密封电装置的金属喷涂漆的需要。替代地，本发明的某些实施例除了提供向普通封装活动供应电利益的典型封装成形外，还提供相对较低的成本。例如，本发明可通过减少在封装级而不是在系统级上的EMI(如，通过包围在创建法拉第屏蔽的金属壳中的电装置)而减少全部EMI。在某些实施例中，本发明可提供比密封整个金属集成电路结构(如，集成电路芯片)更具成本利益的解决方案。在某些实施中，例如，本发明可通过减少或消除从每个集成电路结构10发射的电磁场52，而允许一个或一个以上的集成电路结构彼此更紧密地放置在印刷电路板上。另外，在特殊实施例中，本发明与先前技术(诸如，平衡互连拓扑技术)相比，例如，对集成电路制造变化较不敏感。
图4说明形成用于削弱EMI的集成电路结构(诸如，参考图1-3所描述的集成电路结构)的实例方法。在步骤100中，可形成一个或一个以上集成电路元件。在某些实施例中，可形成集成电路结构10，包括一个或一个以上基板层10、一个或一个以上引线14、一个或一个以上焊料突起16、一个或一个以上晶粒20、一个或一个以上导电连接器26、或任何其它适当或不同的集成电路元件。在某些实施例中，晶粒20可包括一个或一个以上金属或其它迹线62。
在步骤102中，电磁场削弱材料32可设置在封装材料30内。例如，电磁场削弱材料32可以任何适当的方式与封装材料混合。在步骤104中，包封化合物28可以任何适当方式形成，至少一部分包封化合物形成具有其中设置磁场削弱材料32的封装材料30。例如，根据特殊需要，可通过注入成形或将其滴落在接合或倒装芯片上(如，通过滴落数滴包封材料28)或以任何其它适当方式成形或形成包封化合物28。
尽管已参考图4描述用于形成集成电路结构10的特定方法，但是本发明可涵盖根据本发明的形成集成结构10的任何适当方法。因而，参考图4描述的某些步骤可同时和/或以与所显示的不同顺序而发生。例如，可当形成包封化合物28时，将电磁场削弱材料设置在封装材料30内。再例如，部分包封化合物28可形成具有其中设置电磁场削弱材料32的封装材料30，而包封化合物28的其它部分可形成具有不包括电磁场削弱材料32的封装材料30。此外，适当方法可包括这些具有额外步骤、较少步骤、和/或不同步骤以及其它适当的方法。
权利要求
1.一种集成电路结构，其包含一个或一个以上集成电路元件，当向所述集成电路元件施加一电流时，其可操作地产生一电磁场；一包封化合物，其大体上包围所述一个或一个以上集成电路元件，所述包封化合物包含一封装材料；和一电磁场削弱材料，其可操作地削弱由一个或一个以上所述集成电路元件发射的所述电磁场，所述电磁场削弱材料设置于至少一部分所述封装材料内。
2.根据权利要求1所述的结构，其中所述集成电路元件中的一个或一个以上包含一接合线、一在一集成电路晶粒上的导电迹线、或所述集成电路的其它导电连接器耦合部分。
3.根据权利要求2所述的结构，其包含至少两个集成电路元件，所述包封化合物的所述电磁场削弱材料可操作地削弱所述集成电路元件的电磁耦合。
4.根据权利要求1-3中任一权利要求所述的结构，其中所述电磁场削弱材料可操作地削弱由所述一个或一个以上集成电路元件在所述结构外部发射的一电磁场。
5.根据权利要求1所述的结构，其中所述电磁场削弱材料包含混合到所述包封化合物的至少一部分所述封装材料中的复数个电磁场削弱粒子，所述复数个粒子中的一个或一个以上通过削弱电磁场可操作地削弱电磁干扰。
6.根据权利要求5所述的结构，其中所述电磁场削弱粒子被导向旨在大体上最佳削弱由一个或一个以上集成电路元件发射的电磁场。
7.根据权利要求5或6所述的结构，其中所述电磁场削弱材料包括一铁氧体材料。
8.一种用于形成一集成电路结构的方法，其包含形成一个或一个以上集成电路元件，当向所述集成电路元件施加一电流时，其可操作地产生一电磁场；形成一包封化合物，其大体上包围所述一个或一个以上集成电路元件，所述包封化合物包含一封装材料；和一电磁场削弱材料，其可操作地削弱由一个或一个以上所述集成电路元件发射的所述电磁场，所述电磁场削弱材料设置在至少一部分所述封装材料内。
9.根据权利要求8所述的方法，其中所述集成电路结构包含至少两个接合线、在一集成电路晶粒上的导电迹线、或其它导电连接器；且其中所述包封化合物的所述电磁场削弱材料可操作地削弱所述导电连接器的电磁耦合。
10.根据权利要求8所述的方法，其中所述电磁场削弱材料包含一铁氧体材料。
11.根据权利要求10所述的方法，其中所述电磁场削弱材料包含复数个电磁场削弱粒子，所述复数个粒子中的一个或一个以上通过削弱电磁场可操作地削弱电磁干扰；和所述方法还包括将所述电磁场削弱粒子混合到所述包封化合物的至少一部分所述封装材料中。
12.根据权利要求11所述的方法，其还包含导向所述电磁场削弱粒子旨在大体上最佳削弱由一个或一个以上集成电路元件发射的电磁场。
全文摘要
在一个实施例中，一集成电路结构10包括一个或一个以上的集成电路元件14、22、26，当向所述集成电路元件施加电流时，其可操作地产生一电磁场。所述结构10还包括一包封化合物28，其大体上包围所述一个或一个以上集成电路元件14、22、26。所述包封化合物28包括一封装材料30和一可操作地削弱由一个或一个以上所述集成电路元件14、22、26发射的所述电磁场的电磁场削弱材料32。所述电磁场削弱材料32设置在至少一部分所述封装材料30内。
文档编号H01L23/552GK1670948SQ20051005391
公开日2005年9月21日 申请日期2005年3月14日 优先权日2004年3月16日
发明者詹姆斯·F·萨尔兹曼, 卡尔·M·帕纳西克 申请人:德州仪器公司