专利名称：具有平台式隔离的应变通道场效应晶体管的利记博彩app
技术领域：
本实用新型有关于一种半导体组件，且特别是有关于一种具有平台式隔离的应变通道场效应晶体管。
背景技术：
互补式金氧半导体(complementary metal-oxide-semicondcutor；COMS)为目前常用于制造超大规模集成电路(ultra-large scaleintegrated；ULSI)的半导体制程。而随着金氧半导体场效应晶体管(metal-oxide-semiconductor field effect transistors；MOSFET)的尺寸缩小，可改善组件的操作效能、提高组件的密度和降低制造成本。
进一步改善CMOS晶体管的效能的方法为利用应变引发的能带结构变形来增加载子的迁移率，以增加场效晶体管的趋动电流。藉此可以改善在双轴拉伸应变下的硅层中电子和空穴的迁移率，而电子和空穴的增加可以分别改善N沟道型和P沟道型的场效应晶体管。
传统的应变硅层的制造方法，藉由在松弛的硅锗(relaxed SiGe)层上磊晶成长硅通道层，以制备伸张应变的硅层。而在成长伸张应变的硅通道层之前，会先于硅基底上成长摩尔比例梯度变化的Si1-xGex层，以做为缓冲层，再接着于Si1-xGex缓冲层上成长一层松弛的SiGe层。不过，要成长不同摩尔比例的Si1-xGex层的制程相当难控制，相当费时，且成本相对提高。此外，此种硅锗基底若与CMOS制程整合会有相当大的困难，因为CMOS制程会需要高温制程，特别是隔离结构的制程，例如浅沟槽隔离结构(shallowtrench isolation；STI)的制程或是利用局部热氧化法形成场氧化层(filedoxide layer)的制程。
隔离结构的制程需要超过1000℃的高温制程，但是如此会导致应变硅层的晶格结构松弛化。由于通道区的应力松弛，会产生差排(dislocation)或缺陷(defect)，而使组件的效能恶化。就浅沟槽隔离结构(STI)制程而言，通常包括沟槽形成步骤、衬氧化层形成步骤、沟槽填满步骤、以及回火步骤。另一个于硅锗基底中形成STI的困难点在于，在衬氧化层形成步骤中，包含了SiGe的氧化，因此，产生锗偏析的缺陷；且所成长的衬氧化层是(Si，Ge)O2或SiO2-GeO2的混合物，此混合物品质不佳导致漏电流变高；此外，硅锗基底与衬氧化层的接口性质差。如此会严重降低组件间电性隔离的效果。
美国专利第6,429,061号Rim揭露一种可解决STI制程的高温使应变硅层的晶格结构松弛化的问题的方法，其是于基底上形成松弛的硅锗层后，先进行STI制程和阱区植入制程，之后再于松弛的硅锗层上形成应变硅层。然而，该方法仍需要形成厚硅锗缓冲层，硅锗基底所衍生的问题仍旧无法获得解决。
发明内容
本实用新型的目的在于提供一种场效应晶体管，可有效避免应变通道场效应晶体管的应变硅层的晶格结构松弛化以及硅锗基底所衍生的问题。
本实用新型的另一目的在于提供一种利用无硅锗的基底的应变通道场效应晶体管。
本实用新型的又一目的在于提供一种可与CMOS整合的应变通道场效应晶体管。
本实用新型的再一目的在于提供一种具有平台式隔离的应变通道场效应晶体管的结构。
本实用新型并提供一种具有平台式隔离的应变通道场效应晶体管，包括
一绝缘层；多个岛状的应变硅主动层，设于该绝缘层上，且该些岛状的应变硅主动层彼此分隔。
所述绝缘层的材质为氧化硅、氮化硅或氧化铝。
所述岛状应变硅主动层的厚度介于10埃至500埃之间。
所述岛状应变硅主动层的应变为沿其平面方向的拉伸应变或压缩应变。其应变强度为0.1％至2％。
所述岛状的应变硅主动层中，一部份具有第一厚度，另一部份具有第二厚度。
所述岛状应变硅主动层具有多个圆化顶角。
本实用新型的上述场效应晶体管更包括一栅极介电层和一栅极电极的堆栈层，设于每一岛状的应变硅主动层上；以及一源极和一漏极，设于该栅极电极两侧的每一岛状的应变硅主动层中。
图1A至图1F为剖面图，其表示本实用新型第一实施例的应变通道场效应晶体管的制造流程。
图2A至图2E为剖面图，其表示本实用新型第二实施例的应变通道场效应晶体管的制造流程。
图3A至图3F为剖面图，其表示本实用新型第三实施例的应变通道场效应晶体管的制造流程。
图4A至图4B为剖面图，其表示本实用新型第四实施例的应变通道场效晶体管的制造流程。
具体实施方式
由于应变硅覆绝缘层型基底(strained silicon on insulatorsubstrate；SSOI substrate)为一种无硅锗的基底，因此，制备晶体管于其上时，可以避免硅锗所衍生出的锗偏析的缺陷以及衬氧化层品质不佳的问题。此应变硅覆绝缘层型基底10的制备方式，例如可参考美国专利第6,410,371号Yu等人所揭露的技术。
本实用新型系利用应变硅覆绝缘层型基底来制备应变通道场效应晶体管，其可与既有的CMOS制程相整合。以下将以四个实施例做详细说明。
第一实施例请参照图1A，首先提供一应变硅覆绝缘层型基底(SSOI substrate)10，此SSOI基底10系由一基底100、一绝缘层102和一应变硅层104所构成。
上述的SSOI基底10中的绝缘层102的材质可为氧化硅，其厚度较佳的是大约介于100埃和2000埃之间；其材质亦可为氮化硅、氧化铝等绝缘材质。
上述的SSOI基底10中的基底100的材质可为硅基底。
上述的SSOI基底10中的应变硅层104具有大约介于0.1％至2％之间的应变强度(strain magnitude)，在此应变强度定义为应变材料的晶格常数(lattice constant)的变化对其自然晶格常数的百分比。而此应变可以是拉伸(tensile)或压缩(compressive)。以共平面方向(in-planedirection)的拉伸应变为例，应变硅层104的晶格常数会大于其自然晶格常数。应变硅层104的厚度大约介于10埃至500埃之间。
接着请参照图1B，于SSOI基底10上形成一蚀刻掩模层14，此蚀刻掩模层14具有有源区的图案。此蚀刻掩模层14的材质可为氧化硅、氮化硅、氮氧化硅、氮化硅/氮氧化硅的迭层。
接着请参照图1C，以蚀刻掩模层14做阻挡，对SSOI基底10的应变硅层104进行蚀刻，以形成岛状的应变硅主动层104a。
接着请参照图1D，移除蚀刻掩模层14。
接着请参照图1E，分别进行NMOS和PMOS晶体管的制程，以于每一岛状的应变硅主动层104a上形成栅极介电层15、栅极电极16和其侧壁18，并于应变硅主动层104a中形成源极S和漏极D。其中对应于栅极电极16下方，源极S和漏极D之间的应变硅主动层104a，系为通道区19。
接着请参照图1F，于NMOS和PMOS晶体管后，覆盖一层内层绝缘层22，例如硼磷硅玻璃(BPSG)。此内层绝缘层22系用以隔离相邻的晶体管，例如图式中的NMOS晶体管和PMOS晶体管，并用以隔离晶体管与将形成的导线。
在此较佳实施例所述的场效晶体管平台式隔离结构中，NMOS及PMOS晶体管各自具有一应变硅主动层104a，且该等应变硅主动层104a形成于该绝缘层102上。而每一应变硅主动层104a以该内层绝缘层22与另一应变硅主动层104a相分隔，请参照图1F。
第二实施例图2A至图2C为剖面图，其表示本实用新型第二实施例的主动通道区的制造流程。
接继上述的第一实施例于SSOI基底10上形成一蚀刻掩模层14，并以蚀刻掩模层14做阻挡，对SSOI基底10的应变硅层进行蚀刻，以形成岛状的应变硅主动层104a，如图1C所示。
接着请参照图2A，将蚀刻掩模层14的尺寸缩小成如图的蚀刻掩模层14a，以裸露出岛状的应变硅主动层104a的顶角。其缩小化的方法例如是湿蚀刻法。
接着请参照图2B，进行角落圆化制程(corner rounding process)，使岛状的应变硅主动层104a顶角圆化(如图中的标号R处)成圆角型岛状的应变硅主动层104b。
上述的角落圆化制程例如是依序进行氧化制程和移除氧化物的制程。其中，氧化制程例如是大约在550℃和850℃之间，于氧的环境中进行热氧化。其中，移除氧化物的制程例如是在稀释的氢氟酸中进行湿蚀刻。
上述的角落圆化制程亦可以是进行蚀刻制程、氧化制程和回火制程的组合制程。或者是选择进行蚀刻制程和回火制程。就回火制程而言，例如是大约在500℃和850℃之间，于惰性气体的环境中，进行回火。其中，惰性气体可以是氢(H2)、氮气(N2)、氩气(Ar)或其混合。
在上述的角落圆化制程中，所使用的温度并不会使应变硅主动层104b的晶格结构松弛化。
接着请参照图2C，移除蚀刻掩模层14a。
接着请参照图2D，分别进行NMOS和PMOS晶体管的制程，以于每一圆角型岛状的应变硅主动层104b上形成栅极介电层15、栅极电极16和其侧壁18，并于应变硅主动层104b中形成源极S和漏极D。其中对应于栅极电极16下方，源极S和漏极D之间的应变硅主动层104b，为通道区19。
接着请参照图2E，于NMOS和PMOS晶体管后，覆盖一层内层绝缘层22，例如硼磷硅玻璃(BPSG)。此内层绝缘层22用以隔离相邻的晶体管，例如图中的NMOS晶体管和PMOS晶体管，并用以隔离晶体管与将形成的导线。
第三实施例请参照图3A，首先提供一应变硅覆绝缘层型基底(SSOI substrate)30，此SSOI基底30由一基底300、一绝缘层302和一应变硅层304所构成。其中，SSOI基底30中的绝缘层302、基底300和应变硅层304的材质和厚度如第一实施例所述，在此不多赘述。
接着请参照图3B，于SSOI基底30上形成一蚀刻掩模层32，此蚀刻掩模层32大致覆盖欲形成厚度较厚的应变硅层304的区块；接着，以蚀刻掩模层32保护应变硅层304的该部份区块，对暴露出的应变硅层304进行部份蚀刻，使其变薄。因此，形成具有第一厚度的应变硅层304’和具有第二厚度的应变硅层304”。之后，移除蚀刻掩模层32。
接着请参照图3C，于具有第一厚度的应变硅层304’和具有第二厚度的应变硅层304”的SSOI基底30上形成一蚀刻掩模层34，此蚀刻掩模层34具有有源区的图案。此蚀刻掩模层34的材质可为氧化硅、氮化硅、氮氧化硅、氮化硅/氮氧化硅的迭层。
接着请参照图3D，以蚀刻掩模层34做阻挡，对具有第一厚度的应变硅层304’和具有第二厚度的应变硅层304”进行蚀刻，以形成具有第一厚度的岛状的应变硅主动层304a’和具有第二厚度的岛状的应变硅主动层304a”。之后，移除蚀刻掩模层34。
接着请参照图3E，分别进行NMOS和PMOS晶体管的制程，以于每一岛状的应变硅主动层304a’和304a”上形成栅极介电层35、栅极电极36和其侧壁38，并于应变硅主动层304a’和304a”中形成源极S和漏极D。其中对应于栅极电极36下方，源极S和漏极D之间的应变硅主动层304a’和304a”，为通道区39。
接着请参照图3F，于NMOS和PMOS晶体管后，覆盖一层内层绝缘层42，例如硼磷硅玻璃(BPSG)。此内层绝缘层42用以隔离相邻的晶体管，例如图中的NMOS晶体管和PMOS晶体管，并用以隔离晶体管与将形成的导线。
第四实施例图4A至图4B为剖面图，其表示本实用新型第四实施例的主动通道区的制造流程。
接继上述的第三实施例于SSOI基底30上形成一蚀刻掩模层34，并以蚀刻掩模层34做阻挡，对SSOI基底30的应变硅层进行蚀刻，以形成具有第一厚度的岛状的应变硅主动层304a’和具有第二厚度的岛状的应变硅主动层304a”，如图3C所示。
接着请参照图4A，将蚀刻掩模层34的尺寸缩小成如图的蚀刻掩模层34a，以裸露出岛状的应变硅主动层304a’和304a”的顶角。其缩小化的方法例如是湿蚀刻法。
接着请参照图4B，进行角落圆化制程，使岛状的应变硅主动层304a’和304a”顶角圆化(如图中的标号R处)成圆角型岛状的应变硅主动层304b’和304b”。角落圆化制程如第二实施例所述，在此不多赘述。之后，移除蚀刻掩模层34a，并继续进行后续的晶体管制程。
综上所述，上述的应变通道场效应晶体管的制程是以蚀刻制程切断相邻的有源区，可避免隔离结构所需的高温制程；且因使用应变硅覆绝缘层型(SSOI)基底，还可避免硅锗所衍生的问题。
此外，本实用新型的应变通道场效应晶体管的制程可与CMOS制程整合。
以上所述，仅为本实用新型较佳的具体实施方式
，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求书的保护范围为准。
权利要求1.一种具有平台式隔离的应变通道场效应晶体管，其特征在于包括一绝缘层；以及多个岛状的应变硅主动层，设于该绝缘层上，且该些岛状的应变硅主动层彼此分隔。
2.如权利要求1所述的具有平台式隔离的应变通道场效应晶体管，其特征在于所述绝缘层的材质为氧化硅、氮化硅或氧化铝。
3.如权利要求1所述的具有平台式隔离的应变通道场效应晶体管，其特征在于所述岛状应变硅主动层的厚度介于10埃至500埃之间。
4.如权利要求1所述的具有平台式隔离的应变通道场效应晶体管，其特征在于所述岛状应变硅主动层的应变为沿其平面方向的拉伸应变。
5.如权利要求4所述的具有平台式隔离的应变通道场效应晶体管，其特征在于所述应变的应变强度为0.1％至2％。
6.如权利要求1所述的具有平台式隔离的应变通道场效应晶体管，其特征在于所述岛状应变硅主动层的应变为沿其平面方向的压缩应变。
7.如权利要求6所述的具有平台式隔离的应变通道场效应晶体管，其特征在于所述应变的应变强度为0.1％至2％。
8.如权利要求1所述的具有平台式隔离的应变通道场效应晶体管，其特征在于其中更包括一栅极介电层和一栅极电极的堆栈层，设于每一岛状的应变硅主动层上；以及一源极和一漏极，设于该栅极电极两侧的每一岛状的应变硅主动层中。
9.如权利要求1所述的具有平台式隔离的应变通道场效应晶体管，其特征在于所述岛状的应变硅主动层中，一部份具有第一厚度，另一部份具有第二厚度。
10.如权利要求1所述的具有平台式隔离的应变通道场效应晶体管，其特征在于所述岛状应变硅主动层具有多个圆化顶角。
专利摘要本实用新型提出一种具有平台式隔离的应变通道场效应晶体管，其包括一绝缘层和多个岛状的应变硅主动层。其中，岛状的应变硅主动层设于绝缘层之上，且岛状的应变硅主动层彼此分隔。
文档编号H01L29/66GK2704928SQ200420048379
公开日2005年6月15日 申请日期2004年4月23日 优先权日2004年4月23日
发明者杨育佳, 胡正明 申请人:台湾积体电路制造股份有限公司