专利名称：半导体设计装置的利记博彩app
技术领域：
本发明涉及一种用于设计半导体电路的半导体设计装置。
背景技术：
通常，在进行关于半导体存储器电路和半导体模拟电路的版图(layout)设计操作的情况下，设计操作已经以人工方式半自动地执行。图25是示意性地表示传统的半导体设计装置配置的方框图。图中所示的传统半导体设计装置使用了这样的方法，其通过基于电路图的网表信息和版图信息的版图编辑部分5，来进行版图设计操作。
在图25中，附图标记1表示输入单元；附图标记2表示处理基于来自输入单元1的信息的数据的CPU；附图标记3表示电路编辑部分，其用于执行关于CPU2处理的输入数据的电路编辑操作；附图标记4表示电路图数据库，其中存储了电路编辑部分3使用的电路图；附图标记5表示版图编辑部分，其用于执行关于CPU2处理的输入数据的版图编辑操作；附图标记6表示版图数据库，其中存储了版图编辑部分5使用的版图。同时，附图标记7表示设计规则判断单元，用于检查版图编辑部分5所形成的版图的设计规则；附图标记8表示连接提取部分(connect extracting unit)，其用于提取版图编辑部分5的版图数据和电路编辑部分3的电路数据的连接信息；附图标记9表示输出部分，其用于输出通过CPU2获得的结果。
在此情况下，图26是门级的电路图。在图26中，符号“IG1”表示一个2-输入或非门，“a1”和“a2”表示输入端，“b1”表示输出端。符号“IG2”表示一个2-输入与非门。“b1”和“b2”表示输入端，“c1”表示输出端。符号“IG3”表示一个反相器，“c1”表示输入端，“c2”表示输出端。
图27是晶体管级的电路图。在图27中，符号“IT1”表示一个2-输入或非门，“a1”和“a2”表示输入端，“b1”表示输出端。在晶体管级中，2-输入或非门IT1由PMOS晶体管pa1和pa2以及NMOS晶体管na1和na2组成；“a1”和PMOS晶体管pa1的栅极相连，“a3”和其源极相连，“b1”和其漏极相连；“a2”和PMOS晶体管pa2的栅极相连，“vdd(电源电势)”和其源极相连，“a3”和其漏极相连；“a1”和NMOS晶体管na1的栅极相连，“vss(接地电势)”和其源极相连，“b1”和其漏极相连；“a2”和NMOS晶体管na2的栅极相连，“vss”(接地电势)和其源极相连，“b1”和其漏极相连。
符号“IT2”表示一个2-输入与非门，“b1”和“b2”表示输入端，“c1”表示输出端。在晶体管级中，2-输入与非门IT2由PMOS晶体管pb1和pb2以及NMOS晶体管nb1和nb2组成；“b1”连接到PMOS晶体管pb1的栅极，“vdd(电源电势)”和其源极相连，“c1”和其漏极相连；“b2”和PMOS晶体管pa2的栅极相连，“vdd(电源电势)”和其源极相连，“c1”和其漏极相连；“b1”和NMOS晶体管nb1的栅极相连，“b3”和其源极相连，“c1”和其漏极相连；“b2”和NMOS晶体管nb2的栅极相连，“vss(接地电势)”和其源极相连，“b3”和其漏极相连。
符号“IT3”表示一个反相器，“c1”表示输入端，“c2”表示输出端。在晶体管级中，反相器IT3由PMOS晶体管pc1和NMOS晶体管nc1所组成。“c1”和PMOS晶体管pc1的栅极相连，“vdd(电源电势)”和其源极相连。“c2”和其漏极相连；“c1”和NMOS晶体管nc1的栅极相连，“vss(接地电势)”和其源极相连，“c2”和其漏极相连。
图28是晶体管级的版图的结构图。在图28中，该版图由PMOS晶体管pa1，pa2，pb1，pb2，pc1和NMOS晶体管na1，na2，nb1，nb2，nc1组成。“a1”和PMOS晶体管pa1的栅极相连，“a3”和其源极相连，“b1”和其漏极相连；“a2”和PMOS晶体管pa2的栅极相连，“vdd(电源电势)”和其源极相连，“a3”和其漏极相连；“a1”和NMOS晶体管na1的栅极相连，“vss(接地电势)”和其源极相连，“b1”和其漏极相连；“a2”和NMOS晶体管na2的栅极相连，“vss(接地电势)”和其源极相连，“b1”和其漏极相连。“b1”连接到PMOS晶体管pb1的栅极，“vdd(电源电势)”和其源极相连，“c1”和其漏极相连；“b2”和PMOS晶体管pa2的栅极相连，“vdd(电源电势)”和其源极相连，“c1”和其漏极相连；“b1”连接到NMOS晶体管nb1的栅极，“b3”和其源极相连，“c1”和其漏极相连；“b2”连接NMOS晶体管nb2的栅极，“vss(接地电势)”和其源极相连，“b3”和其漏极相连；“c1”连接PMOS晶体管pc1的栅极，“vdd(电源电势)”和其源极相连，“c2”和其漏极相连；“c1”连接到NMOS晶体管nc1的栅极，“vss(接地电势)”和其源极相连，“c2”和其漏极相连。应该理解的是各节点的连接部分由飞线(fly line)表示。
图29是在版图处理期间获得的结构图。在图29中，符号“IL1”表示一个2-输入或非门，“a1”和“a2”表示输入端，“b1”表示输出端。在晶体管级中，2-输入或非门“IL1”由PMOS晶体管pa1和pa2以及NMOS晶体管na1和na2所配置；“IL2”表示一个2-输入与非门，“b1”和“b2”表示输入端，“c1”表示输出端。在晶体管级中，2-输入与非门“IL2”由PMOS晶体管pb1和pb2以及NMOS晶体管nb1和nb2所配置；“IL3”表示反相器，“c1”表示输入端，“c2”表示输出端。在晶体管级中，反相器“IL3”由PMOS晶体管pc1和NMOS晶体管nc1所配置。应该理解的是各节点的连接部分由飞线表示。
图30表示在版图处理完成后所获得的版图结构图。在图30中，在2-输入或非门中，“a1”和“a2”是输入端，“b1”表示输出端。在2-输入与非门中，“b1”和“b2”是输入端，“c1”表示输出端。在反相器中，“c1”表示输入端，“c2”表示输出端。
图31到图33表示了包含在图26的电路中的子电路的一个实例。图31是一个2-输入或非门的结构图，(1)表示掩模图案，(2)表示门级的电路图，(3)表示晶体管级的电路图。图32是一个2-输入与非门的结构图，(1)表示掩模图案，(2)表示门级的电路图，(3)表示晶体管级的电路图。图33是一个反相器的结构图，(1)表示掩模图案，(2)表示门级的电路图，(3)表示晶体管级的电路图。
在传统半导体设计装置执行的方法中，通过电路编辑部分3来编辑图26所示的门极电路图以获得图27所示的晶体管级的电路，来构建如图30所示的版图。换句话说，设计操作从图27所示的晶体管级的电路图进行，数据提供给版图编辑部分5，并且图28所示的晶体管级的版图经过重新排布而获得图30所示的版图，从而半自动地进行每个元件的排布操作和布线操作。
接下来，描述使用上述配置的传统半导体设计装置的操作。首先，通过CPU2选择从图25的输入单元1输入的电路图。此时，CPU2将输入单元1输入的电路图信息输入到电路编辑部分3。然后，电路编辑部分3响应来自于输入单元1的编辑指令对电路图信息进行编辑，然后，编辑过的电路图被存储在电路图数据库4中。接下来，来自于输入单元1的版图信息被输入到版图编辑部分5中。然后，版图编辑部分5根据来自于输入单元1的编辑指令对版图信息进行编辑，随后，编辑过的版图信息存储在版图数据库6中。此时，在设计规则判断指令从输入单元1输入的情况下，设计规则控制单元7对由版图编辑部分5编辑的版图执行设计规则的检查。同时，在连接提取部分指令从输入单元1输入的情况下，连接提取部分8提取电路编辑部分3的电路数据以及版图编辑部分5的版图数据的连接信息，结果是，电路图信息、版图信息、设计规则检查结果以及连接提取结果从输出部分9输出。
需要注意的是，传统版图设计操作已通过多边形版图的方式实现(例如，参考“That’s understood，Electronic Designing EDA(P.125)Polygon Editor”特刊，日本杂志NIKKEI ELECTRONICS(10-14)1996)。
然而，上述的传统半导体设计装置，存在以下的问题(1)包含在电路中的结构元件的内部部分必须被排布和布线。即使在使用具有相同结构的电路的情况下，每次使用该电路时，结构元件的内部部分也必须重复地排布和布线，这样就导致了设计周期延长。
(2)在结构元件的结构被确定的情况下，结构元件的内部形状不能被改变。
(3)由于元件的属性不能改变，关于版图的自由度就受到了限制。
(4)由于实例(instance)不能加于元件上，不依赖于电路图的衬底接触等不能被输入。
(5)在确定电路图之前，版图设计操作不能开始。
(6)网络名称(net name)和电路的实例名称以及版图相互不能保持一致，使得调试操作变得困难。
(7)电路和版图之间的相异点无法容易地被检索(retrieve)，使得调试操作变得困难。
(8)应被禁止的输入不能事先避免，从而发生错误的设计操作。
(9)由于版图数据几乎不能被除本领域熟练技术人员以外的人所识别，为熟悉版图就需要花很长的时间。
(10)尽管准备了各种形状用来识别具有所述功能的版图数据，但为了适应设计部分的特性，版图仍然不能自由选择。
(11)由于设计规则还未确定，版图设计操作无法开始。
(12)在功能尚未固定的数据被输入的情况下，版图设计操作不能进行。
(13)在使用其功能尚未固定的数据形成临时数据的情况下，该临时数据不能被重新利用。
(14)当编辑电路时，仅仅显示关于电路的数据。同样，当编辑版图时，只显示关于版图的数据。因此，电路和版图之间的相互识别特性被劣化。
(15)不能指定(designate)未改变的部分，从而导致进行错误校正。
(16)由于连接电路和版图之间的相关内容无法形成，造成了设计信息不能在电路设计者和版图设计者之间充分地传递。
(17)由于不能准备适合于所设计的布线层的版图，因此每个设计的布线层必须形成版图，这需要大量的设计步骤。
(18)由于每个步骤必须形成设计数据，即使设计类似的电路时，设计数据也不能应用于不同的步骤。
发明内容
本发明旨在解决上述问题，因此其目的在于提供一种半导体设计装置，它能够有效地设计版图，此外，还能够同时发展电路设计和版图设计。
为了解决上述问题，根据本发明权利要求1的半导体设计装置，其特征在于这种半导体设计装置包括数据处理装置，其用于基于输入装置输入的信息处理数据；电路图数据库，其用于储存到其中的电路图数据；版图数据库，其用于存储到其中的版图数据；电路编辑装置，其利用电路数据库对于数据处理装置处理过的数据执行电路编辑操作；版图编辑装置，其利用版图数据对于数据处理装置处理过的数据执行版图编辑操作；其中所述半导体设计装置还包括子电路识别装置，其用于从包含在数据处理装置输入数据中的电路数据识别子电路每种功能。
依照这种配置，版图可以产生各种功能，使得内部排布操作和结构元件的内部布线操作可被省略，由此可以缩短设计周期。
并且，根据本发明权利要求2的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置，还包括用于分离子电路各个元件的元件结构的元件结构分离装置。
依照这种配置，元件结构可被分离，结构元件的内部形状可以被容易地改变，使得设计操作的自由度得以改善。
而且，根据本发明权利要求3的半导体设计装置，其特征在于如权利要求2所述的半导体设计装置还包括用于改变元件属性的元件属性指定装置。
依照这种配置，元件属性可以改变，结构元件的内部形状可以很容易地改变，使得设计操作的自由度得以改善。
另外，根据本发明权利要求4的半导体设计装置，其特征在于如权利要求2所述的半导体设计装置还包括给元件添加实例的实例添加装置。
依照这种配置，可以给元件添加实例，从而可以将如衬底接触的不依赖于电路图的插入物(insertion)添加到任意位置。
根据本发明权利要求5的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括临时网络名称生成装置，其用于在以下情况下生成临时网表名称，即用于形成没有电路图的版图的指令从输入装置发出后，通过版图编辑装置形成新的版图并且由电路编辑装置形成电路；用于判断电路网表名称和版图网表名称之间相对关系的电路网络名称判断装置。
依照这种配置，版图设计操作可以在电路图确定之前开始进行，其后，网络连接的匹配状态即可确认，从而可以同时设计电路和版图，设计周期得以缩短。
此外，根据本发明权利要求6的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括网络名称调整装置，其在从输入装置发出使电路和版图的网表名称彼此相符的命令的情况下，产生与版图的网表名称相符的电路网表名称。
依照这种配置，电路图的网表名称和实例可以以自动方式和版图的网表名称和实例自动相对应，因此可以方便地实施调试操作。
而且，根据本发明权利要求7的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括相异点判断装置，其以如下方式操作，即从输入装置发出显示电路和版图之间相异点的指令的情况下，相异点判断装置基于电路编辑装置的电路图信息和版图编辑装置的版图信息确认电路和版图之间的连接条件，并判断电路和版图连接条件中的相异点，然后突显判断的相异点。
依照这种配置，可以突显电路和版图之间的相异点，从而使调试操作能够容易地进行。
而且，根据本发明权利要求8的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括禁止输入(prohibited input)判断装置，其以如下方式操作，即当电路编辑装置响应从输入装置发出的形成电路图的指令而进行电路形成操作时，禁止输入判断装置判断被禁止的输入，并且在电路编辑装置中禁止有关禁止输入项的编辑操作。
依照这种配置，被禁止的输入可以事先避免，从而避免错误的设计操作。
而且，根据本发明权利要求9的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括图标链接装置(icon link means)，其用于执行电路编辑操作或版图编辑操作时，在编辑屏上显示表示不同元件的功能的图标图像，用于生成对应于用户在图标图像内指定的元件的版图，并且显示所生成的版图。
依照这种配置，相关的版图可以通过点击表示功能的图标来生成，从而改善在设计操作期间对特性的识别，并缩短开发期限(developing term)。
而且，根据本发明权利要求10的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括库指定装置，其操作方式使得在形成指令从数据处理装置发出的情况下，库指定装置以库的形式分别处理电路图数据库的电路数据和版图数据库的版图数据，经库处理的电路数据可以用于电路编辑装置，经库处理的版图数据可以用于版图编辑装置。
依照这种配置，版图的每个功能都能够以库的形式形成，从而很容易地生成各种形状，并减少设计步骤的总数。
而且，根据本发明权利要求11的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括设计栅格校正装置(design gridcorrecting means)，其操作方式使得在用于形成版图的指令从输入装置发出并且版图形成操作通过版图编辑装置执行而不设定栅格，之后用于指定栅格的指令从输入装置发出的情况下，设计栅格校正装置执行用于版图数据库的版图数据的栅格指定。
依照这种配置，设计栅格可以在后期阶段确定，从而使设计操作能够在设计规则确定前就开始进行。
而且，根据本发明权利要求12的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括功能未定义部分形成装置，其用于将电路内部还没有定义的未定义部分形成为与版图内的网表无关的多边形数据。
依照这种配置，电路中的未定义部分可以和不具有网表的多边形数据相关联，从而可以处理其功能未定义的数据。
而且，根据本发明权利要求13的半导体设计装置，其特征在于如权利要求12所述的半导体设计装置还包括用于单元处理多边形数据的单元处理执行装置(cell-process executing means)。
依照这种配置，多边形数据可以以单元的形式被处理，从而使其功能未定义的数据可以被重新利用。
而且，根据本发明权利要求14的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括相互显示装置(mutual display means)，其以这样的方式操作，使得在形成版图的指令从输入装置发出的情况下，版图在版图编辑装置中形成，然后另一用于选择性地显示电路和版图的指令从输入装置发出，相互显示装置将电路的显示和版图的显示选择性地混和在一起。
依照这种配置，电路的显示能够选择性地和版图的显示混和，从而改善设计操作期间的电路识别特性并避免错误的设计操作。
而且，根据本发明权利要求15的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括锁定指定装置，其以这样的方式操作，使得在用于锁定电路或者版图的指令从输入装置发出的情况下，锁定指定装置相对于相应的电路和相应的版图锁定电路图数据库的主题位置(subject place)和版图数据库的主题位置。
依照这种配置，指定的单元能够被锁定，从而使已锁定的单元不能被编辑，由此能够避免如禁止的单元被改变的错误校正。
而且，根据本发明权利要求16的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括注释输入装置(comment inputmeans)，其以这样的方式操作，使得在用于输入电路或版图中注释的指令从输入装置发出的情况下，注释输入装置相对于相应的电路和相应的版图在电路图数据库的主题位置和版图数据库的主题位置中输入注释。
依照这种配置，用于电路的注释输入可以和用于版图的注释输入相链接，从而使注释输入部分可以避免电路设计者的意图被错误地传达给版图设计者。
而且，根据本发明的权利要求17的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括版图数据库，其用于存储到其中的布线层的版图数据；以及使用单元选择装置，其以这样的方式操作，使得在形成版图的指令从输入装置发出的情况下，版图形成操作在版图编辑装置中进行，然后，另一用于指定所要用的布线层的指令从输入装置发出，使用单元选择装置从版图数据库中选择相应的布线层的版图数据，从而把所选择的版图数据施加到版图编辑装置。
依照这种配置，使用单元选择装置可以以可鉴别的方式自动地使用每一布线层的单元，从而能够相对于每个指定的布线层选取最佳的单元。
而且，根据本发明权利要求18的半导体设计装置，其特征在于如权利要求1所述的半导体设计装置还包括设计工艺改变装置(design processchanging means)，其以这样的方式操作，使得在形成版图的指令从输入装置发出的情况下，版图形成操作在开始已定义的工艺条件下由版图编辑装置执行，然后，另一用于改变工艺条件的指令从输入装置发出，设计工艺改变装置相对于版图数据库的版图数据改变工艺条件。
依照这种配置，数据可以被转换成各种工艺中使用的数据，数据可以应用/扩展到不同的工艺中。
依照本发明，由于应用了用于从电路数据中识别子电路各项功能的子电路识别装置，版图可以产生每项功能，因此，从而使结构元件的内部排布操作和内部布线操作可以省略，缩短了设计周期。
图1表示根据本发明一个实施例的半导体设计装置配置的方框图；图2表示根据本发明一个实施例的半导体设计装置中的结构图；图3表示根据本发明一个实施例的半导体设计装置中的结构图；
图4表示根据本发明一个实施例的半导体设计装置中的结构图；图5表示根据本发明一个实施例的半导体设计装置中的结构图；图6表示根据本发明一个实施例的半导体设计装置中的结构图；图7表示根据本发明一个实施例的半导体设计装置中的结构图；图8表示根据本发明一个实施例的半导体设计装置中的结构图；图9表示根据本发明一个实施例的半导体设计装置中的结构图；图10表示根据本发明一个实施例的半导体设计装置中的结构图；图11表示根据本发明一个实施例的半导体设计装置中的结构图；图12表示根据本发明一个实施例的半导体设计装置中的结构图；图13表示根据本发明一个实施例的半导体设计装置中的结构图；图14表示根据本发明一个实施例的半导体设计装置中的结构图；图15表示根据本发明一个实施例的半导体设计装置中的结构图；图16表示根据本发明一个实施例的半导体设计装置中的结构图；图17表示根据本发明一个实施例的半导体设计装置中的结构图；图18表示根据本发明一个实施例的半导体设计装置中的结构图；图19表示根据本发明一个实施例的半导体设计装置中的结构图；图20表示根据本发明一个实施例的半导体设计装置中的结构图；图21表示根据本发明一个实施例的半导体设计装置中的结构图；图22表示根据本发明一个实施例的半导体设计装置中的结构图；图23表示根据本发明一个实施例的半导体设计装置中的结构图；图24表示根据本发明一个实施例的半导体设计装置中的结构图；图25表示传统半导体设计装置中的结构图；图26表示传统半导体设计装置中的结构图；图27表示传统半导体设计装置中的结构图；图28表示传统半导体设计装置中的结构图；图29表示传统半导体设计装置中的结构图；图30表示传统半导体设计装置中的结构图；图31表示传统半导体设计装置中的结构图；图32表示传统半导体设计装置中的结构图；图33表示传统半导体设计装置中的结构图。
具体实施例方式
现将参考附图详细描述实施本发明的最佳方式。
图1表示根据本发明一个实施例的半导体设计装置的配置方框图。应该注意的是，当需要在传统技术的描述中使用的图26至图33，以解释本实施例时，将利用这些图。
根据这个实施例，半导体设计装置配备有输入部分1，CPU(数据处理装置)2，电路编辑部分(电路编辑装置)3，电路图数据库4，版图编辑部分(版图编辑装置)5，版图数据库6，设计规则判断部分7，连接提取部分8，输出部分9和子电路识别部分(子电路识别装置)10。该半导体设计装置还配备有元件结构分离部分(元件结构分离装置)11，元件属性指定部分(元件属性指定装置)12，实例添加部分(实例添加装置)13，临时网络名称生成部分(临时网络名称生成装置)14，电路网络名称判断部分(电路网络名称判断装置)15，网络名称调整部分(网络名称调整装置)16，相异点判断部分17，禁止输入判断部分(禁止输入判断装置)18，禁止输入数据库19，和图标链接部分(图标链接装置)20。该半导体设计装置还设置有显示用数据库21，库指定部分(库指定装置)22，设计栅格校正部分(设计栅格校正装置)23，功能未定义部分形成部分(functionundefined portion forming unit)(功能未定义部分形成装置)24，元件信息提取部分25，单元处理执行部分(单元处理执行装置)26，相互显示部分(相互显示装置)27，锁定指定部分(锁定指定装置)28，注释输入部分(注释输入装置)29，使用单元选择部分(use cell selecting unit)(使用单元选择装置)30，以及设计工艺改变部分(设计工艺改变装置)31。应该注意的是，上述连接提取部分8和不同工艺提取部分(different process extractingunit)17构成了相异点提取装置。
因为子电路识别部分10产生版图每个功能，因此结构元件的内部排布操作和布线操作可以省略。因为元件结构分离部分11能分离元件结构，所以结构元件的内部形状可以容易地改变。由于元件属性指定部分12改变了元件的属性，因此提高了设计自由度。由于实例添加部分13可以将实例添加到元件，因此可以将如衬底接触的不依赖于电路图的插入物添加到任意部分。临时网络名称生成部分14在设计操作下相对于网表和实例应用临时名称。电路网络名称判断部分15相对于版图的网表和实例的名称相互地判断电路图。
网络名称判断部分16自动地使电路图与版图的网表和实例的名称相符。相异点判断部分17突显出电路和版图之间的相异点。禁止输入判断部分18事先避免了禁止输入。禁止输入数据库19存储了到其中的禁止输入。图标链接部分20应用了表示功能的图标并且生成版图。库指定部分22以库的形式形成关于各个功能的版图。因为设计栅格校正部分23可以后来确定设计栅格，因此设计操作可以在设计规则确定前就开始进行。功能未定义部分形成部分24相对于没有网表的多边形数据连接电路中的未定义部分，从而使功能未定义部分形成部分24能够处理功能未定义的数据。
单元处理执行部分26以单元的形式处理多边形数据。元件信息提取部分25可以重新利用功能未定义的数据。相互显示部分27以混和方式选择性地显示电路和版图。锁定指定部分28锁定被指定的单元以使该被锁定的单元不被编辑，从而使锁定指定部分28避免了对未改变单元进行错误地校正。由于注释输入部分29将电路的注释输入链接到版图的注释输入，所以注释输入部分29避免了电路设计者的意图被错误地转移给版图设计者。使用单元选择部分30以可鉴别的方式自动地使用每个布线层的单元，使得使用单元选择部分30选择每个设计布线层的最佳单元。设计工艺改变部分31将数据转化为用于不同工艺操作的数据，从而使设计工艺改变部分31即使对于不同的工艺，也能应用/扩展数据。
图2表示根据本实施例的半导体设计装置中的结构图。(1)表示在元件分离之前的半导体结构图；(2)表示当元件被分离时的半导体结构图；(3)表示在元件已分离之后的半导体结构图。图3表示根据本实施例的半导体设计装置中的结构图；(1)是M＝1的结构图；(2)是M＝2的结构图。图4是根据本实施例的半导体设计装置中的结构图；(1)表示实例添加前的半导体结构图；(2)表示实例已添加之后的半导体结构图。图5是解释传统技术和本实施例中关于电路设计操作和版图设计操作的设计时间之间关系的说明图。
图6是根据本实施例的半导体设计装置中的结构图，即，这样的结构图可作为通过匹配方式来确认电路和版图是否相符的一个例子。图7和图8是根据本实施例的半导体设计装置中的结构图，即表示电路的网表名称和版图的网表名称相符的例子；(1)表示在网表名称改变前得到的结构图；(2)表示在网表名称改变后得到的结构图。在这个例子中，版图的网表名称“bb”已经改为另一网表名称“b1”，而且，版图的网表名称“cc”已经改为另一网表名称“c1”。
图9是根据本实施例的半导体设计装置中的结构图，即突显出电路和版图之间相异点的例子。也就是说，因为对应于电路中2-输入与非门的标号“IG2B”与对应于版图中2-输入与非门的标号“IL2B”不同，这一相异点便被突显出来。图10是根据本实施例的半导体设计装置中的结构图，即禁止输入文件的例子，单元的输出引脚之间的连接被禁止。图11是根据本实施例的半导体设计装置中的结构图，即单元的输出引脚之间的连接被禁止的例子；(1)表示在预先避免禁止输入之前电路和版图的情况，(2)表示在预先避免禁止输入之后电路和版图的情况。反相器IG1C的输出端“PO”和另一反相器IG2C的输出端“PO”不相连。
图12是根据本实施例的半导体设计装置中的结构图，即通过点击“B3”图标，从图标屏幕上选择表示反相器功能的图标“B3”，由此在版图编辑屏幕上产生反相器版图的例子。与电路图(1)中出现的反相器功能一样，(2)INV、(3)INVR、(4)INV2、(5)INV2R的版图都作为库进行存储。
图14是根据本实施例的半导体设计装置中的结构图，即从栅格指定文件中确定实际栅格的例子。图15是根据本实施例的半导体设计装置中的结构图，即(1)表示栅格确定前的版图情况；(2)表示栅格确定后的版图情况。图16表示根据本实施例的半导体设计装置中的结构图，即利用与版图内的网表无关的多边形数据来处理电路的未定义部分的例子。图17是根据本实施例的半导体设计装置中的结构图，即利用与版图内的网表无关的多边形数据来处理电路的未定义部分的例子，而且多边形数据形成于单元中。
图18和图19是根据本实施例的半导体设计装置中的结构图，即用于电路和版图的编辑屏幕；(1)表示混和显示前的情况；(2)表示混和显示后的情况。在这个例子中，在选择了位于电路中的2-输入与非门的IG2F的情况下，显示了2-输入与非门的版图IL2F。而且，在选择了位于版图中的2-输入与非门的IL2F情况下，显示2-输入与非门的电路IG2F。图20是根据本实施例的半导体设计装置中的结构图，即表示位于电路中的2-输入与非门的IG2G被锁定时，与其对应的版图中的IL2G以互锁的方式被锁定，即不能被编辑的情况。
图21是根据本实施例的半导体设计装置中的结构图，即向位于电路中的2-输入与非门的IG1H的输出端“b1”提供注释时，注释还提供给与其对应的版图中的IL1H的输出端“b1”的情况。图22是根据本实施例的半导体设计装置中的结构图。图中，(1)表示关于两层布线层的版图情况；(2)表示关于三层布线层的版图情况。图23是根据本实施例的半导体设计装置中的结构图，即设计工艺文件表示的例子是晶体管的栅极长度在2.0μm工艺的情况下被设定，并且晶体管的栅极版图在1.0μm工艺的情况下被设定。图24是根据本实施例的半导体设计装置中的结构图，即(1)表示在2.0μm工艺下的版图情况，(2)表示相对于电路在3.0μm工艺下的版图情况。
接下来，将描述根据本发明本实施例的关于具有上述配置的半导体设计装置的操作。
<主要用于解释子电路识别部分10的操作>
首先，CPU2选择进入到输入部分1的数据。CPU2将所选的数据经由电路编辑部分3传输给子电路识别部分10。子电路识别部分10从由CPU2传输的数据中基于电路的网表信息识别子电路。然后，CPU2从版图数据库6中获得版图数据，然后将得到的版图传输给版图编辑部分5。所述版图数据经由版图编辑部分5和子电路识别部分10识别出的子电路相对应。版图编辑部分5基于版图数据执行版图编辑操作。然后，版图编辑部分5将版图编辑操作的结果传输给CPU2。然后，CPU2将版图编辑结果从输出部分9输出到外部设备上。
在传统的半导体设计装置中，通过电路编辑部分3编辑图26所示的门级电路图以获得图27所示的晶体管级的电路，来构建图30所示的版图。另外，设计操作从图27所示的晶体管级的电路图开始进行，数据提供给版图编辑部分5，图28所示的晶体管级的版图按以下方式经过重新排布而获得图30所示的版图，即每个元件的排布操作和布线操作半自动地进行。
和上述传统半导体设计装置相比，根据本实施例的半导体设计装置，子电路识别部分10从图26所示的门级电路图中识别出2输入或非门IG1、2输入与非门IG2和反相器IG3；从版图数据库6中得到如在图29所示的版图结构图中所表示的2输入或非门IL1、2输入与非门IL2和反相器IL3；然后，版图编辑部分5以半自动方式对这些得到的子电路执行排布操作和布线操作。此时，由于生成每个子电路的版图，PMOS/NMOS晶体管pa1、pa2、na1、na2的排布操作和输入/输出a1、a2、a3的布线操作已经完成，组成了2-输入或非门IL1；PMOS/NMOS晶体管pb1、pb2、nb1、nb2的排布操作和输入/输出b1、b2、b3的布线操作已经完成，组成了2-输入与非门IL2；PMOS/NMOS晶体管pc1、nc1的排布操作和输入/输出c1、c2的布线操作已经完成，组成了反相器。结果，可以省略结构元件的内部排布操作和内部布线操作，可以仅通过使结构元件相互排布和布线来设计预期的半导体，使得设计时间缩短。
<主要用于解释元件结构分离部分11的操作>
CPU2选择进入到输入部分1的数据。然后，CPU2将所选的数据经由版图编辑部分5传输给元件结构分离部分11。元件结构分离部分11分离元件结构，同时元件结构分离部分11保持从CPU2传输的数据内版图数据的元件之间的连接信息。版图编辑部分5基于版图数据编辑版图。版图编辑操作的结果从输出部分9输出。例如，图2是版图的结构图。以反相器版图为例进行解释时，元件结构分离部分11在元件被分离为“pd1”和“pd2”之前分离获得的版图(1)，如结构图(2)中元件正在分离时所表示的那样。接下来，版图编辑部分5以半自动的方式执行排布操作和布线操作，如在元件分离后获得的结构图(3)中所表示的那样。因为元件结构通过元件结构分离部分11分离，结构元件的内部形状可以容易地改变。
<主要用于解释元件属性指定部分12的操作>
CPU2选择进入到输入部分1的数据。然后，CPU2将所选的数据经由版图编辑部分5传输给元件属性指定部分12。元件属性指定部分12改变元件的属性，同时元件属性指定部分12保持从CPU2传输的数据内版图数据的元件之间的连接信息。版图编辑部分5基于版图数据编辑版图。版图编辑操作的结果从输出部分9输出。例如，图3是版图的结构图。以反相器版图为例进行解释时，在输入指令从输入部分1以这样的方式输入，使得反相器的元件属性从M＝1变为M＝2时，元件属性指定部分12将M＝1的图(1)的版图改变为M＝2的图(2)的另一版图。因为元件属性可以被元件属性指定部分12所改变，因此版图的自由度得到提高。
<主要用于解释实例添加部分13的操作>
CPU2选择进入到输入部分1的数据。然后，CPU2将所选的数据经由版图编辑部分5传输给实例添加部分13。实例添加部分13添加实例，同时实例添加部分13保持从CPU2传输的数据内版图数据的元件之间的连接信息。版图编辑部分5基于版图数据编辑版图。版图编辑操作的结果从输出部分9输出。例如，图4是版图的结构图。以反相器版图为例进行解释时，在输入指令从输入部分1以这样的方式输入，使得例如衬底接触的实例被添加到反相器时，实例添加部分13将在实例添加之前获得的电路图(1)的版图改变为实例添加之后获得的电路图(2)的另一版图。因为实例可以由实例添加部分13添加到任意位置，因此衬底接触和/或监控用PAD可以自由地插入，而不依赖于电路图。
<主要用于解释临时网络名称生成部分14和电路网络名称判断部分15的操作>
CPU2选择进入到输入部分1的数据。然后，CPU2将所选的数据经由版图编辑部分5存储到版图数据库6中。在指令从输入部分1输入，使得在没有电路图时形成版图的情况下，版图编辑部分5以临时网络名称形成新的版图，该名称由临时网络名称生成部分14添加在形成时的版图中。
临时网络名称生成部分14将临时网络名称添加到形成时的版图中。电路数据传送到电路编辑部分3，然后存储在电路数据库4中。在从输入部分1发出形成电路图的指令从输入部分1输入的情况下，在电路编辑部分3中形成电路。然后，当电路设计操作和版图设计操作都完成时，在电路是否与版图相符的指令从输入部分1输入的情况下，电路网络名称判断部分15判断和电路以及版图相关的名称。接下来，电路的设计结果，版图的设计结果以及与电路和版图均相关的判断名称所得的结果都从输出部分9输出。
图5是用来解释在本实施例中实现的特征的说明图。即，图5解释了在传统技术中，如果电路设计操作没有完成，那么版图设计操作就不能开始。相反，根据本发明，电路设计操作和版图设计操作可以同时开始，最终，进行电路和版图相匹配的验证，从而实现缩短设计周期的效果。图6是表示以下情况的结构图。也就是说，关于电路，设计操作在电路中开始，关于版图，设计操作在版图中开始；进行电路和版图相匹配的验证。因为版图设计操作能在电路确定之前开始进行，所以开发周期得以缩短。
<主要用于解释网络名称调整部分16的操作>
CPU2选择进入到输入部分1的数据。此时，电路数据传送到电路编辑部分3，然后存储到电路数据库4中。在从输入部分1发出形成电路图的指令的情况下，电路编辑部分3进行电路形成操作。版图数据被传送到版图编辑部分5，然后存储在版图数据库6中。
在使得电路的网表名称与版图的网表名称一致的指令从输入部分1发出的情况下，另一指令经由网络名称调整部分16从电路编辑部分3发出，网络名称调整部分16对电路的网表名称和版图的网表名称进行分析，向版图提供与电路的网表名称一样的网表名称。此时，版图编辑部分5再次将与电路的网表名称相同的网表名称施加于版图。接下来，电路的设计结果和版图的设计结果从输出部分9输出。例如，图7和图8是半导体设计装置中的结构图，即，表示如下的例子(1)表示网表名称改变前的版图；(2)表示网表名称改变后的版图；并且版图的网表名称“bb”和“cc”改变为网表名称“b1”和“c1”以适用于电路。因为电路的网表名称能够和版图的网表名称相符，所以调试操作可以容易地进行。
<主要用于解释相异点判断部分17的操作>
CPU2选择进入到输入部分1的数据。此时，电路数据传送到电路编辑部分3，然后存储到电路数据库4中。在从输入部分1发出形成电路图的指令的情况下，电路编辑部分3进行电路形成操作。版图数据被传送到版图编辑部分5，然后存储在版图数据库6中。
在显示电路和版图之间相异点的指令从输入部分1发出的情况下，连接提取部分8依据电路编辑部分3提供的信息和版图编辑部分5提供的信息确认电路和版图之间的连接条件，然后，相异点判断部分17判断电路和版图之间的相异点。接着，电路和版图之间相异点的结果被突显出来，并将突显的结果从输出部分9输出。图9是根据本实施例的半导体设计装置中的结构图，即，表示电路和版图之间的相异点被突显的情况。这个例子突显出电路的2-输入或非门“IG2B”和版图的2-输入与非门“IL2B”不同。因为电路和版图之间的相异点被突显出来，所以调试操作可以容易地进行。
<主要用于解释禁止输入判断部分18的操作>
CPU2选择进入到输入部分1的数据。此时，当禁止输入数据存储在禁止输入中时，电路数据传送到电路编辑部分3，然后存储到电路数据库4中。在从输入部分1发出形成电路图的指令的情况下，电路编辑部分3中进行电路形成操作。此时，禁止输入判断部分18判断输入项对应于禁止输入数据的情况，并使电路编辑部分3不编辑禁止输入的项。
版图数据被传送到版图编辑部分5，然后存储在版图数据库6中。在从输入部分1发出形成版图的指令的情况下，版图编辑部分5中进行版图形成操作。此时，禁止输入判断部分18判断输入项对应于禁止输入数据的情况，并使版图编辑部分3不编辑禁止输入的项。然后，电路的设计结果和版图的设计结果从输出部分9输出。
例如，图10是根据本实施例的半导体设计装置中的结构图，即表示了禁止输入文件，该文件限定了单元的输出引脚被禁止彼此连接，反相器单元的输出引脚等于“PO”。图11是结构图，即，(1)表示禁止输入被预先避免的情况；(2)表示禁止输入被预先避免之后而获得的关于电路和版图的情况。对于反相器的输出结果，电路中IG1C和IG2C不相连，而版图中的IL1C和IL2C不相连。因为禁止输入可以被预先避免，所以可以防止错误的设计操作。
<主要用于解释图标链接部分20的操作>
CPU2首先选择进入到输入部分1的数据。此时，当输入数据被选取时，电路编辑操作和版图编辑操作开始进行，图标链接部分20被指定。图标链接部分20从显示用数据库21中获得用于图标的数据。此时，图标链接部分20的状态显示于电路编辑部分3和版图编辑部分5上。
因为电路图数据库4通过图标链接部分20链接到版图数据库6，当电路编辑部分3和版图编辑部分5选择图标链接部分20的一项时，电路编辑部分3和版图编辑部分5分别获取所选择的数据。此时，电路编辑部分3进行电路的编辑操作，而版图编辑部分5进行版图的编辑操作。然后，电路编辑操作的结果和版图编辑操作的结果从输出部分9输出。例如，图12是结构图，即表示当图标屏幕出现在版图的编辑屏幕上并且在图标屏幕上选择表示反相器功能的按钮“B3”时，反相器的版图出现在版图的编辑屏幕上的例子。因为点击表示功能的图标以生成数据，所以改善了设计操作期间的识别特性，从而缩短开发周期。
<主要用于解释库指定部分22的操作>
CPU2首先选择进入到输入部分1的数据。此时，输入数据被选取，形成库的指令传送到库指定部分22。库指定部分22以库的形式处理电路图数据库4的数据和版图数据库6的数据。库形成(library-formed)电路数据可以用在电路编辑部分3中，库形成版图数据可以用在版图编辑部分5中。
接下来，由电路编辑部分3形成的电路设计结果以及由版图编辑部分5形成的版图设计结果从输出部分9输出。例如，图13是根据本实施例的半导体设计装置中的结构图，即，(1)表示反相器的电路图；(2)表示以“INV”的名称排布的版图；(3)表示以“INVR”的名称排布的版图；(4)表示以“INV2”的名称排布的版图；(5)表示以“INV2R”的名称排布的版图，这些都以库的形式被处理并且可自由地使用。因为关于各个功能的版图都以库的形式进行处理，所以相对于同样功能的各种形状都可以容易地生成，从而缩短了设计周期。
<主要用于解释设计栅格校正部分23的操作>
CPU2首先选择进入到输入部分1的数据。此时，输入数据被选取，版图数据被传送到版图编辑部分5，然后存储在版图数据库6中。在从输入部分2发出形成版图的指令的情况下，版图编辑部分5进行版图形成操作。此时，在版图编辑部分5中进行版图形成操作，而栅格还未设定。在从输入部分1发出指定栅格的指令的情况下，这一指令提供给设计栅格校正部分23。这样，设计栅格校正部分23对存储在版图数据库6中的版图数据执行栅格指定操作。然后从输出部分9输出版图设计结果。
例如，图14是根据本实施例的半导体设计装置的结构图，其中提出了将栅格设定到栅格指定文件的定义。在这个例子中，进行如下说明。即，栅电极的掩模图案宽度可以从接触孔的掩模图案宽度计算出来，而且，通过栅格确定后表示的公式进行栅格的判定。在图15的结构图中，(1)表示在栅格确定前反相器的版图情况，(2)表示在栅格确定后反相器的版图情况。换句话说，图15的结构图表示栅格确定前的WC、WG1、WG2被设定为栅格确定后的GWC、GWG1、GWG2的情况。因为设计栅格可以在后期确定，版图设计操作可以在设计规则确定前开始进行。
<主要用于解释功能未定义部分形成部分24的操作>
CPU2首先选择进入到输入部分1的数据。此时，电路数据被传送到电路编辑部分3，然后存储在电路数据库4中。在从输入部分1发出形成电路图的指令的情况下，电路编辑部分3进行电路形成操作。版图数据被传送到版图编辑部分5，然后存储在版图数据库6中。电路中未定义部分的位置通过功能未定义部分形成部分24形成为与版图中的网表无关的多边形数据。然后，输出部分9输出电路设计结果和版图设计结果。
例如，图16是根据本实施例的半导体设计装置中的结构图，即表示电路的未定义部分“IG2D”由与版图内的网表“IL2D”无关的多边形数据设计的情况。在这个例子中，电路未定义部分拥有未定义部分引脚位置，并且版图的多边形数据拥有多边形数据引脚位置，从而保持与其它部分相关的连接状态。因为进行相对于无网表的多边形数据的连接，因此能够处理其功能尚未定义的数据。
<主要用于解释单元处理执行部分26的操作>
CPU2首先选择进入到输入部分1的数据。此时，电路数据被传送到电路编辑部分3，然后存储在电路数据库4中。在从输入部分1发出形成电路图的指令的情况下，电路编辑部分3进行电路形成操作。版图数据被传送到版图编辑部分5，然后存储在版图数据库6中。电路中未定义部分的位置通过功能未定义部分形成部分24形成为与版图中的网表无关的多边形数据。
接下来，单元处理执行部分26执行多边形数据的单元处理。此时，当元件信息提取部分25启用时，可以选择性地提取多边形数据，并且可以选择性地提取网表。经过单元处理的数据可以连续地用于电路编辑部分3和版图编辑部分5。然后，从输出部分9输出电路设计结果和版图设计结果。例如，图17是本实施例中的结构图，即，表示了当电路的未定义部分“IG2E”再次用作IG4E时，该未定义部分通过与网表无关的多边形数据被设计为版图中的“IL2E”，然后再次用作IL4E的情况。因为多边形数据被单元处理以再次利用，所以未定义数据可被重新利用。
<主要用于解释相互显示部分27的操作>
CPU2首先选择进入到输入部分1的数据。此时，电路数据被传送到电路编辑部分3，然后存储在电路数据库4中。在从输入部分1发出形成电路图的指令的情况下，电路编辑部分3进行电路形成操作。版图数据被传送到版图编辑部分5，然后存储在版图数据库6中。在从输入部分1发出形成版图的指令的情况下，版图编辑部分5进行版图形成操作。此时，在输入部分1发出选择性地显示电路和版图的指令的情况下，相互显示部分27选择性地将电路图数据库4的电路和版图数据库6的版图综合。然后，电路和版图相混和的显示状态从输出部分9输出。
例如，图18和图19是根据本实施例的半导体设计装置中的结构图，即，(1)表示在混和显示前的电路和版图；(2)表示在混和显示后的电路和版图。在这个例子中，在位于电路中的2-输入与非门IG2F混合在版图显示中的情况下，显示2-输入与非门的版图IL2F。而且，在位于版图中的2-输入与非门IL2F混和在电路显示中的情况下，显示2-输入与非门的电路IG2F。因为电路显示和版图显示选择性地混和，所以在进行设计操作时电路的识别特性得到改善，从而避免了错误的设计操作。
<主要用于解释锁定指定部分28的操作>
CPU2首先选择进入到输入部分1的数据。此时，电路数据被传送到电路编辑部分3，然后存储在电路数据库4中。在从输入部分1发出形成电路图的指令的情况下，电路编辑部分3进行电路形成操作。版图数据被传送到版图编辑部分5，然后存储在版图数据库6中。在从输入部分1发出形成版图的指令的情况下，版图编辑部分5进行版图形成操作。此时，在从输入部分1发出锁定电路或版图的指令的情况下，锁定指定部分28将电路图数据库4和版图数据库6的主题位置进行互锁。然后，已经被锁定指定部分28锁定的电路和版图不能被电路编辑部分3和版图编辑部分5编辑，直到锁定指定部分28解除了锁定状态。然后电路的数据和版图的数据从输出部分9输出。
例如，图20是根据本实施例的半导体设计装置中的结构图，即，表示当位于电路中的2-输入与非门IG2G被锁定时，版图中与其对应的IL2G也被锁定的情况。因为指定的单元被锁定，可以防止对未改变单元的错误校正。
<主要用于解释注释输入部分29的操作>
CPU2首先选择进入到输入部分1的数据。此时，电路数据被传送到电路编辑部分3，然后存储在电路数据库4中。在从输入部分1发出形成电路图的指令的情况下，电路编辑部分3进行电路形成操作。版图数据被传送到版图编辑部分5，然后存储在版图数据库6中。在从输入部分1发出形成版图的指令的情况下，版图编辑部分5进行版图形成操作。此时，在从输入部分1发出将注释输入到电路或版图中的指令的情况下，注释输入部分29相对于对应的电路和对应的版图分别将注释输入到电路图数据库4的主题部分中和版图数据库6的主题部分中。
对于其中已通过注释输入部分29输入注释的电路和版图，注释的内容可以被电路编辑部分3和版图编辑部分5共享。然后，电路的数据和版图的数据从输出部分9输出。例如，图21是根据本实施例的半导体设计装置中的结构图，即表示当长布线禁令和注释提供给位于电路中的2-输入与非门IG2H的输入端“b1”时，所述注释和长布线禁令也以互连的方式自动提供给2-输入与非门IL2H的输入端“b1”。因为输入了注释，所以从电路意义上描述了注意点，这样就可以避免将电路设计者的设计思路错误地传达给版图设计者。
<主要用于解释使用单元选择部分30的操作>
CPU2首先选择进入到输入部分1的数据。此时，在从输入部分1发出形成版图的指令的情况下，版图编辑部分5进行版图形成操作。此时，当要被使用的布线层从输入部分1被指定时，使用单元选择部分30从版图数据库6中选择对应的布线层的版图数据，然后将所选的版图数据传送到版图编辑部分5。在版图编辑部分5中，基于相对于所要使用的布线层的最佳数据，进行版图设计操作。然后，版图数据从输出部分9输出。
例如，图22是根据本实施例的半导体设计装置中的结构图。图中，(1)表示选择两层布线层的版图情况；(2)表示选择三层布线层的版图情况。也就是说，图22表示通过利用所要用的布线层中的最佳单元，电路中的2-输入或非门IG1I、2-输入与非门IG2I和反相器IG3I能够以这样的方式进行设计，即使得这些结构元件在其中布线层为两个布线层的版图中，可以被设计为适用于两层布线层的IL1I、IL2I和IL3I；也可以被设计为适用于三层布线层的IL1J、IL2J和IL3J。因为对每个布线层，单元被自动且单独地使用，所以能够设计适合于设计的布线层的最佳层。
<主要用于解释设计工艺改变部分31的操作>
CPU2首先选择进入到输入部分1的数据。此时，版图数据被传送到版图编辑部分5，然后存储在版图数据库6中。在从输入部分1发出形成版图的指令的情况下，版图编辑部分5进行版图形成操作。此时，在版图编辑部分5中，在开始已定义的工艺条件下进行版图形成操作。
接下来，在从输入部分1发出改变工艺条件的指令的情况下，所述改变指令被送至设计工艺改变部分31，由此，设计工艺改变部分31相对于版图数据库6的版图数据改变工艺条件。然后，版图设计结果从输出部分9输出。例如，图23是根据本实施例的半导体设计装置中的结构图，其中在设计工艺文件中限定了条件，在设计工艺文件下改变晶体管的栅极长度。在这个例子中，首先作出这样的限定。即，在2.0μm工艺的情况下，晶体管的栅极长度“TRL”等于2μm。而且，还做出了另一限定。即，在改变工艺后的1.0μm工艺的情况下，晶体管的栅极长度“TRL”等于1μm。
在图24的结构图中，这些条件以反相器的版图来表示，即，(1)表示2.0μm的工艺条件，(2)表示1.0μm的工艺条件。这个结构图表示2.0μm工艺的情况下，晶体管的栅极长度TRL是2μm，而在1.0μm工艺的情况下，晶体管的长度TRL变为1μm。结果，数据可以被转化为用于各种工艺的数据，因此，可以相对于不同的工艺为应用而扩展。
综上所述，根据本实施例的半导体设计装置，因为采用了用于从电路数据中识别每种功能子电路的子电路识别部分10，可以对于每种功能生成版图，从而能够省略结构元件的内部排布操作和内部布线操作，由此缩短设计周期。
因为采用了用于从电路数据中识别每种功能子电路的子电路识别部分10，而且提供了用于分离子电路各元件的元件结构的元件结构分离部分11，所以元件结构可以分离，结构元件的内部形状可以容易地改变，从而使设计操作的自由度得到了提高。
而且，因为提供了改变元件属性的元件属性指定部分12，因此元件属性可以改变，结构元件的内部形状能够容易地改变，从而使设计操作的自由度得到了提高。
而且，因为使用了对元件添加实例的实例添加部分13，因此，实例可以添加到元件上，从而使不依赖于电路图的插入物如衬底接触等可添加到任意位置。
而且，因为提供了在制造时用于生成临时网表名称的临时网络名称生成部分14以及用于判断电路的网表和版图的网表名称之间相对关系的电路名称判断单元15，因此在电路图确定之前就可以开始进行版图设计操作，此后，能够确定网络连接的匹配状态，从而使电路和版图可以同时设计，设计周期得以缩短。
而且，因为应用了使电路的网表名称和版图的网表名称的自动匹配的网络名称调整部分16，因此对于电路图的网表和实例的名称可以自动地和对应于版图的网表和实例的名称相匹配，从而使调试操作可以很容易地进行。
而且，由于采用了用于判断电路和版图之间的相异点并且将相异点突显出来的相异点判断部分17，因此电路和版图之间的相异点可以被突显出来，因此调试操作可以很容易地进行。
而且，因为提供了用于预先避免禁止输入的禁止输入判断部分18，因此禁止输入可以预先避免，从而可以避免错误的设计操作。
而且，因为提供了在点击表示功能的图标的情况下能生成相应版图的图标链接部分20，因此通过点击表示功能的图标，可以生成相关的版图，从而使设计操作期间的识别特性得到改善并缩短了开发周期。
而且，由于采用了以库的形式形成每种功能版图的库指定部分22，因此能够以库的形式形成每种功能的版图，从而能够很容易地生成各种形状，减少了设计步骤的总数目。
而且，因为提供了用于校正设计栅格的设计栅格校正部分23，因此设计栅格可以在后期确定，从而使设计操作可以在设计规则确定之前就开始进行。
而且，因为提供了用于将电路中的未定义部分与无网表的多边形数据相连的功能未定义部分形成部分24，因此电路中的未定义部分能够与无网表的多边形数据相连，从而能够处理其能尚未定义的数据。
而且，因为提供了用于单元处理电路中尚未定义且无网表的多边形数据的单元处理执行部分26，因此多边形数据可以以单元形式处理，从而能够重新利用其能尚未定义的数据。
而且，因为提供了选择性地混和电路显示和版图显示的相互显示部分27，因此电路显示可以和版图显示选择性地混和，从而使设计操作期间的电路识别特性得以改善并且避免了错误的设计操作。
而且，因为提供了用于锁定指定单元的锁定指定部分28，因此指定单元可以被锁定，从而使已被锁定的单元不能被编辑，由此可以防止对禁止改变的单元进行错误的校正。
而且，因为提供了用于输入注释的注释输入部分29，因此用于电路的注释输入可以链接到用于版图的注释输入，从而使注释输入部分29能够避免电路设计者的意图错误地传达给版图设计者。
而且，因为采用了根据设计的布线层以可鉴别的方式自动使用单元的使用单元选择部分30，因此，使用单元选择部分30能够以可鉴别的方式自动地使用每个布线层的单元，从而可以相对于每个设计的布线层选择最佳的单元。
而且，因为采用了通过选择工艺条件自动地使所用工艺的设计数据适应于其它设计数据的设计工艺改变部分31，因此数据可以被转化为用于不同工艺的数据，数据可以应用/扩展到不同的工艺。
应理解的是，虽然上述实施例已示例为用于设计半导体电路的设计装置，但本发明还可以可选地应用于设计印刷电路板的设计装置。
本发明可以应用于相对于半导体存储器电路和半导体模拟电路的版图设计领域。
权利要求
1.一种半导体设计装置，包括一数据处理器，基于从一输入部分输入的信息处理数据；一电路图数据库，存储电路图数据；一版图数据库，存储版图数据；一电路编辑器，利用所述电路数据库对于由所述数据处理器处理过的数据执行电路编辑操作；一版图编辑器，其利用所述版图数据对于所述数据处理器处理过的数据执行版图编辑操作；以及一子电路识别器，其从包含在所述数据处理器输入的数据中的电路数据中识别子电路每种功能。
2.如权利要求1所述的半导体设计装置，还包括一元件结构分离部分，其分离所述子电路每个元件的元件结构。
3.如权利要求2所述的半导体设计装置，还包括一元件属性指定器，改变所述元件的属性。
4.如权利要求2所述的半导体设计装置，还包括一实例添加部分，将实例添加到所述元件。
5.如权利要求1所述的半导体设计装置，还包括一临时网络名称生成器，其在这样的情况下生成临时网表名称，即用于形成没有电路图的版图的指令从所述输入部分发出以后，通过版图编辑装置形成新的版图并且由电路编辑装置形成电路；以及一电路网络名称判断部分，判断所述电路的网表名称和所述版图的网表名称之间的相对关系。
6.如权利要求1所述的半导体设计装置，还包括一网络名称调整器，其在从所述输入部分发出使所述电路和所述版图的网表名称彼此相符的命令的情况下，产生与版图的网表名称相符的电路网表名称。
7.如权利要求1所述的半导体设计装置，还包括一相异点判断部分，其以这样的方式操作，即从所述输入部分发出用于显示电路和版图之间相异点的指令的情况下，所述相异点判断部分基于所述电路编辑器的电路图信息和所述版图编辑器的版图信息确认所述电路和所述版图之间的连接条件，并判断所述电路和所述版图的所述连接条件中的相异点，然后突显所述判断的相异点。
8.如权利要求1所述的半导体设计装置，还包括一禁止输入判断部分，其以这样的方式操作，即当所述电路编辑器响应从所述输入部分发出的形成电路图的指令而进行电路形成操作时，所述禁止输入判断部分判断禁止输入，并且在所述电路编辑器中禁止有关所述禁止输入项的编辑操作。
9.如权利要求1所述的半导体设计装置，还包括一图标链接部分，其在执行电路编辑操作或版图编辑操作时，在编辑屏上显示表示各种元件的功能的图标图像，生成对应于用户在所述图标图像内指定的元件的版图，并且显示所生成的版图。
10.如权利要求1所述的半导体设计装置，还包括一库指定器，其以这样的方式操作，即在形成指令从所述数据处理器发出的情况下，所述库指定器以库的形式分别处理所述电路图数据库的电路数据和所述版图数据库的版图数据，经库处理的电路数据用于所述电路编辑器中，经库处理的版图数据用于所述版图编辑器中。
11.如权利要求1所述的半导体设计装置，还包括一设计栅格校正器，其以这样的方式操作，即在用于形成版图的指令从所述输入部分发出并且版图形成操作通过所述版图编辑器执行而不设定栅格、之后用于指定栅格的指令从所述输入部分发出的情况下，所述设计栅格校正器执行用于所述版图数据库的所述版图数据的栅格指定。
12.如权利要求1所述的半导体设计装置，还包括一功能未定义部分形成部分，其将电路内部尚未定义的未定义部分形成为与版图内的网表无关的多边形数据。
13.如权利要求12所述的半导体设计装置，还包括一单元处理执行器，单元处理所述多边形数据。
14.如权利要求1所述的半导体设计装置，还包括一相互显示器，其以这样的方式操作，即当用于形成版图的指令从所述输入部分发出时，所述版图在所述版图编辑器中形成，之后另一用于选择性地显示电路和版图的指令从所述输入部分发出，所述相互显示器选择性地混和所述电路的显示和所述版图的显示。
15.如权利要求1所述的半导体设计装置，还包括一锁定指定器，其以这样的方式操作，即在用于锁定电路或者版图的指令从所述输入部分发出的情况下，所述锁定指定器相对于相应的电路和相应的版图锁定所述电路图数据库的主题位置和所述版图数据库的主题位置。
16.如权利要求1所述的半导体设计装置，还包括一注释输入部分，其以这样的方式操作，即在用于在电路或版图中输入注释的指令从所述输入部分发出的情况下，所述注释输入部分相对于相应的电路和相应的版图在所述电路图数据库的主题位置和所述版图数据库的主题位置中输入注释。
17.如权利要求1所述的半导体设计装置，还包括一版图数据库，存储布线层的版图数据；以及一使用单元选择器，其以这样的方式操作，即在用于形成版图的指令从所述输入部分发出的情况下，版图形成操作在所述版图编辑器中进行，之后，另一用于指定所要使用的布线层的指令从所述输入部分发出，所述使用单元选择器从所述版图数据库中选择相应的布线层的版图数据，从而把所选择的版图数据施加到所述版图编辑器。
18.如权利要求1所述的半导体设计装置，还包括一设计工艺改变部分，其以这样的方式操作，即在用于形成版图的指令从所述输入部分发出的情况下，版图形成操作在开始已定义的工艺条件下由所述版图编辑器执行，之后，另一用于改变所述工艺条件的指令从所述输入部分发出，所述设计工艺改变部分相对于所述版图数据库的所述版图数据改变所述工艺条件。
全文摘要
提供了一种半导体设计装置，其能够有效地执行版图设计操作并且同时进行电路设计操作和版图设计操作。当对于半导体存储器电路和半导体模拟电路的版图设计操作以半自动设计方式手动执行时，因为版图可以依据每个功能生成，所以结构元件的内部排布操作和内部布线操作都可以省略；而且因为结构元件能够被分离，结构元件的内部形状可以容易地改变；因为元件的属性可以改变，所以对于设计操作的自由度得以改善；因为实例可添加到元件上，所以可将如衬底接触的不依赖于电路图的插入物添加到任意位置；另外，因为在电路图确定前开始版图设计操作，其后确定网络连接的匹配，所以电路设计操作和版图设计操作可以同时进行，从而缩短了设计周期。
文档编号H01L21/82GK1607658SQ20041010052
公开日2005年4月20日 申请日期2004年10月10日 优先权日2003年10月10日
发明者石山裕浩 申请人:松下电器产业株式会社