具有导电穿透通道的硅芯片载体及其制造方法

专利名称：具有导电穿透通道的硅芯片载体及其制造方法
技术领域：
本发明一般涉及到用来安装和封装多个集成电路芯片的载体，更确切地说是涉及到具有导电穿透通道(through-vias)的自支持的半导体或绝缘体载体衬底。
背景技术：
集成电路器件的载体通常由具有导电穿透通道的作为独立式衬底、芯片、或晶片的半导体、玻璃、或玻璃陶瓷材料制造。穿透通道被暴露在载体的上侧和下侧上，且彼此被隔离。为了在安装到载体的芯片与其它器件之间得到必要的导电路径，常常要求具有金属或半金属通道的多个载体材料层面。具有穿透通道的载体提供了芯片输入/输出端子(I/O)，各个芯片通常以“倒装芯片”的方式安装，而其它器件I/O通过载体从安装芯片或器件的表面到载体的另一侧，该另一侧可以包括安装在载体此侧上的下一个封装件、板、或额外的倒装芯片。
图1给出了根据此发明的一种载体的代表性说明。载体102包含绝缘或半导体材料层104，例如硅、熔融氧化硅(“玻璃”、“石英”)、陶瓷、或其它半导体或绝缘体。载体102具有105所示的从载体层104上表面延伸到载体层104底部表面的多个穿透通道。穿透通道被示为导体115的金属或半金属导电通道材料填充，以便提供通过载体的导电路径。示为114的焊料块C4等，被排列在载体层104的底部表面处，与导电通道材料115相接触，以便将此载体连接到下一层面。在载体层104的上表面处，可以使穿透通道中的导电材料115与排列在层106中的额外的多层布线、集成电路或相关器件、光学元件或光电子元件、微机电元件等电接触，层106又被连接到芯片120的示为微接点125的芯片接插件。半导体器件还可以被埋置在衬底中，并被电学上组合到上述集成电路中。不需要额外的多层布线，芯片120的微接点就能够被直接键合到导电的通道材料115。
由于材料加工过程中遇到的材料、淀积方法、尺寸公差控制、以及机械应力方面的限制，在现有技术的载体中已经出现了问题。传统的衬底厚度是0.5-20mm，且穿透通道的高宽比为1∶1-2∶1。如制作技术所确定的那样，穿透通道可以是锥形的或垂直的。例如，用冲压技术制作的通道显示一种爆发区，而激光通道依赖于高宽比而可以是锥形的。目前对于玻璃陶瓷衬底，典型的间距可以是225微米，而对于陶瓷衬底为150微米。依赖于所希望的孔密度、给定要连接到载体的芯片或其它器件的数目、以及所希望的键合位置的数目，通道的直径因而可以是25-300微米。
为了适应I/O密度为每平方厘米1000-10000的单个或多个倒装芯片和微元件，需要对这种载体进行小型化，使长度和宽度的总物理尺度在几个厘米范围内，且厚度在几个微米到几百微米范围内。为了得到高的速度和低的功率，穿透通道和相关连接的串联电阻必须小于几百到几十毫欧姆，否则信号上升时间会变坏。这又规定用典型导电材料填充的穿透通道的高度要在几个微米到几百微米的范围内，且直径在几十到大约100微米。
填充这种高高宽比的通道是一种挑战。填充盲通道或微尺寸直径穿透通道的通行技术是电镀铜。但流体动力学、离子浓度、以及扩散率限制了深的盲孔的填充。作者Tomisaka等人(ECTC 2002)做了广泛的电镀优化，仍然无法在仅仅70微米深的通道中消除空洞。用来填充稍后要开出的大的盲孔的各种方法出现故障，或在通道尺度下变得不切实际。Black等人的美国专利No.5998292详细地描述了一种用来在三维晶片连接的半导体晶片中产生相互绝缘的各个导电穿透通道的方法。Black的方法涉及到仅仅部分地通过半导体衬底腐蚀所谓的盲孔；隔离各个孔的侧壁；用选自钨、铬、铜、铝、镍、铟、金、以及它们的混合物或合金填充隔离的各个孔；整平顶部表面并清除过量的金属；然后研磨掉底部半导体材料以便暴露被填充了的通道的底部(亦即开出盲孔)。Gaul的美国专利5646067、5814889、以及5618752采用了用于具有钨或多晶硅穿透通道的硅载体层的Black方法。Chiu等人(美国专利6593644)描述了一种用来产生具有用铜、镍、或铝填充的穿透通道的硅基芯片载体的相似的工艺。Black方法提供了穿透通道的恰当填充(对于某些列举的材料)；但若采用这些材料，则得到的结构会经历表1所示的机械失效。Gaul利用了热性能更匹配的材料，亦即钨和多晶硅，但对于几十微米没有可行的淀积方法，并可能具有非常不同的模量数值。还要指出的是，由于诸如陶瓷载体高温烧结条件之类的工艺限制以及埋置元件材料系统的限制，难以将埋置的元件组合到目前的载体中。
在上述直径下，通常用于集成电路互连通道的大多数金属由于热膨胀失配而在载体层材料(例如硅或玻璃)上产生无法接受的应力水平。此外，此金属结构在典型的热循环过程中或在典型的热循环之后呈现出顶部表面突出、破裂、或膨胀。对于由诸如半导体、玻璃、或陶瓷之类的脆性材料组成的载体衬底和集成电路，脆性破裂引起的机械失效的危险，显著地引起载体材料的热膨胀失配和易碎性。除了脆性破裂之外，当在所述尺度下采用标准材料及其组合时，还可能出现界面剥层。表1提供了通常使用的材料，亦即衬底的硅和金属的铜、钨、镍以及它们的机械性能的清单。

在通常用于衬底金属化的金属中，仅仅钨(W)具有接近硅(Si)的CTE的约为5ppm/℃的CTE。但与硅的模量(大约170GPa)相比，W的模量是如此之高(大于400GPa)，以致于很可能出现硅的脆性破裂和/或通道侧壁的剥层。与钨相似，用来生长即淀积多晶硅的典型工艺仅仅对直至大约1或几微米的厚度可行，且常常淀积温度被限止超过上述衬底上的集成电路元件或布线(若要在填充穿透通道之前制造)所能够容忍的最高温度。
与通道和硅衬底之间的大的CTE失配相关的3个潜在问题包括通道侧壁处的剥层(导致呈现导电性和机械稳定性受损的所谓“破烂通道”)；通道之间硅衬底的破裂；以及与通道顶部表面和底部表面相接触的任何上方和下方结构或薄膜的类活塞破裂。下列参考文献讨论了通道破裂问题”Fiber-End Cracking in Brittle-MatrixCompositesA Model Study”，J.A.Casey，D.R.Clarke and Y.Fu，inMetal-Ceramic Interfaces，Proceedings of an International Workshop，ACTA Met，1990。
侧壁应力造成的垂直突出决定于热膨胀失配、模量、以及泊松比。突出引起的作用在上层结构或下层结构或薄膜上的力，随穿透通道的模量而增大。借助于尽量减小穿透通道的热膨胀失配、泊松比、以及模量，能够避免类活塞失效。若导电材料具有正好与衬底材料相同的CTE，则导电材料的模量和泊松比可能不成为问题。
因此，所需要的以及本发明的目的是提供一种能够以所希望的尺度来制造能够承受生产、连接加工、以及使用过程中经历的热循环的载体结构。
本发明的另一目的是提供一种包括导电材料的穿透通道结构，此导电材料具有与衬底材料紧密匹配的的热膨胀系数、减小了的模量、以及减小了的泊松比，以便尽量降低热失配的负面作用。
本发明的又一目的是提供一种包括具有不同热膨胀系数的多种不同材料的穿透通道结构，以便得到有效热膨胀系数与衬底有效热膨胀系数最紧密匹配的穿透通道，从而尽量降低热失配的负面作用。
本发明的再一目的是提供一种包括具有不同热膨胀系数的多种不同材料的穿透通道结构，以便得到有效热膨胀系数与衬底材料有效热膨胀系数紧密匹配，且有效模量与衬底的有效模量最紧密匹配或被减小到小于衬底有效模量的穿透通道，从而减小加工和使用过程中遇到的机械应力。

发明内容
利用本发明，实现了上述和其它的目的，本发明提供了一种载体结构和用来制造载体结构的方法，此载体结构具有填充有复合导电材料的穿透通道，此复合导电材料具有与衬底的热膨胀系数紧密匹配的热膨胀系数以及与衬底模量匹配或小于衬底模量的的模量。此复合导电材料可以是导电金属、导电金属陶瓷、金属和陶瓷的导电混合物、或具有密封的空洞的金属。
本发明的一个实施方案包括一种结构以及用来制造载体结构的方法，此载体结构具有通通道，此通通道包含其中各淀积有不同材料的中心通道填充区，其中，此通道结构具有与载体衬底材料的有效热膨胀系数和有效模量更紧密匹配的有效热膨胀系数和有效模量。
在另一实施方案中，各个通道被图形化成载体材料柱式“通道”周围的环状区。此环状区被图形化到深度与通道所希望的长度相等且小于载体层的总深度。在用所希望的导电材料填充环状区时，借助于对具有柱式基底的载体的表面进行回抛光以暴露导电环，导体衬里的填充了载体材料的通道就被暴露出来。


下面具体参照附图来更详细地描述本发明，其中图1是现有发明载体的侧视图；图2A-2D是根据本发明不同实施方案制作的具有机械性能匹配的穿透通道的载体透视图；图3是根据本发明一个实施方案用来制造图2A所示具有穿透通道的载体的代表性工艺流程的流程图；图4A-4K示出了根据具有进一步背面加工的图3工艺流程的具有穿透通道的载体加工各个步骤得到的结构；
图5是根据本发明第二实施方案用来制造图2B所示具有穿透通道的载体的代表性工艺流程的流程图；图6A-6F示出了根据图5工艺流程的具有穿透通道的载体加工各个步骤得到的结构；图7是根据本发明另一实施方案用来制造图2C所示具有穿透通道的载体的代表性工艺流程的流程图；图8A-8E示出了根据图7工艺流程的具有穿透通道的载体加工各个步骤得到的结构；图9是根据本发明另一实施方案用来制造图2D所示具有穿透通道的载体的代表性工艺流程的流程图；图10A-10E示出了根据图9工艺流程的具有穿透通道的载体加工各个步骤得到的结构；图11A-11C示出了穿透通道顶部开口周围颈圈的形成，以方便最佳的电连接；而图12A-12C示出了用来为穿透通道加帽的各个步骤和得到的结构。
具体实施例方式
本发明叙述了借助于在穿透通道中提供金属-陶瓷材料或多种材料的现有技术的缺点，其中，借助于得到与载体衬底材料的有效热膨胀系数和有效模量更紧密匹配的有效热膨胀系数和有效模量，来选择材料，以便降低热膨胀失配的负面作用。对于CTE为3ppm/℃且弹性模量为170Gpa的硅载体衬底，最好用产生小于8ppm/℃的有效CTE和小于或等于170Gpa的有效弹性模量的材料或材料组合来填充穿透通道。图2A-2D是根据本发明不同实施方案制作的具有匹配的机械性能的穿透通道的载体的透视图。
图2A示出了本发明一个载体实施方案200的侧视图，其中，包含所希望导体的第一通道材料的环215被排列在载体衬底材料204中通道孔的周围，衬垫着圆柱，衬垫圆柱的内部被第二通道材料210填充。第二通道材料被选择成其CTE接近载体衬底材料204的CTE，致使热失配的不希望有的作用被尽量降低，同时仍然在穿透通道中实现所希望的导电性能。额外的绝缘环203或衬里可以被排列在环215与载体衬底材料204之间用作额外的绝缘体或扩散势垒或二者。
图3是根据本发明一个实施方案用来制造图2A所示具有穿透通道的载体的代表性工艺流程的流程图。在步骤300中，由例如硅的半导体或绝缘材料组成的载体衬底被腐蚀，以便形成盲通道。盲通道被定义为延伸到载体衬底层中所希望深度的通道，此所希望的深度小于原来载体衬底的厚度或深度。此所希望的深度被定义为将由工艺导致的圆柱形穿透通道的深度，对大多数得到的结构还被定义为具有穿透通道的成品载体衬底的所希望的总厚度。在步骤300中，用本技术熟知的标准腐蚀技术，盲通道被腐蚀进入硅或其它载体材料中。在2003年8月13日提交的(案号YOR920030048US1)题为”Deep Filled Vias”的受让于本受让人的共同悬而未决的专利申请No.＿＿＿＿＿中，描述了适当深度腐蚀的方法，其内容在此处被列为参考。在本优选实施方案中，衬底包含硅，且如本技术所知，利用等离子体中产生的氟原子团的硅腐蚀，能够实现图象转移。用诸如可从Alcatel购得的A601E之类的市售深反应离子刻蚀(RIE)系统，能够对深的硅结构进行图形化。深RIE干法腐蚀方法利用时间复用的深度腐蚀(TMDE)，侧壁钝化的变化，其中，腐蚀和淀积周期被相继执行。在淀积步骤中，侧壁被由淀积前体形成的等离子体淀积的聚合物钝化。在相继的腐蚀周期中，聚合物和硅被离子轰击从沟槽的底部被择优腐蚀。借助于在腐蚀和淀积周期之间的转换，能够以非常高的腐蚀速率在硅衬底中实现具有垂直侧壁的深的各向异性结构。背面氧化物或金属层可以可选地被用作深的硅腐蚀的停止层。若采用半导体或其它导电衬底，则圆柱形盲通道在步骤302中必须被隔离，以便避免要由导电穿透通道承载的信号通过衬底电接地、短路、或串扰。
通过包括但不局限于900-1100℃下的氧或水汽环境的炉管中的热氧化、700-900℃温度下使用TEOS的低压化学气相淀积(LPCVD)、或在300-600℃下使用硅烷的等离子体增强化学气相淀积(PECVD)的标准技术，可以得到通道侧壁的隔离。可以用硅烷、氨、以及氮前体来淀积氮化物。时间决定于例如0.5-2.0微米的所希望的氧化物或氮化物厚度。氧化物、氮化物、或二种材料的双层都被用来隔离盲通道暴露的侧壁和底层。对于诸如玻璃之类的绝缘衬底，可能不需要此步骤；但可能仍然希望Si3N4之类的绝缘材料层用作扩散势垒。
然后，在步骤304中，进行环状物淀积，以便沿盲通道暴露的绝缘表面形成所希望的导体环状环。环状物淀积可以由PVD势垒层、籽晶层、以及电镀金属，例如PVD TaN/Ta/Cu附加镀铜组成。PVD势垒层有助于填充金属的粘合以及保护它免受侵蚀或热扩散进入外层载体衬底材料中。如上所述，因为无法接受的热失配会导致破裂或剥层，故最好不用所希望的金属填充整个通道。因此，进行有控制的淀积，以便得到导电材料的薄环状物。
在步骤306中，用导电或绝缘的第二通道材料来填充圆柱形盲通道的其余部分，第二通道材料包含诸如多晶硅、氧化硅、四氮化三硅、CVD-W、无机氧化物(例如玻璃、陶瓷、或玻璃陶瓷化合物)之类的材料、诸如Cu-堇青石之类的金属陶瓷化合物、或CTE约为0-5ppm/℃的其它适当的材料，其中，第二通道材料的CTE匹配或更接近载体衬底材料(例如硅)的CTE。在100微米直径硅穿透通道中填充铜的例子中，已经计算出等于通道直径1/10的铜镀层厚度以及用二氧化硅填充将导致所希望的热性能和导电性能。
填充方法可以包括PECVD、PVD、电镀、甩涂、溶胶-凝胶、软外壳填充、或用手术刀的刮板涂敷。诸如甩涂、溶胶-凝胶、以及粘贴之类的某些材料可能要求随后的热固化和烧结。例如，对于铜/堇青石粘胶，使用的淀积方法最好是真空协助的渗入技术。具有穿透通道的载体被置于工作室中，并进行机械抽空。引入铜/堇青石粘胶，并用刮板或手术刀将粘胶刮入到抽空了的通道孔中。优选的工艺组合了对真空下增压喷嘴的屏蔽，以便在室温下得到无空洞的填充。填充步骤随之以干燥烘焙步骤，然后从顶部表面清除残留的粘胶。然后进行多步骤烧结工艺，首先，在蒸汽(400-650℃)下，从粘胶中烧去任何的有机物，随之以在形成气体下的更高温度(650-800℃)烧结步骤，以便减少金属系统中的任何氧化物并确保铜颗粒的良好互连。
在完成了其余部分的填充之后，此结构在步骤308中被整平回到载体衬底的顶部表面，以便清除淀积在其上的任何材料。IC电路和元件可以被制作在顶部表面的某些地方，要小心形成与穿透通道导电环状物的电接触。如下面参照图12A-12C所述，可能还希望覆盖第二通道填充材料。最后，在310步骤中，对结构的底部表面进行研磨和抛光，以便暴露导电的环状环材料和第二通道填充材料，得到所希望厚度的图2A的结构，作为具有穿透通道的成品载体衬底。
图4A-4K示出了根据图3工艺流程的加工具有穿透通道的载体的各个步骤得到的结构，更详细地考虑了背面的加工。图4A中的衬底404包含具有被腐蚀的盲通道的硅衬底。在图4B中，盲通道已经配备有绝缘层403，随之以图4C中的环状填充415。然后提供CTE匹配的填充材料410，如图4D所示过量填充此通道。在顶部表面整平以及在顶部表面上制作IC器件或电路的任何可选加工之后，如图4F所示，对图4E的结构进行底部表面处的研磨和抛光步骤，来清除过量的衬底材料和底部通道填充材料(亦即对盲通道底部进行衬里的绝缘层403和金属415)，以便暴露穿透通道。
背面研磨和抛光最好做到孔底部的10-20微米以内，然后，利用湿法腐蚀将其暴露，以便如图4H所示使其余的硅凹陷。要小心防止结构(晶片)的正面被湿法腐蚀。通过图4G中代表性示为层420的各种方法，能够做到这一点，层420包括但不局限于a)诸如淀积的氧化物、氮化物、或甩涂聚酰亚胺之类的牺牲保护性涂层；b)不受背面湿法加工影响的保护性胶带；或c)在晶片边沿处产生密封且覆盖正面的夹具。在完成所有背面湿法加工之后，清除正面保护。可以用诸如氢氧化钾(KOH)或过氧化四甲基氨(TMAH)之类的腐蚀来完成呈现通道的硅湿法腐蚀。这些化学品的浓度可以为10-50％重量比。KOH或TMAH典型地被加热到50-80℃，导致硅的最快速腐蚀。定时腐蚀被用来腐蚀硅和使表面凹陷到通道顶部以下5-10微米。在如图4H所示腐蚀载体材料之后，氧化物或诸如聚酰亚胺之类的其它绝缘材料的覆盖层423如图4I所示被淀积。包围暴露的通道底部的任何残留氧化物帽或氧化物/氮化物帽被CMP基本上抛光，从而如图4J所示暴露核心中的导电材料，同时原地留下较厚的背面晶片隔离。硅晶片的背面除了导电穿透通道上方之外于是完全被隔离，致使如图4K所示，金属焊点或C4s，425能够被淀积在通道末端上，而不使衬底短路。
图2B的结构包含衬底224，其中的穿透通道包含绝缘材料的环状环223，在核心处具有空洞220的金属(例如铜)导电通道225被排列在其中。穿透通道的顶部和底部表面是铜，且铜覆盖着穿透通道的绝缘侧壁。但由诸如空气、惰性气体、或氮之类的气体或真空填充的空洞，被排列在穿透通道的中心处，从而提供了与衬底224更紧密匹配的有效模量。此穿透通道在掏空时变得柔顺，导致更低的有效模量和更低的有效泊松比，因而呈现更低的由周围结构造成的应力和力。此处的有效泊松比被定义为平面外位移对为了减小加工和使用中遇到的机械应力而由平面内应力造成的平面内位移的比率。对于具有0.4的高泊松比的穿透通道材料，借助于当半径为3/4通道半径的穿越空洞被引入在穿透通道中时引入有效半径为3/4穿透通道半径的穿越空洞渗透网络，有效泊松比能够被减小到大约0.22。虽然不改变热膨胀系数，但空洞的引入减小了穿透通道的有效模量和泊松比，导致在周围结构上施加小得多的应力和力的柔顺穿透通道。换言之，总体上表现为似乎与衬底具有小得多的热膨胀失配，从而降低了热循环过程中顶部的类活塞偏离。
图5是用来制造根据本发明第二实施方案的具有图2B所示穿透通道的载体的代表性工艺流程的流程图。在步骤500中，盲通道如上所述被腐蚀到衬底中稍微大于成品中穿透通道所希望的深度。在步骤502中，最好借助于对硅进行氧化以形成薄的氧化硅或PECVD氧化物或氮化物层或二者，使盲通道的侧壁隔离(如上所述)。在步骤504中，进行环状物填充，以便沿盲孔暴露的绝缘表面提供金属(例如厚度大约1/10-1/5通道直径的PVD TaN/Ta/Cu附加镀铜)。然后用过量填充、抛光、或相似的技术，用金属覆盖通道的顶部。通道中心的空洞将包含覆盖工艺的气氛，典型为氮或真空。用包围和紧压通道顶部的金属淀积的PVD、CVD、蒸发、或溅射工艺，来得到过量填充。为了恢复平整度，可能需要抛光步骤。或者，采用圆头工具对共形镀敷的(部分地填充穿透通道)覆盖铜层进行的抛光，也能够被用来将延展性的铜涂抹到通道孔中和通道孔上方，从而在通道中产生密封的空腔。此空洞在后续加工和使用中不会在衬底上引入机械应力。然后，在步骤508中，结构的顶部被整平，以便清除顶部表面处的过量金属，并暴露通道之间的衬底。此整平步骤必须留下排列在衬底材料顶部表面中的金属的顶部通道表面。如上所述，可以在顶部表面上某些地方进行IC电路或元件的制造。最后，在步骤510中，底部衬底表面被暴露于背面加工步骤，以便如上所述暴露盲通道并清除过量的衬底材料和绝缘层以及隔离衬底底部表面。在顶部和底部表面处必须小心留下跨越整个通道表面的金属，以便将空洞保留在其中。
图6A-6F示出了根据图5的工艺流程加工具有穿透通道的载体的各个步骤得到的结构。在图6A中，盲通道被腐蚀在衬底604中。绝缘层603被形成在图6B结构的盲通道中。然后进行环状填充，以便沿通道的暴露绝缘表面提供金属615，从而产生图6C的结构。如图6D所示，密封或抛光步骤在通道的顶部表面处提供了额外的金属625，与金属615相接触并将空洞620密封在其中。如图6E所示，进行了整平，以便清除过量的金属并暴露顶部表面处的衬底604和金属通道。如上所述，IC电路或元件可以被制造在顶部表面上。最后，如图6F所示，结构的底部被暴露于背面加工步骤，以便清除通道底部处的过量衬底材料和绝缘层，同时在通道底部处留下金属。
图2C的结构包含衬底234，其中穿透通道各包含绝缘材料的环状环233，其中排列包含通道金属(例如铜)的同心圆235、内绝缘环236、以及衬底材料的核心柱230。其不同于前述Gaul专利的同轴穿透通道之处在于核心柱是绝缘体或半导体且不承载电信号。核心柱不接触载体顶部或底部上的IC电路。此柱实际上是一个空心波导，甚至能够被用来通过硅衬底导光。衬底材料的内核必须与外侧衬底材料热匹配和模量匹配，从而减小整个通道结构对衬底的机械作用。
图7是根据本发明第三实施方案的制造图2C所示具有穿透通道的载体的代表性工艺流程的流程图。在步骤700中，盲通道被腐蚀进衬底中，深度为最终产品中穿透通道所希望的深度。通道被腐蚀成图形，从而各为保留为通道核心的衬底材料柱周围腐蚀的厚度为大约1/10-1/5通道直径的环状通道。在步骤702中，最好借助于对硅进行氧化以形成外侧壁和核心柱侧壁二者上的薄氧化硅层(见以上)来隔离盲通道的侧壁。然后在步骤704中，用所希望的导电材料过量填充环状通道。然后在步骤708中，结构的顶部被整平，以便清除顶部表面处过量的金属并暴露通道的环状金属环之间的衬底。如上所述，IC电路或元件可以被制造在顶部表面上。最后，在步骤710中，底部衬底表面被暴露于背面加工步骤，以便暴露盲通道并清除过量的衬底材料和绝缘层。
图8A-8E示出了根据图7工艺流程的具有穿透通道的载体加工各个步骤得到的结构。在图7A中，环形通道被腐蚀在衬底704中。绝缘层703被形成在图7B结构的环形通道的侧壁上。然后，进行环状物填充，以便沿孔暴露的绝缘表面提供金属715，来完全填充此通道并产生图7C的结构。如图7D所示，进行了整平，以便清除过量的金属并暴露顶部表面处的衬底704和环形金属通道。如上所述，IC电路或元件可以被制造在顶部表面上，要小心接触导电的环状物。最后，如图7E所示，结构的底部被暴露于背面加工步骤，以便清除通道底部处的过量衬底材料和绝缘层。
图2D的结构包含衬底244，它具有被环形绝缘环243环绕的金属-陶瓷核心245的孔。金属-陶瓷被选择为具有通道衬底材料CTE紧密匹配的热膨胀系数以及其模量接近或小于衬底模量，具有足够的多孔性来降低有效模量和泊松比。适用材料的例子包括硅衬底中被氧化硅或SiO2/Si3N4绝缘层环绕的铜堇青石金属-陶瓷。有兴趣的其它材料可以是其它的低CTE材料，诸如但不局限于玻璃陶瓷、β锂霞石、顽辉石、镁橄榄石、麻来石、锆石、以及熔融氧化硅。除了铜之外，还有诸如金和银之类的金属由于其优异的导电性而可以是适用的侯选导体。此外，上述金属的合金以及Cu-Ni之类的固溶体合金是有兴趣的。
适用填充材料的另一例子由涂敷有诸如铜的偶联金属薄层的低CTE核心材料的细小颗粒组成。低CTE核心可以由从诸如钼、钨、或殷钢之类的低CTE金属或合金到诸如二氧化硅、硅、以及碳化硅之类的非金属的各种材料组成。涂敷材料必须由导电的金属组成，且应该能够在与已经制作在晶片上的其它结构兼容的温度下形成金属化连接。铜由于是高度导电的，并能够利用明显地低于其熔点的温度下的铜表面扩散而形成连接，因而是特别可取的材料。诸如薄的焊料层之类的其它金属或合金也是适用的。
而且，具有相同的外层(连接金属)但不同的核心的颗粒的异质混合物能够被有利地利用。例如，铜涂敷的钨的混合物(Cu/W)能够与铜涂敷的二氧化硅(Cu/SiO2)混合。与单独的(Cu/W)CTE(这相对于单独的铜已经是低CTE)相比，这一组合可以降低平均CTE，同时保持足够的Cu/W以确保优异的导电性以及确保所有外壳之间的机械和电学连接。此外，在某些情况下混合具有不相似的外层的颗粒可能是有利的。例如，可以用金属A和B来涂敷二种颗粒类型，当它们接触并适度加热时，能够形成低熔点的AB共熔体。
计算表明，若如铜涂敷的二氧化硅的情况那样，单独的外层是对导电性的唯一贡献者，则大于2000埃的涂层对于导电性是不可取的。对于具有导电核心的颗粒，铜外层的厚度应该尽可能薄，以便保持净CTE低，同时保持良好的连接特性。
图9是用来制造图2D结构的代表性流程图。在步骤900中，盲通道被腐蚀到衬底中。在步骤902中，如上所述，典型地借助于将衬底暴露于氧化气氛或PECVD等，沿盲通道的暴露表面形成绝缘层。然后，用金属-陶瓷填充其余的通道体积。如所示，可以在步骤904中将金属-陶瓷粘胶扩展在各个绝缘的通道中，随之以烧结步骤，以便固化通道填充。为了清除过量的粘胶覆盖层和颗粒残留物，开发了一种4阶段清洁方法，它包括第一冲洗步骤、第一粗擦步骤、第二精擦步骤、以及甩干步骤。在2003年11月3日提交的题为”Method andApparatus for Filling Vias”的单独专利申请No.10/700327(YOR920030196US1)中，描述了用来将粘胶涂敷到盲通道中的设备和方法的细节，此处将其列为参考。氮或惰性气氛或真空中的低温烘焙(100-200℃之间)，可以在高温烧结开始之前被用来驱散粘胶中的挥发组分。此低温步骤可以被裁剪成允许粘胶化合物可控的收缩，从而提供了采用多个填充步骤来得到填充的精确水平即可控的凹陷的可能性。400℃-大约900℃之间的多步骤烧结能够被用于各种气氛(包括氮或以形成气体终止的蒸汽)，以便在较低的温度下得到任何有机组分的完全烧蚀，并在较高的温度下得到任何氧化物的完全还原以及金属颗粒的良好连接。这将导致多孔堇青石/玻璃相中金属颗粒的连接的网络。步骤908中的整平将清除任何过量的导电材料，步骤910中的背面加工将暴露穿透通道。图10A-10E示出了根据图9工艺流程加工具有穿透通道的载体各个步骤得到的结构。在图10A中，通道被腐蚀在衬底1004中。绝缘层1003被形成在图10B结构的通道的侧壁上。然后进行填充，以便沿通道的暴露的绝缘表面提供金属-陶瓷1015，从而完全填充通道，并产生图10C的结构。如图10D所示，进行了整平，以便清除过量的金属，并暴露顶部表面处的衬底1004和金属通道。如上所述，可以增加IC电路或元件。必须特别小心对金属-陶瓷填充的穿透通道的顶部表面形成电接触。
最后，如图9E所示，结构的底部被暴露于研磨和抛光和腐蚀，以便清除过量的衬底材料，然后将绝缘层附加到暴露的硅衬底，随后，用选择性抛光方法仅仅清除凸出的通道底部上的绝缘体。
确保对部分地镀敷的穿透通道表面的良好电接触的一种有效方法是如图11A-11C所示在穿透通道的顶部周围腐蚀一个直径适当地更大的浅的同心颈圈。这种结构增加了一个掩蔽步骤，但只要颈圈深度被设定为不大于侧壁的镀敷厚度，就大幅度提高了获得对后续布线层的良好接触的机会。在最后的整平过程中，颈圈实际上使图11C的环状物1115向外延伸，提供了在其上降落接触通道的更大的占据表面，同时从那里填充为最复杂的深通道中心区域进一步清除掉这些接触。
上述的填充材料和加工可以被裁剪，以便留下具有人为多孔的内部结构和/或填充材料表面与通道顶部之间具有受控凹陷的被填充的通道。在通道整平步骤之前，人为多孔和/或凹陷的表面必须被有效地覆盖并密封，以便衬底的后续加工能够进行。各种金属和淀积方法能够被用来有效地密封和覆盖这种通道，包括但不局限于钨、钽、铜。淀积方法可以包括溅射、等离子体射流淀积、热CVD或激光辅助CVD、熔体、金属渗入通道毛细管作用、或焊料成块。帽的厚度可以依赖于表面多孔的尺寸和/或凹陷的深度而在大约0.5-10微米之间变化。在溅射或射流淀积铜的情况下，在最后的整平之前，于500℃以上的温度下对金属进行后退火以确保良好的多孔密封，是特别有用的。可以用对覆盖金属的标准炉子退火或电炉退火，或用激光辅助的局部加热，来达到此退火。
用来对被填充的多孔通道进行金属覆盖的一种变通方法是使用绝缘体。对于通过载体的电连接不指望通道填充的部分地镀敷的通道，这是特别可行的。于是能够采用各种高温(高于或大约等于400℃)稳定的绝缘材料，包括但不局限于二氧化硅、氮化硅、氮氧化硅、陶瓷、或高温聚合物。可以用热激活的或等离子体增强的CVD、溅射、或微电子领域熟知的其它这种技术、以及等离子体射流淀积，来淀积无机材料。2003年10月17日提交的题为”Silicon Chip Carrier withThrough-Vias Using Laser Assisted CVD of Conductor”的共同悬而未决的专利申请No.＿＿＿＿＿，提供了各种技术，此处被列为参考。光刻可以被用来从场区清除绝缘体，仅仅在通道表面上留下绝缘体，以便密封多孔和/或填充任何凹陷。用CMP来完成覆盖之后的最终表面整平，以便暴露部分地镀敷的通道侧壁顶部表面，或整平到上方形成到深孔的电连接所需绝缘体厚度的水平。
如图12A-12C的1220所示，包括但不局限于聚酰亚胺或光敏聚酰亚胺(PSPI)的高温聚合物，可以从溶液被甩涂、层叠、或气相淀积到衬底1204的表面上，使穿透通道包括绝缘的通道衬里1203、导电材料1215、以及通道填充1210。利用适当的粘滞性和表面张力性质，液态聚酰亚胺前体可以不明显地渗透进入到多孔通道中，从而极大地保留了所述通道的热学性能。为了协助场区过量聚合物的清除，负性或正性PSPI被曝光和显影，以便如图12B所示清除不需要的材料。修饰抛光可以被用来进一步改善表面的平整度。绝缘体覆盖之后的电连接在部分地镀敷的通道侧壁处被完成，或如图12C中1225所示，可以淀积导电的帽，以便电连接通道侧壁。
本发明的所有实施方案提供了有效CTE和模量数值比纯金属或金属化合物孔更紧密匹配于衬底材料的CTE和模量的导电穿透通道。某些还具有减小了的泊松比。最佳的情况是，完成了的支持衬底具有300微米的厚度，通道的高宽比小于或等于4∶1，致使穿透通道的直径必须大于或大约等于75微米。虽然参照几个优选实施方案已经描述了本发明，但应该理解的是，可以进行各种修正而不偏离所附权利要求所述的本发明的构思和范围。
权利要求
1.一种半导体载体结构，它包含半导体衬底，它包含具有第一热膨胀系数和第一弹性模量的衬底材料；所述半导体衬底中的至少一个穿透通道，其中，各个所述穿透通道被导电结构填充，此导电结构具有小于或基本上等于第一热膨胀系数的第二热膨胀系数以及小于或等于第一弹性模量的第二弹性模量。
2.权利要求1的半导体载体结构，其中，所述导电结构包含金属-陶瓷复合物。
3.权利要求2的半导体载体结构，其中，所述金属-陶瓷复合物包含具有CTE匹配的陶瓷的金属导电材料。
4.权利要求3的半导体载体结构，其中，所述CTE匹配的陶瓷选自堇青石、硅酸盐基玻璃、玻璃陶瓷、氧化铝、麻来石、镁橄榄石、蓝宝石。
5.权利要求2的半导体载体结构，其中，所述金属陶瓷复合物由金属涂敷的粉末悬浮物组成。
6.权利要求5的半导体载体结构，其中，所述金属涂敷的粉末悬浮物选自硼硅酸盐玻璃、CSVP、铜涂敷的钨、钽、碳化硅、二氧化硅、镍/钛合金、硅、氧化锆钨、银涂敷的钨、金涂敷的钨、涂敷在钨核心上铜外壳上的金、Au/Ti/Cu/W、Au/Cr/Ni/W、Au/Ti/Ni/Mo、Au/Ti/Cu/Si、以及Au/Cr/Cu/ZrW2O8。
7.权利要求1的半导体载体结构，其中，所述各个导电结构包含沿所述通通道侧壁排列成环形的第一导电通道材料，并具有包含第二通道材料的核心结构。
8.权利要求7的半导体载体结构，其中，所述第二通道材料包含绝缘材料。
9.权利要求7的半导体载体结构，其中，所述第二通道材料包含导电材料。
10.权利要求7的半导体载体结构，其中，所述第二通道材料包含所述衬底材料。
11.权利要求7的半导体载体结构，其中，所述第二通道材料选自聚酰亚胺、thermid、KJ、光敏聚酰亚胺、SiLK、或其它高温聚合物。
12.权利要求7的半导体载体结构，其中，所述第二通道材料包含具有第三热膨胀系数的材料，此第三热膨胀系数小于或大约等于所述第一热膨胀系数。
13.权利要求7的半导体载体结构，其中，所述第二通道材料包含硅酸盐玻璃。
14.权利要求7的半导体载体结构，其中，所述第二通道材料包含氧化硅或硅酸盐玻璃填充的高温聚合物。
15.权利要求7的半导体载体结构，其中，所述第二通道材料包含填充有真空或气体的密封空洞。
16.权利要求2的半导体载体结构，其中，所述衬底材料选自硅、硅酸盐玻璃、氧化铝、麻来石、镁橄榄石、蓝宝石、砷化镓、磷化镓、氮化铝、玻璃陶瓷、碳化硅、氧化铍、或玻璃纤维渗透的高温聚合物。
17.权利要求1的半导体载体结构，其中，所述导电结构包含低CTE金属核心的金属粉末。
18.权利要求1的半导体载体结构，其中，所述导电结构包含低CTE绝缘核心、金属涂敷的粉末。
19.权利要求1的半导体载体结构，其中，所述导电结构包含具有不同核心和外壳材料的颗粒混合物。
20.权利要求1的半导体载体结构，其中，所述导电结构的顶部表面包含不可渗透的固体金属或绝缘帽之一。
21.权利要求20的半导体载体结构，其中，所述绝缘帽包括甩涂的高温聚合物核心。
22.权利要求20的半导体载体结构，其中，绝缘帽包括高温聚合物膜的叠层。
23.权利要求1的半导体载体结构，还包含所述衬底与所述导电结构之间沿各个所述穿透通道侧壁排列的绝缘层。
24.权利要求1的半导体载体结构，还包含邻近所述至少一个穿透通道的衬底底部表面上的绝缘层。
25.权利要求1的半导体载体结构，其中，所述第二热膨胀系数小于大约8ppm/℃，且其中所述第二弹性模量小于或等于170GPa。
26.一种用来在半导体衬底中制造半导体载体衬底的方法，此半导体衬底包含具有第一热膨胀系数和第一弹性模量的衬底材料，此方法包含下列步骤将多个盲通道从所述半导体衬底的顶部表面腐蚀到小于所述半导体衬底厚度的深度；在所述盲通道的暴露表面上提供绝缘层；在各个所述多个盲通道中产生导电结构，所述导电结构具有小于或基本上等于所述第一热膨胀系数的第二热膨胀系数以及小于或等于第一弹性模量的第二弹性模量。
27.权利要求26的方法，还包含在至少顶部表面和底部表面之一上产生至少集成电路、布线、以及元件之一。
28.权利要求26的方法，还包含将所述集成电路、布线、或元件电接触到所述穿透通道。
29.权利要求26的方法，还包含借助于从所述衬底结构底部清除衬底材料以及借助于在所述盲通道底部处清除所述绝缘层而暴露各个所述导电结构的底部。
30.权利要求26的方法，其中，孔的腐蚀是一种高速过程，此过程包括交替以0-100℃，更优选为50℃的衬底温度执行的腐蚀和淀积步骤。
31.权利要求29的方法，其中，所述暴露包含机械背面研磨和抛光过程。
32.权利要求29的方法，其中，所述暴露包含下列步骤用研磨和抛光方法，清除背面的体硅；以及用选择性湿法腐蚀方法，使硅表面凹陷低于通道底部。
34.权利要求29的方法，还包含用共形绝缘体淀积对暴露的硅进行钝化。
35.权利要求34的方法，还包含用CMP方法暴露通道底部的导电表面。
36.权利要求26的方法，还包含整平所述半导体载体结构的顶部以便清除排列在衬底顶部表面上的任何导电材料。
37.权利要求26的方法，其中，所述产生导电结构包含将金属-陶瓷排列在所述穿透通道中。
38.权利要求37的方法，其中，所述排列金属-陶瓷包含下列步骤用高载荷的金属-陶瓷悬浮物/粘胶填充所述盲通道孔；以及对所述结构进行加热，以便提供连续的传导网络和赋予机械完整性。
39.权利要求26的方法，其中，所述衬底是硅，且其中，所述提供绝缘层包含暴露所述衬底来钝化，以便在衬底与所述导电结构之间沿各个所述穿透通道的侧壁提供绝缘材料。
40.权利要求26的方法，其中，所述产生导电结构包含下列步骤提供包含内通道材料的核心结构；以及在所述核心结构周围，将导电通道材料排列成环形。
41.权利要求26的方法，其中，所述产生导电结构包含下列步骤在所述绝缘层上，将第一导电通道材料排列成环形，以便提供具有其余内通道体积的环形导电环；以及用热膨胀系数小于所述第一热膨胀系数的第二通道材料，填充所述其余内通道体积。
42.权利要求26的方法，其中，所述腐蚀包含腐蚀所述盲通道的环形环，以便提供所述衬底材料的核心结构，且其中，所述产生导电结构包含将导电材料排列在所述环形环中。
43.权利要求26的方法，其中，产生导电结构包含下列步骤沿各个所述盲通道的绝缘表面，将导电通道材料排列成环形；以及在与所述导电通道材料电接触的所述盲通道的表面处，抛光导电通道表面材料，从而将空气/气体/真空/气氛密封在所述通道孔内。
全文摘要
一种载体结构和用来制造具有穿透通道的载体结构的方法，各个穿透通道具有导电结构，其有效热膨胀系数小于或紧密匹配于衬底，且有效弹性模量小于或紧密匹配于衬底。此导电结构可以包括不同的材料同心地排列在其中的同心通道填充区、导电材料的环形环所环绕的衬底材料的核心、导电材料的环形环所环绕的CTE匹配的不导电材料的核心、具有低CTE内空洞的导电通道、或诸如已经被烧结或熔融的金属－陶瓷粘胶之类的导电复合物材料的完全填充。
文档编号H01L21/48GK1684256SQ200410090600
公开日2005年10月19日 申请日期2004年11月5日 优先权日2003年12月5日
发明者丹尼尔·查尔斯·艾德尔斯坦, 保罗·斯蒂芬·安德雷, 利纳·帕维基·布奇沃尔特, 约翰·阿尔弗雷德·卡塞, 谢里夫·A·高马, 雷蒙德·R·霍尔顿, 加雷斯·杰奥弗雷·修加姆, 迈克尔·怀恩·雷恩, 刘小虎, 奇拉克·苏利亚康特·帕特尔, 埃德蒙德·尤利斯·斯普罗吉斯, 迈克雷·雷格·斯廷, 布赖恩·理查德·桑德罗夫, 曾康怡, 乔治·弗雷德里克·沃克尔 申请人:国际商业机器公司