专利名称：沟槽式电容器及其制造工艺的利记博彩app
技术领域：
本发明涉及一种沟槽式电容器及其制造工艺，特别涉及一种利用粗糙多晶硅来增加内金属电极层与介电层的间的有效接触表面积，以获得较大电容器荷电量的的沟槽式电容器及其制造工艺。
背景技术：
内存(DRAM)数组内的每个单元胞，是由一颗N型晶体管(NMOS)与一电容器所组成。其中，晶体管负责该组DRAM单元胞的开关动作，而电容器则是用以储存电荷，也就是用来储存资料数据。因此，如果能够在电容器内储存更多的电荷，当我们欲进行读取资料时，1与0的讯号差异度将越大，使得资料判读时，不论是速度方面或准确性方面，都会越快越好，此外，当电容器所能储存的电荷数量越多，对电容器进行再补充的频率可大幅度的减少，换言的，随着集成电路技术进入深次微米的时代，组件尺寸越作越小，工艺的步骤也愈来愈复杂，例如MOSFET组件中的栅极氧化层由原先的几百埃降至四十埃左右，在这趋势下，电容器如何在缩小尺寸的情况下，如何有效的增进它的荷电能力，成了技术开发上的主要目标。
以现在绝大多数的沟槽式电容器为例，如图1所示，它首先在一半导体基底10上形成多个沟槽12，然后由一硅内电极层14、一介电层16以及一填满该沟槽的的金属或多晶硅层作为外电极层18即完成整个电容器的结构，但这样的结构无法提供足够的储存电荷有效面积，因此导致速度方面或准确性方面品质较低。
因此本发明针对上诉问题提出一种沟槽式电容器及与工艺，来改善上述缺点。
发明内容
本发明的主要目的，在于提供一种沟槽式电容器及其制造工艺，其利用粗糙多晶硅具有较高表面积的特性，在不增加沟槽占据整个布局设计的比例前提下，有效的增加内电极层与介电层的间的有效接触表面积，使整个电容所能够储存的电荷量大幅度增加。
本发明的另一目的，在于提供一种沟槽式电容器及其制造工艺，其能够有效地增加内存储存资料数据判读时的速度和准确性。
本发明的再一目的，在于提供一种沟槽式电容器及其制造工艺，其能够大幅度减少对电容器进行再补充的频率。
本发明的一种技术方案为一种沟槽式电容器，其包括有一半导体基底，其内具有数个沟槽；一位于沟槽壁上的内电极层；一位内电极层上的粗糙多晶硅层；一形成于粗糙多晶硅层表面的的介电层；一形成于介电层上并填满沟槽的外电极层。
本发明的另一的技术方案为一种沟槽式电容器制造工艺，其包括下列步骤提供一半导体基底，其内是形成有多个沟槽；接着，在沟槽壁上形成一内电极层，的后在内电极层上形成一粗糙多晶硅层，在粗糙多晶硅层上形成一介电层，以及最后在介电层上形成一填满沟槽的外电极层。
综上所述，本发明为一种沟槽式电容器及其制造工艺，其是利用具较高表面积的粗糙多晶硅来大幅度的提升储存电荷有效面积，进而增进内存运作的速度与准确度，并降低对电容器进行再补充的频率。
以下结合较佳实施例及附图进一步说明本发明的结构特征及其有益效果。
图1是通常沟槽式电容的结构剖视图。
图2是本发明的较佳实施例的结构剖视图。
图3至图6是为本发明的一实施例示意图，它是用来说明该实施例的制造工艺步骤。
标号说明10半导体基底12沟槽14内电极层16介电层18外电极层20半导体基底22沟槽24内电极层26粗糙多晶硅层28介电层30外电极层具体实施方式
本发明为一种沟槽式电容器及其制造工艺，利用具较大表面积的粗糙多晶硅来增加电容所能能够储存的电荷量，以有效降低增加内存储存资料数据判读时的速度方面与准确性。
本发明提供一种沟槽式电容器，如图2所示，其包括有一半导体基底20，其上具有数个沟槽结构22，一位于沟槽侧壁上的内电极层24，一位于内电极层24上的粗糙多晶硅层26，一位于粗糙多晶硅层上的介电层28，一位于介电层上且填满沟槽的外电极层30。
现就上述图2所示的结构来说明本发明的的制造工艺，在此仅针对本发明的的沟槽式电容器的工艺部分进行说明，不对隔离结构、栅极结构的工艺部分进行详述。
请参阅图3至图6，为本发明的一较佳实施例，在制作沟槽式电容器结构的各步骤构造剖视图；如图所示，本发明的制造方法包括有下列步骤首先如图3所示，在一半导体基底20上形成数个沟槽22。
接着，请参阅图4，开始进行内电极层工艺，对经刻蚀所形成的沟槽22的四周壁(trenchwall)利用多角度离子植入法或是热扩散法进行高浓度的掺杂，使沟槽22的四周壁的硅转成可以导通电的储存节电极(storage Node electrode)以作为一内电极层24，接着，如图5所示，利用化学气相沉积法在内电极层上沉积一粗糙多晶硅层26，其中该粗糙多晶硅层可以通过选择温度介于570℃～590℃的间来进行多晶硅的沉积而获得。
如图6所示，再在粗糙多晶硅层26上形成一介电层28，该介电层28的材质可以为氮化硅(Si3N4)、或者为一氮化硅层搭配一二氧化硅层的方式，当然也可以是其它高介电常数值的介电材料，当介电层的材质为氮化硅时，为了维持介电层的介电常数可先以氢氟酸(HF)对粗糙多晶硅层进行刻蚀，以去除粗糙多晶硅层表面的氧化层，并且此一刻蚀工艺将使粗糙多晶硅层表面的粗糙度略微增加，然后在真空无氧的环境下将硅片送进炉管内进行化学气相沉积氮化硅，或者是直接在氮化硅沉积前先以氢气或氨通过化学反应将二氧化硅去除，来达到提升电容器介电值及品质目的。
然后，在介电层28上沉积一外电极层30，以填满沟槽22，其中外电极层30的材质可以为多晶硅或者是金属，接着可进行一化学机械研磨来移除在沟槽外多余的外电极层，以完成具高电容量的沟槽电容的工艺。
以上所述的实施例仅为了说明本发明的技术思想及特点，其目的在使本领域的普通技术人员能够了解本发明的内容并据以实施，本专利的范围并不仅局限于上述具体实施例，即凡依本发明所揭示的精神所作的同等变化或修饰，仍涵盖在本发明的保护范围内。
权利要求
1.一种沟槽式电容器的制造工艺，其包括下列步骤提供一半导体基底，其内是形成有多个沟槽；在该沟槽内形成一内电极层；在该内电极层上形成一粗糙多晶硅层；在该粗超多晶硅层上形成一介电层；以及在该介电层上形成一外电极层，以填满该沟槽。
2.根据权利要求1所述的沟槽式电容器的制造工艺，其特征在于所述内电极层是对该沟槽壁进行高浓度掺杂而获得。
3.根掘权利要求1所述的沟槽式电容器的制造工艺，其特征在于所述介电层包含有一氮化硅层与一二氧化硅层。
4.根据权利要求1所述的沟槽式电容器的制造工艺，其特征在于所述介电层的材质为二氧化硅。
5.根据权利要求1所述的沟槽式电容器的制造工艺，其特征在于所述粗糙多晶硅层是为利用化学沉积法制得。
6.根掘权利要求1所述的沟槽式电容器的制造工艺，其特征在于所述外电极层为金属层或多晶硅层。
7.一种沟槽式电容器，其包括有一半导体基底，其内具有数个沟槽；其特征在于还包括有一位于所述沟槽壁上的内电极层；一位于所述内电极层上的粗糙多晶硅层，位于所述粗超多晶硅层上的一介电层；以及一位于该介电层上的外电极层。
8.根据权利要求1所述的沟槽式电容器，其特征在于所述介电层包含有一氮化硅层与一二氧化硅层。
9.根据权利要求1所述的沟槽式电容器，其特征在于所述介电层的材质为二氧化硅。
10.据权利要求1所述的沟槽式电容器，其特征在于所述外电极层为金属层或多晶硅层。
全文摘要
本发明提供一种沟槽式电容器及其制造工艺，它利用在内电极层外形成一粗糙多晶硅层，接着，再形成一介电层覆盖在粗糙多晶硅层上，再填入外电极层，本发明是利用粗糙多晶硅层具有较大表面积的特性，使得介电层与内电极层间的接触面积大幅度上升，以增加电容器的电荷量。
文档编号H01L21/822GK1787173SQ20041008924
公开日2006年6月14日 申请日期2004年12月8日 优先权日2004年12月8日
发明者蔡南雄 申请人:上海宏力半导体制造有限公司