专利名称：一种电子熔线及形成该电子熔线的制造方法
技术领域：
本发明是有关于一种适用于电子熔线(electrical fuse)的系统与方法，特别是一种有关于运用于半导体元件的电子熔线的系统与方法。
背景技术：
熔线(fuse)通常用于提供集成电路预留空间与编写功能。为增加集成电路例如存储芯片的良率，存储芯片通常包含预留存储单元(redundant memory cells)。假如发现存储电路有缺损或者不需要时，熔断此一熔线以活化或撤除预留存储单元。另一种经常性做法是运用熔线为特定的应用或特定的客户编辑或客制集成电路。依照此一方式可以建构相同的芯片同时在建构完成之后透过熔线的模块化为特定客户提供客制，以节省建构成本。
典型的熔线包含一可导电的连结桥，熔断或破坏此一连结桥可以阻断电流。一种别的熔线型态，可导电的连结桥是由金属，例如铝或者铜所形成，并且可以由雷射熔断熔线。然而，使用雷射需要复杂的制程以及昂贵的雷射机器。
另一型态的熔线，包含电子熔线的使用，在一定且充足的时间内于选定的熔线中通过足量的电流，此一熔线会被熔断并改变连结桥的电性，一般而言这样会增加连结桥的电阻。熔线的一般设计包含以一薄层熔线连结桥相互连接的一个阴极与一个阳极。此一结构通常由掺杂的多晶硅或具有金属硅化物的不掺杂/掺杂的多晶硅所组成。
为了熔断熔线，运用大量的电流于连结桥上造成高度电流集中或电流拥挤的现象，造成位于此一连结桥上的熔线尺寸缩小。电流拥挤现象会造成金属硅化物聚集或连结桥的熔化，导致此一连结桥的电阻增加。使用一感测电路可以感测此一连结电阻的增加量。
为降低熔断熔线所需的电流与时间，进一步将p-n接合二极管与金属硅化物层合并。在典型的设计中，阴极、阳极以及熔线连结桥都由多晶硅材质所组成。此一熔线的阴极掺杂p型杂质，而熔线的阳极与连结桥则掺杂n型杂质。p型阴极以及n型连结桥的接合形成了一个p-n接合二极管。此一p-n接合二极管表面的多晶硅为金属硅化物。
为熔断此一熔线，以阴极为负偏压，阳极为正偏压形成逆向偏压运用在p-n接合二极管上。由于p-n接合二极管无法容许电流流入此一结构，电流会流经金属硅化物层。而出现于p-n接合二极管上金属硅化物层电内的电流拥挤现象会造成金属硅化物位移或连结桥的熔化，因而熔断熔线。因此此一连结桥为高电阻信道并容许感测电路测定熔线的熔化状态。
发明内容
本发明的提供一具有p-n接合二极管的电子熔线，可以解决或避免以上所述的问题，并且具有技术上的优势。
根据本发明的电子熔线包括一个阴极、一个阳极以及一个或多个导通阴极与阳极的连结桥，而每一个连结桥都具有一个第一部分与一个第二部分。以第一杂质掺杂阴极与第一部分，并以第二杂质掺杂阳极与第二部分。第一杂质较佳为p型杂质，而第二杂质较佳为n型杂质。在连结桥上的接合点形成一个或多个p-n接合二极管，在此一接合点上，一部分的连结桥掺杂第一杂质，而一部分的连结桥掺杂第二杂质。形成一导电层，例如金属硅化物于此一p-n接合二极管上。并形成一个或多个接触窗并提供阴极与阳极的电子连结。
根据本发明另提供一个形成电子熔线的方法。形成一熔线较佳为多晶硅材质，此熔线具有一个阴极与一个阳极以及一个或多个导通阴极与阳极的连结桥，而每一个连结桥都具有一个第一部分与一个第二部分。执行第一个掺杂制程将第一杂质掺杂入阴极与连结桥的第一部分。执行第二个掺杂制程将第二杂质掺杂入阳极与连结桥的第二部分。在连结桥的接合点上形成一个或多个p-n接合二极管，在此一接合点上，一部分的连结桥掺杂第一杂质，而一部分的连结桥掺杂第二杂质。形成一导电层，例如金属硅化物于此一p-n接合二极管上。并形成一个或多个接触窗以提供阴极与阳极电子连结。
图1a至图5b是根据本发明的一个实施例以建构一个具有n-p接合二极管的电子熔线，所绘示的各个制程的平面与剖面示意图；图6是绘示依一个按照图1a至图5b所建构且还未模块化前的熔线所相对应的电路图；图7是绘示一个按照图1a至图5b所建构已模块化后的熔线所相对应的电路图；图8是根据本发明的一个实施例所绘示的一个具有复式连结桥的电子熔线平面图，每一个连结桥都具有个别的n-p接合二极管；图9是根据本发明的一个实施例所绘示的一个与图8所绘示的熔线相对应的电路图；图10是根据本发明的一个实施例所绘示的一个具有复式n-p接合二极管与单一连结桥电子熔线的平面图；图11是根据本发明的一个实施例所绘示的一个与图10所绘示的熔线相对应的电路图；
图12是根据本发明的一个实施例所绘示的一个具有复式连结桥的电子熔线平面图，每一个连结桥都具有个别的n-p接合二极管；图13是根据本发明的一个实施例所绘示的一个与图12所绘示的熔线相对应的电路图；图14是根据本发明的一个实施例所绘示的一个阴极与阳极阵列图。
符号说明100晶片110基材112多晶硅层126第一掩膜层120、210、310、410、510阴极122、212、312、412、510阳极124、314、414连结桥128第二掩膜层130缺乏区132金属硅化物层214复式连结桥520接触窗610p-n接合二极管612电阻器具体实施方式
以下所述为本发明的较佳实施例细节，读者必须了解本发明所提供的许多观念都可以在许多不同的特定背景中加以实现。目前所探讨的特定实施例仅描述达成本发明的一个特定方法，并非用以限定本发明的范围。
以下将分别描述本发明在不同的背景所产生的较佳实施例，也就是说，一个电子熔线可以具有一个或多个连结桥，而每一个连结桥可以具有一个或多个p-n接合二极管。阴极与阳极对称并且大小几乎相等，连结桥则为一直线。然而本发明也可以运用于其它不同形状、大小与组态的熔线结构中。
图1a至图5b是根据本发明的一个实施例所绘示的一个用以形成单一连结桥熔线结构的方法。此一方法由图1a至图1b开始，图1a为晶片100的平面图，而图1b则是以标示在图1a上的x轴为切线所作的晶片100剖面图。晶片100包含一个具有多晶硅层112的基材110，此一多晶硅层112形层于形成于基材110之上。基材110较佳为硅基材，一般而研为未掺杂但也可以是具有轻微的掺杂。其它材质如锗、石英、蓝宝石以及玻璃都可以选用作为基材110。基材110也可以是绝缘层上有硅的晶片。多晶硅层112的形成方式较佳为低压化学气相沉积或化学沉积技术，其厚度范围大约小于2,500。
图2a与图2b是绘示位于图1a至图1b所绘示的晶片100之上的多晶硅层112(图1a-图1b)被图案化以形成一个阴极120、一个阳极122以及一个阴极120与阳极122之间的连结桥124之后的结构示意图。图2a为平面2b则是以标示在2a图上的x轴为切线所作的剖面图。多晶硅层112(图1a-图1b)可以使用习知的微影技术加以图案化。一般而言微影技术包括沉积一个光阻材料(未绘示)，用来做为掩膜、曝光、显影使部分的多晶硅层112暴露出来。余留的光阻材料将可以保护位于下方的材质免于被接下来的蚀刻制程所蚀刻。在一个较佳的实施例中，图案化光阻材料以决定熔线的形状，如图2a所绘示。
运用并图案化光阻材料之后，执行一个蚀刻制程，例如干式或湿式蚀刻、等向性或非等向性蚀刻，较佳为干式非等向性蚀刻，以形成阴极120、阳极122以及连结桥124。一般而言，阴极120与阳极122是较宽的两个区域以较窄的连结桥124相互连结。阴极与阳极较佳为相互对称。
阴极120阳极122以及连结桥124的形状与尺寸也可以不同。在图2b所绘示的一个较佳实施例中，阴极120阳极122以及连结桥124的形状为矩形。在其它的实施例中，任一或全部的阴极120、阳极122以及连结桥124可以有不同的形状与尺寸。例如，连结桥124可以是锯齿形、弧形、延长或缩短，诸如此类。另一方面，阴极120阳极122可以是椭圆形、圆形、扩大或缩小、对称或不对称，或者不同尺寸，诸如此类。
图3a至图3b是绘示图2a与图2b所绘示的晶片100的阳极122与部分的连结桥124经过掺杂之后的结构示意图。其中图3a是平面图，图3b则是以标示在图3a中的x轴为切线所作的剖面图。阳极122较佳为掺杂n型杂质，例如磷、氮、砷、锑，或其它类似材料，掺杂剂量大约为1E13到5E15atoms/cm2，使用能量范围大约为1到20KeV。掺杂的量可以依照个别设计与运用的要求加以修改，以创造出一个N+或一个N-区域。
为了防止阴极120和连结124剩余部分受到掺杂，在阴极120和连结桥124的剩余部分上方形成一个第一掩膜层126，以防止此区域遭到掺杂。第一掩膜层126较佳为光阻材料或是习知且常用的聚合物。在n型掺杂制程之后可以移除第一掩膜层126。
参照图4a至图4b，以p型掺质掺杂于阴极120以及连结桥124的剩余部分。如同上述阳极122的掺杂制程一样，形成一个第二掩膜层128，较佳为光阻材料或是其它聚合物，使阴极120以及连结桥124的剩余部分暴露出来用以保护阳极122以及接连桥124掺杂n型的部分。在一个较佳的实施例中阴极120与连结桥124剩余部分掺杂p型杂质，例如硼、铝、镓、铟、氟化硼，或类似材料，掺杂剂量大约为1E13到5E15atoms/cm2，使用能量范围大约为1到20KeV。掺杂的量可以依照个别设计与运用的要求加以修改，以创造出一个P+或一个P-区域。在完成掺杂之后，可以移除第二掩膜层128。值得注意的是在p型多晶硅与n型多晶硅的接合处会生成一个缺乏区130(如图4b所绘示)。
图5a至图5b是绘示在图4a与图4b所绘示的晶片100的阴极120、阳极122与连结桥124表面上形成一金属硅化物层132之后的结构示意图。其中图5a是平面图，图5b则是以标示在图5a中的x轴为切线所作的剖面图。金属硅化物层132较佳的形成方式为沉积一金属层并进行回火。可以使用包括钛、镍、钴、铂等金属分别形成包括硅化钛、硅化镍硅化钴、硅化铂的金属硅化物层132。也可以使用其它材料。在这个较佳的实施例中，金属硅化物层覆盖了整个如图5a至图5b所绘示的电子熔线的表面。
图6是绘示由上述制程所形成的熔线尚未模块化前相应的电路图。其中连结桥124是用一个p-n接合二极管610和电阻器612作代表。p-n接合二极管610是形成于掺杂的多晶硅内的p-n接合处，而电阻器612就是位于多晶硅表面的金属硅化物。假设按照惯例，电流从正极流向负极，p-n接合二极管610通常允许电流由阴极120(p型掺杂)流向阳极122(n型掺杂)。一个可模块化的晶体管614容许此一晶体管被模块化(例如，熔断)。
为熔断熔线，在p-n接合二极管610使用逆向偏压。由于p-n接合二极管610会阻挡电流流经多晶硅，因此电流受阻后会流经电阻器612，例如如图5b所绘示的金属硅化物层132。在电阻器上所产生的电流拥挤现象在金属硅化物层132造成金属硅化物缺乏，因而熔断熔线或者造成熔线处于一个高电阻状态。图7是绘示在图6熔断熔线之后的电路图。
图8是根据本发明的另一个实施例，绘示一具有复式连结桥214的电子熔线平面图，每一个连结桥都具有一个p-n接合二极管。图9是为图8所绘示的电子熔线所对应的电路图。如图8所绘示，复式连结桥214形成于一个阴极210和一个阳极212之间。建构如图8所绘示的多连结桥电子熔线可以参照使用图1a至图5b所述的制程。
当一个或多个连结桥因为制程变量失效时，此一复式连结桥214提供多余的连结桥。例如，在金属硅化物制程中的变量，可能造成位于连结桥上的金属硅化物层不完整，而可能造成高电阻。在这种情形下，一些连结桥可能在还未模块化之前就被熔断。由于具有复式连结桥214，假如还有剩余完好的连结桥，一个或多个连结桥的失效将不会造成熔线呈现熔断状态。
复式连结桥电子熔线的模块化将与单一连结桥电子熔线一样，在模块化之后位于p-n接合上方的金属硅化物会大量减少，因而在阴极210和阳极212之间造成高电阻。
图10是根据另一个实施例所绘示的一个具有多个p-n接合二极管的连结桥314的示意图。图11是为图10所绘示的电子熔线相对应的电路图。在此一情形之下，形成于阴极310与阳极312之间的连结桥314与前述的实施例相同，不同点在于一个复式p-n接合二极管形成于连结桥314之内。而复式p-n接合二极管可以增加模块化的效率。
图12与图13绘示另外一个实施例，其中阴极410与阳极412之间具有多个连结桥414，每一个连结桥中又具有一个复式的p-n接合二极管。这一个实施例包含了复式联结桥与复式p-n接合二极管两种实施例的优点。因此，在此一实施例中由复式连结桥提供了多余的连结桥，由连结桥上的复式p-n接合二极管增进模块化的效率。
图14是根据本发明的一个实施例所绘示的一个具有接触窗编排的一个阴极/阳极510的平面图。一般而言，接触窗520形成于一内层介电层(未绘示)之中，在阴极/阳极510与金属层(未绘示)之间提供导电通路。阴极/阳极510较佳为具有多个间触窗520，例如图14所绘示的接触窗阵列以减低接触窗电阻对熔线连结桥总电阻的贡献度。
虽然本文已经仔细描述了本发明的内容及其优势，读者必须了解任何形式的变化与代换都未超出本发明附录所揭示的本发明的精神与范畴。例如，本文所揭露的形状与型态可以被加以改变，同样的上述用来形成电子熔线的材料与制程也可以被替换。
再者本文之中个别实施例所揭露的制程、机器、制造手法、组成分以及所定义的方法步骤并非用以限制本发明的范围。熟悉此领域者当可运用本发明目前所揭露的制程、机器、制造手法、组成分以及方法步骤加以润饰或发展以达到与本发明的实施例相同的功能与结果。因此本发明的本发明将包含所有上述相关的制程、机器、制造手法、组成分以及方法步骤。
权利要求
1.一种电子熔线，其特征在于所述电子熔线包含一阴极，该阴极掺杂第一导电型态的第一杂质；一阳极，该阳极掺杂第二导电型态的第二杂质；至少一个连结桥，该连结桥导通该阴极与该阳极，每一个该连结桥具有第一部分与第二部分，该第一部分被掺杂该第一杂质，该第二部分被掺杂该第二杂质，至少一个n-p接合二极管被形成于该第一部分与该第二部分之间的接合处；以及一导电层，该导电层盖过该n-p接合二极管。
2.根据权利要求1所述的电子熔线，其特征在于该第一杂质为一p型杂质，该第二杂质为一n型杂质。
3.根据权利要求1所述的电子熔线，其特征在于该导电层为一金属硅化物。
4.根据权利要求1所述的电子熔线，其特征在于该导电层厚度小于500。
5.根据权利要求1所述的电子熔线，其特征在于该导电层的材质选自于一群由硅化钛、硅化钴、硅化镍、硅化铂或其中的任意组合为基本组成元素的材质。
6.根据权利要求1所述的电子熔线，其特征在于该阴极、该阳极以及该连结桥是由多晶硅所组成。
7.根据权利要求1所述的电子熔线，其特征在于该阴极、该阳极以及该连结桥的厚度小于2,500。
8.根据权利要求1所述的电子熔线，其特征在于进一步包含至少一个接触窗电子连结到该阴极，以及包含至少一个接触窗电子连结到该阳极。
9.根据权利要求1所述的电子熔线，其特征在于进一步包括第一接触窗阵列，该第一接触窗阵列包括电子连结到该阴极的多个接触窗；以及进一步包括第二接触窗阵列，该第二接触窗阵列包括电子连结到该阳极的多个接触窗。
10.根据权利要求1所述的电子熔线，其特征在于该阴极与该阳极相互对称。
11.一种形成电子熔线的制造方法，所述形成电子熔线的制造方法包括形成一阴极与一阳极以及至少一个连结桥，该连结桥内连接该阴极与该阳极于一基材之上，每一个该连结桥都具有第一部分与第二部分；以第一杂质掺杂该阳极；以第一杂质掺杂该连结桥的该第一部分；以第二杂质掺杂该阴极；以第二杂质掺杂该连结桥的该第二部分；以及形成一导电层于该连结桥上，该导电层覆盖过该第一部分与该第二部分之间的接合处。
12.根据权利要求11所述的形成电子熔线的制造方法，该第一杂质为一p型杂质，该第二杂质为一n型杂质。
13.根据权利要求11所述的形成电子熔线的制造方法，该导电层为一金属硅化物。
14.根据权利要求11所述的形成电子熔线的制造方法，该导电层厚度小于500。
15.根据权利要求11所述的形成电子熔线的制造方法，该导电层的材质选自于一群由硅化钛、硅化钴、硅化镍、硅化铂或其中的任意组合为基本组成元素的材质。
16.根据权利要求11所述的形成电子熔线的制造方法，该阴极、该阳极以及该连结桥是由多晶硅所组成。
17.根据权利要求11所述的形成电子熔线的制造方法，该阴极、该阳极以及该连结桥的厚度小于2,500。
18.根据权利要求11所述的形成电子熔线的制造方法，进一步包含至少一个接触窗电子连结到该阴极，以及包含至少一个接触窗电子连结到该阳极。
19.根据权利要求11所述的形成电子熔线的制造方法，进一步包括第一接触窗阵列，该第一接触窗阵列包括电子连结到该阴极的多个接触窗；以及进一步包括第二接触窗阵列，该第二接触窗阵列包括电子连结到该阳极的多个接触窗。
20.根据权利要求11所述的形成电子熔线的制造方法，该阴极与该阳极相互对称。
全文摘要
本发明提供一种电子熔线及形成该电子熔线的制造方法。一个较佳的实施例包括一个阴极、一个阳极以及一个或多个形成于阴极与阳极之间的连结桥。以第一杂质掺杂于阴极以及邻接阴极的一部分连结桥，此一杂质较佳为p型杂质。以第二杂质掺杂于阳极以及邻接阳极的一部分连结桥，此一杂质较佳为n型杂质。在连结桥上第一杂质与第二杂质的接合处形成一个p－n结合二极管。在另一个实施例中，可以于各个连结桥之上形成复式的p－n结合二极管。可以形成一个或多个接触窗以提供阴极与阳极电子接触。
文档编号H01L23/52GK1674272SQ200410070388
公开日2005年9月28日 申请日期2004年8月2日 优先权日2004年3月23日
发明者吴显扬, 陈晞白 申请人:台湾积体电路制造股份有限公司