专利名称：测试半导体器件内的通孔中的残留物的测试结构的利记博彩app
技术领域：
本发明涉及半导体器件中的测试结构，特别涉及测试半导体器件内的通孔中的残留物的测试结构。
背景技术：
通过对半导体器件的烧毁故障样品和高温工作寿命(HTOL)测试故障样品的故障分析发现，半导体器件内的通孔区中的金属残留物是主要的故障机理之一。
当前通用的半导体器件测试结构中，由于相邻的金属线干扰测试结果，所以，没有合适的结构来测试通孔区中的金属残留物，无法确定通孔区中的金属残留物对半导体器件可靠性的影响。
实际上，通用的半导体器件测试结构不能通过确定通孔区中是否有金属残留物来评估产品的可靠性，只能用产品的可靠性来确定半导体器件内的通孔中是否存在金属残留物，因此，耗费的时间太长。
发明内容
为了克服现有半导体器件测试结构不能直接测试通孔区中存在的金属残留物的缺点，提出本发明。
发明的目的是，在半导体器件内设置一对指叉式梳形通孔链结构，用该结构能直接检测出通孔区中的残留物，使相邻金属线对测试结果的干扰减小到最小。通过直接检测半导体器件内通孔区中存在的金属残留物很容易地确定产品的可靠性。缩短了测试时间。降低了生产成本。
按照本发明的测试半导体器件内的通孔中的残留物的测试结构的一个技术方案，如图1所示，在半导体器件内设置一对指叉式梳形通孔链结构，其中包括用焊盘A连接的一组梳形通孔链结构，和用焊盘B连接的另一组梳形通孔链结构，每组梳形通孔链结构包括多条通孔链，两组梳形通孔链结构相互交叉排列构成一对指叉式梳形通孔链结构。图1所示的测试结构中的每条梳形通孔链由第一金属层(M1)、通孔层(Vial)和第二金属层(M2)构成。
检测通孔中的金属残留物时，焊盘A加电压，焊盘B接地，因此，在两个梳形通孔链之间产生电场，电场主要位于通孔区(Vial)。两个梳形通孔链之间存在金属残留物时，最大电场主要集中在金属残留物存在区，使有金属残留物的样品早于没有金属残留物的样品被击穿，因此，可以用扫描电压测试中击穿电压的大小或恒定电压测试中击穿时间的长短容易地判断出通孔区中是否存在金属残留物，和与金属残留物相关的样品的可靠性。
通过结合附图进行的以下描述可以更好地理解本发明目的和本发明的优点，附图是说明书的一个组成部分，附图与说明书的文字部分一起说明本发明的原理和特征，附图中显示出代表本发明原理和特征的实施例。其中，图1是半导体器件内设置的一对指叉式梳形通孔链结构的顶视图，其中，梳形通孔链结构包括第一金属层(M1)、有多个通孔的通孔层(Vial)和第二金属层(M2)；图2a是图1所示通孔链结构的第一部分，包括第一金属层(M1)和通孔层(Vial)；图2b是图1所示通孔链结构的第二部分，包括通孔层(Vial)和第二金属层(M2)；图3a是图2a中的圆圈部分的放大示意图，显示出按照设计规定的详细尺寸；图3b是图2b中的圆圈部分的放大示意图，显示出按照设计规定的详细尺寸；图4a是图1中梳形通孔链结构Y方向的剖视图；图4b是图1中梳形通孔链结构中通孔区(Vial)按图1中的箭头I指示的X方向的剖视图，显示出多孔(Vail)层中多个通孔按相对一致的位置设置；图4c是图1中梳形通孔链中非通孔区(Vial)按图1中的箭头II指示的X方向的剖视图，显示出第一金属层(M1)与第二金属层(M2)按相互交叉的位置设置；和图5是图1中两个梳形通孔链结构之间产生的电场示意图，实线箭头方向指示电场方向，剖视结构是图4b所显示的结构。标号说明M1a依照设计规定中第一金属层(M1)线宽的最小尺寸M1b依照设计规定中第一金属层(M1)间距的最小尺寸M1c第一金属层(M1)线宽大于5微米V1a依照设计规定中第一金属层(M1)尾端与通孔层(Vial)的最小距离V1b依照设计规定中第一金属层(M1)边缘与通孔层(Vial)的最小距离V1c依照设计规定中两通孔层(Vial)间距的最小尺寸通孔层(Vial)的大小依照设计规定的最小尺寸M2a依照设计规定中第二金属层(M2)线宽的最小尺寸M2b依照设计规定中第二金属层(M2)间距的最小尺寸V1d依照设计规定中第二金属层(M2)尾端与通孔层(Vial)的最小距离V1e依照设计规定中第二金属层(M2)边缘与通孔层(Vial)的最小距离V1c依照设计规定中两通孔层(Vial)间距的最小尺寸通孔层(Vial)的大小依照设计规定的最小尺寸具体实施方式
以下结合附图详细说明按本发明的测试半导体器件内的通孔中的残留物的测试结构。
图1是半导体器件内设置的一对指叉式梳形通孔链结构的顶视图，图1显示出半导体器件内设置的一对指叉式梳形通孔链结构，包括用焊盘A连接的一组梳形通孔链结构，和用焊盘B连接的另一组梳形通孔链结构，两组梳形通孔链结构相互交叉排列构成一对指叉式梳形通孔链结构，每组梳形通孔链结构包括多条通孔链，其中，每条梳形通孔链结构包括第一金属层(M1)、通孔层(Vial)和第二金属层(M2)图1中显示的一对指叉式梳形通孔链结构分成两部分。图2a显示出通孔链结构的第一部分，包括第一金属层(M1)和通孔层(Vial)。图2b显示出通孔链结构第二部分，包括通孔层(Vial)和第二金属层(M2)。图3a是图2a中的圆圈部分的放大示意图，显示出按照设计规定的详细尺寸。图3b是图2b中的圆圈部分的放大示意图，显示出按照设计规定的详细尺寸。图4a是图1中的一组梳形通孔链结构Y方向的剖视图。图4b是图1中的一组梳形通孔链结构中通孔区(Vial)的X方向的剖视图，显示出多孔(Vail)层中多个通孔按相对一致的位置设置。图4c是图1中的一组梳形通孔链中非通孔区(Vial)的X方向的剖视图，显示出第一金属层(M1)与第二金属层(M2)按相互交叉的位置设置。和图5是图1中两个梳形通孔链结构之间产生的电场示意图，实线箭头方向指示电场方向，剖视结构是图4b所显示的结构。
图1至图4显示出按相互交叉方式排列的通孔链结构。从图2至图4看到，通孔层(Vail)中的多个通孔按相对一致的位置设置，而第一金属层(M1)与第二金属层(M2)按相互交叉的位置设置。
用按本发明的测试半导体器件内的通孔中的残留物的测试结构检测金属残留物时，连接第一梳形通孔链结构的焊盘A加电压，而连接第二梳形通孔链结构的焊盘B接地，第一梳形通孔链结构与第二梳形通孔链结构之间会产生电场，电场的方向如图5所示，电场主要位于图4b所显示的梳形通孔链结构的通孔区。如果在两个指叉式设置的梳形通孔链结构之间存在金属残留物，那么，最大电场位于金属残留物处，所以，两个指叉式设置的梳形通孔链结构之间有金属残留物的样品击穿时间早于两个指叉式设置的梳形通孔链结构之间没有金属残留物的样品击穿时间，因此，通过扫描电压测试中击穿电压的大小，或恒定电压测试中击穿时间的长短来检测两个指叉式设置的梳形通孔链结构之间是否存在金属残留物，由此很容易评估半导体器件的可靠性。
如上所述，按本发明的测试半导体器件内的通孔中的残留物的测试结构，适合于检测半导体器件内的通孔中的残留物，结束了以前没有检测半导体器件内的通孔中的残留物的合适的测试结构的历史。用按本发明的测试结构，容易方便地检测出半导体器件内通孔中的残留物，因而，不用耗费许多的时间来测试半导体器件的可靠性，可以在半导体器件封装之前剔除半导体器件内的通孔中有金属残留物的半成品，缩短了制造半导体器件的工艺时间，降低了生产成本。
本行业的技术人员应了解，在不脱离本发明精神或者主要特征的前提下，本发明还可以以其他特定的形式实施。因此，按本发明的全部技术方案，所列举的实施例只是用于说明本发明而不是限制本发明，并且，本发明不局限于本文中描述的细节。本发明要求保护的范围由所附的权利要求书界定。
权利要求
1.测试半导体器件内的通孔中的残留物的测试结构，其特征是，测试结构是半导体器件内设置的一对指叉式梳形通孔链结构，包括用焊盘A连接的第一组梳形通孔链结构，和用焊盘B连接的第二组梳形通孔链结构，每组梳形通孔链结构包括多条通孔链，两组梳形通孔链结构相互交叉排列构成一对指叉式梳形通孔链结构，测试结构中的每条梳形通孔链由第一金属层(M1)、有多个通孔的通孔层(Vial)和第二金属层(M2)构成。
2.按照权利要求1的测试结构，其特征是，多孔层(Vail)中多个通孔按相对一致的位置设置，而第一金属层(M1)与第二金属层(M2)按相互交叉的位置设置。
3.按照权利要求1的测试结构，其特征是，测试指叉式梳形通孔链结构中的两个梳形通孔链结构之间的金属残留物是，连接第一组梳形通孔链结构的焊盘A加电压，而连接第二组梳形通孔链结构的焊盘B接地，由此在第一梳形通孔链结构与第二梳形通孔链结构之间会产生电场，电场主要位于梳形通孔链结构的通孔区，两个指叉式设置的梳形通孔链结构之间有金属残留物的样品击穿时间早于两个指叉式设置的梳形通孔链结构之间没有金属残留物的样品击穿时间，因此，由此测试两个指叉式设置的梳形通孔链结构之间是否存在金属残留物。
全文摘要
本发明提出一种测试半导体器件内的通孔中的残留物的测试结构，测试结构是半导体器件内设置的一对指叉式梳形通孔链结构，包括用焊盘A连接的第一组梳形通孔链结构，和用焊盘B连接的第二组梳形通孔链结构，每组梳形通孔链结构包括多条通孔链，两组梳形通孔链结构相互交叉排列构成一对指叉式梳形通孔链结构，测试结构中的每条梳形通孔链由第一金属层(M1)、有多个通孔的通孔层(Via1)和第二金属层(M2)构成。
文档编号H01L21/66GK1767163SQ20041006745
公开日2006年5月3日 申请日期2004年10月25日 优先权日2004年10月25日
发明者陈祯祥, 吴启熙 申请人:中芯国际集成电路制造(上海)有限公司