专利名称：改善源/漏极离子掺杂轮廓的方法
技术领域：
本发明涉及一种对源/漏极区域进行离子掺杂的方法，特别涉及一种能够适用于工艺尺寸进入深亚微米后，能够改善源/漏极深离子掺杂轮廓的方法。
背景技术：
当半导体元件的生产进入到深亚微米(deep submicron)工艺，集成电路的集成度愈来愈高，元件的尺寸愈来愈小，如此将导致掩膜版图案转移、离子注入与沉积工艺变得更艰难，特别是关于源极/漏极与内金属介电层的工艺。在深业微米下，栅极与源/漏极区域的接面变浅(shallow junction)后，源极/漏极区的浅、深离子掺杂的轮廓成为对短沟道效应(shortchannel effect)的控制，和元件驱动特性的主要关键因素。
已知的工艺如图1所示，利用栅极结构10与栅极间隙壁12来作为源/漏极离子掺杂的掩膜，来进行源/漏极离子掺杂，但这样的工艺方式在进入深亚微米工艺阶段时，将因为元件尺寸变小，导致掺杂时难以精确的掌控所希望形成的深离子掺杂轮廓，使得侧向掺杂浓度分布陡峭度难以控制，且在最后需进行内金属介电层沉积时，已知的栅极间隙壁与半导体基底间在元件尺寸缩小后，容易形成沉积空间上的死角，增加了沟填的困难度。
发明内容
本发明的主要目的，在于提供一种改善源/漏极离子掺杂轮廓的方法，它利用对衬底层与栅极间隙壁的氧化物层进行刻蚀，使其形成一个剩余衬底层与剩余氧化物层，接着利用栅极结构、氮化硅层、剩余衬底层与剩余氧化物层为掩膜，来进行源/漏极掺杂，以获得一个较佳的源/漏极离子掺杂轮廓。
本发明的另一目的，在于提供一种改善源/漏极离子掺杂轮廓的方法，它能够有效地改善已知T艺进入深亚微米工艺后无法获得精确离子掺杂轮廓的问题。
为达的上述目的，本发明提供一种改善源/漏极离子掺杂轮廓的方法，它首先提供一个已形成有复数个隔离区域与一个包含一个栅氧化层及其上方的一个多晶硅层的晶体管栅极结构的半导体基底；然后以栅极结构为掩膜进行一次低浓度的离子注入，以形成轻掺杂源/漏极区域；再依序在栅极侧壁形成一个衬底层、一个以氮化硅层作为下层，氧化物层作为上层的栅极间隙壁；对衬底层与氧化物层进行部分刻蚀以形成一个剩余衬底层与剩余氧化物层；以栅极结构、氮化硅层、剩余氧化物层与剩余氧化层为掩膜，对半导体衬底进行一次高浓度离子注入，来形成重掺杂源/漏极区域。
采用本方法后，能够解决已知的进入深业微米工艺下，无法获得较佳的精确离子掺杂轮廓的问题，同时本发明更能够解决已知的进入深亚微米工艺下对栅极间隙壁与半导体基底间难以沟填的问题。
图1为现有的栅极间隙壁的构造剖视图。
图2至图5为本发明的各步骤构造剖视图。
标号说明10栅极结构 28栅极结构 40剩余氧化物层12栅极间隙壁30源/漏极区域41剩余衬底层20半导体基底32衬底层 42重掺杂源/漏极区域22浅沟渠隔离区域34氮化硅层 44金属硅化物24栅极氧化层36氧化物层26多晶硅层 38栅极间隙壁具体实施方式
本发明涉及一种改善源/漏极离子掺杂轮廓的方法，它利用对衬底层与构成栅极间隙壁的氧化物层进行刻蚀以形成一个剩余衬底层与剩余氧化物层，来使随后的离子注入工艺，能够形成一个较佳的源/漏极离子掺杂轮廓。
首先，请先参阅图2所示，先在半导体基底20上形成有复数个用以隔绝半导体衬底中的有源元件及无源元件的浅槽隔离区域(shallow trench isolation，STI)22，再在半导体基底20表面形成一个包含栅极氧化层24及位于栅极氧化层24上方的多晶硅层26的晶体管栅极结构28，然后以栅极结构28为掩膜，对半导体基底20进行一次低浓度的第一次离子注入，使其在半导体基底20内形成轻掺杂源/漏极区域30。
接着在该半导体基底20上形成一个衬底层32、一氮化硅层34与一个氧化层36，其中衬底层32是将半导体基底20置于炉管内通入氧气所形成，且厚度大约为50～200A，随后进行一次反应离子刻蚀的干法刻蚀技术，刻蚀去除位于栅极结构28及源/漏极区域30上的氧化物层36、氮化硅层34，以形成一个栅极间隙壁38，如图3所示，其中氮化硅层与氧化物层是利用化学气相沉积方式制得的。
然后，对氧化物层36进行湿法刻蚀，此时因为衬底层32同样由氧化物所构成，因此会被一并移除，形成如图4所示的剩余氧化物层40与剩余衬底层41，再以栅极结构28、氮化硅层34、剩余衬底层41与剩余氧化层40为掩膜，对半导体基底20进行一次高浓度离子注入，以形成一个重掺杂源/漏极区域42，如此就可以利用剩余氧化物层40、剩余衬底层41与氮化硅层34的厚度来得到一个较佳的源极/漏极离子掺杂轮廓，接着可对半导体基底20进行一个热退火处理，以重整半导体基底20表面因离子掺杂而受到损伤的硅晶格原子。
随后，请参阅图5所示，还可以进行自对准金属硅化物的工艺，它首先在半导体基底20上利用金属溅射或化学气相沉积形成一个材料为钛金属、钴金属及其它可行金属材料的金属层，接着在金属层上形成一个由氮化金属所构成的阻挡层，此时若金属层是以化学气相沉积方式所形成的，阻挡层的形成方式为对该金属层进行一次氮离子注入，以使部分的金属层转变成该氮化金属阻挡层；若金属层是以金属溅射方式所形成的，则在形成金属层时，同时在溅射真空室中通入含有氮气的混合气体，例如氩/氮(Ar/N2)混合气体，使部分的金属层转变成氮化金属阻挡层，然后，对半导体基底20进行热退火处理，使金属层与栅极结构28与源/漏极区域30相接触部分转变成金属硅化物44，接着去除阻挡层及未反应成金属硅化物的金属层，再对金属硅化物44进行热退火工艺，来降低金属硅化物44的电阻值，形成如图5所示的结构。
更进一步，在后续工艺进行内金属介电层的沟填时，因为本发明的栅极结构28侧壁的剩余氧化物层40有效地修正了已知的栅极间隙壁与半导体基底间难以沟填的缺点，因此能够减少内金属介电层沟填工艺所需的步骤，有效地降低了工艺成本。
综上所述，本发明为一种改善源/漏极离子掺杂轮廓的方法，它解决现有工艺进入深亚微米后将会因为元件尺寸缩小，导致在进行源/漏极掺杂时，不易控制掺杂轮廓的缺点，更进一步改善了现存的栅极间隙壁与半导体基底间难以沟填的缺点。
以上所述的实施例仅为了说明本发明的技术思想及特点，其目的在使本领域的普通技术人员能够了解本发明的内容并据以实施，本专利的范围并不仅局限于上述具体实施例，即凡依本发明所揭示的精神所作的同等变化或修饰，仍涵盖在本发明的保护范围内。
权利要求
1.一种改善源/漏极离子掺杂轮廓的方法，其包括下列步骤提供一个半导体基底，其内部形成有隔离区域；在该半导体基底上形成一个晶体管栅极结构，它包含一个栅氧化层及其上方的多晶硅层；以该栅极结构为掩膜，进行一次低浓度的离子注入，在该半导体衬底内形成轻掺杂源/漏极区域；依序在该栅极结构侧壁形成一个衬底层、一个栅极间隙壁，且该栅极间隙壁包含下层的氮化硅层及上层的氧化物层；利用湿法刻蚀移除部分衬底层与氧化物层，从而形成一个剩余衬底层与一个剩余氧化物层；以及以该栅极结构、氮化硅层、剩余衬底层与剩余氧化物层为掩膜，对该半导体基底进行一次高浓度离子注入，以形成重掺杂源/漏极区域。
2.根据权利要求1所述的改善源/漏极离子掺杂轮廓的方法，其特征在于当完成重掺杂源/漏极区域后，对该半导体基底进行一次热退火工艺，以重整该半导体基底表面的硅原子。
3.根据权利要求1所述的改善源极/漏极离子掺杂轮廓的方法，其特征在于当完成重掺杂源/漏极区域后，在栅极结构与该源/漏极区域各自形成金属硅化物层。
4.根据权利要求3所述的改善源/漏极离子掺杂轮廓的方法，其特征在于形成该金属硅化物层的方法包括下列步骤在该半导体基底上形成一个金属层；在该金属层表面形成一个阻挡层；对该半导体基底进行热退火处理，使该金属层与该栅极结构与源/漏极区域相接触部份转变成金属硅化物；去除该阻挡层及未反应成金属硅化物的该金属层；以及对该金属硅化物进行热退火处理。
5.根据权利要求4所述的改善源/漏极离子掺杂轮廓的方法，其特征在于该金属层的材料为钛金属、钴金属。
6.根据权利要求4所述的改善源/漏极离子掺杂轮廓的方法，其特征在于形成该金属层的步骤是利用金属溅射方式形成的。
7.根据权利要求4所述的改善源/漏极离子掺杂轮廓的方法，其特征在于形成该金属层的步骤是利用化学气相沉积方式形成的。
8.根据权利要求4所述的改善源/漏极离子掺杂轮廓的方法，其特征在于该阻挡层是由一个氮化金属层所构成的。
9.根据权利要求8所述的改善源/漏极离子掺杂轮廓的方法，其特征在于该氮化金属层的形成方式是对该金属层进行一次氮离子注入，以使部分该金属层转变成该氮化金属层。
10.根据权利要求8所述的改善源/漏极离子掺杂轮廓的方法，其特征在于该氮化金属层的形成方式是在形成该金属层时，同时在于真空室中通入含有氮气的混合气体，使部分该金属层转变成该氮化金属层。
11.根据权利要求1所述的改善源/漏极离子掺杂轮廓的方法，其特征在于形成该栅极间隙壁的方法包括下列步骤在该半导体衬底上沉积一个氮化硅层；再在该氮化硅层上沉积一个氧化物层；以及对该半导体衬底进行一次全面性刻蚀，去除该栅极结构及源/漏极区域上的该氧化物层、该氮化硅层，以留下该栅极结构侧壁部份、该氧化物层及该氮化硅层，以作为该栅极间隙壁。
12.根据权利要求11所述的改善源/漏极离子掺杂轮廓的方法，其特征在于该氮化硅化物层及该氧化物层是利用化学气相沉积方式沉积在该半导体基底上的。
13.根据权利要求11所述的改善源/漏极离子掺杂轮廓的方法，其特征在于去除该栅极结构及该源/漏极区域上的该氧化物层及该氮化硅层的步骤是利用反应离子刻蚀的干法刻蚀技术对该半导体基底进行一次全面性刻蚀。
全文摘要
本发明提供了一种改善源极/漏极离子掺杂轮廓的方法，它利用对衬底层与位于栅极间隙壁的氧化物层进行湿法刻蚀，使其形成一个剩余衬底层与一个剩余氧化物层，再以栅极结构、氮化硅层、剩余衬底层与剩余氧化物层为掩膜进行浓度较高的源/漏极掺杂工艺，以获得一个具有较佳掺杂轮廓的源/漏极离子掺杂区，且该剩余的氧化物层将可以弥补已知的栅极间隙壁与半导体基底间的沟填死角，而使得后续工艺进行沟填时较为容易。
文档编号H01L21/426GK1744281SQ200410054228
公开日2006年3月8日 申请日期2004年9月2日 优先权日2004年9月2日
发明者许允埈 申请人:上海宏力半导体制造有限公司