专利名称：可编程数模混合器件结构的利记博彩app
技术领域：
本发明属电子电路设计技术领域，具体涉及一种可编程数模混合器件结构，该结构适合于自动控制、数据采集，及实时控制等方面应用需求。
背景技术：
FPMA(Field Programmable Digital-Analog Mixed Array，现场可编程数模混合阵列)是一种通过编程来实现即具有模拟功能，又有数字功能的器件。它既克服了FPGA、FPAA各自的不足，又实现了这两者的优势互补，使功能更强，适用面更广。一般来说，大多数的系统都是模拟/数字混合系统。如压力、温度、速度等测量控制系统，前端的模拟信号量要经过放大、滤波、才能进行数字处理或控制。类似地，在通信、图像、声音等信号处理系统中，对信号要进行预放大、滤波、模/数转换等处理后才能进行数字处理。因此，对这类模/数混合的系统，应用FPMA具有明显的优势。另外，利用FPMA可以在硬件电路不变的条件下，动态实现多种功能的应用系统；在不改变硬件电路的情况下，可以对系统的性能进行修改，有利于对产品进行快速的设计开发、更新升级；由于模拟功能也可以通过编程来实现，这可以实现真正意义上的“虚拟设备”。
FPMA的研究不仅在应用上具有广阔的前景，而且在研究上也具有超前性。集成电路的研究方向一直是朝着高速度、低功耗、高密度、大规模、低成本及强功能等方向发展。为了有效地缩小应用系统的体积、增强功能，科技界早些年前就提出了片上系统SOC(Systemon Chip)的概念，并取得了一定的进展，但这种SOC一般都是定制的，不仅需要较长的开发时间，而且开发成本和风险也很大。FPMA作为一种通用的模拟/数字混合通用可编程芯片，可以通过编程实现即具有数字功能又有模拟功能的单片系统，这不仅对传统的ASIC及SOC的设计构成了很大的挑战，而且，对FPGA和FPAA也构成了潜在的竞争。因此，研究开发FPMA芯片，及相应的设计方法和技术是一个很诱人的发展方向，也是实现片上现场可编程系统芯片FPSOC(Field Programmable System on Chip)的一条途径。
FPMA的结构设计所涵盖的问题有可编程数字阵列中逻辑单元的组织、连线资源的配置、可编程模拟阵列中模拟配置单元的结合、数模接口的设计、可编程I/O单元的使用。FPMA结构同一般的系统结构非常类似，加上其自身所带有的可编程的灵活性，有必要针对通用系统提出适合于多种需要的FPMA结构设计。
发明内容
本发明的目的在于提出一种灵活通用的可编程数模混合器件结构，以满足自动控制、数据采集以及实时控制等应用的需求。
本发明提出的可编程数模混合器件(FPMA)结构，由可编程数字阵列、可编程模拟阵列、A/D以及D/A转换器、可编程数字和模拟I/O口经电路连接组成。该结构设计灵活，考虑了模拟和数字的接口部分，并且根据大多数场合的需要优化了可编程数字阵列和可编程模拟阵列内部的单元及连线资源，数字阵列逻辑单元数为m×n个(2≤m，n≤100)，以利于实现数据通路应用优化的逻辑；模拟阵列的可配置模拟单元为k个(4≤k≤50)，以利于实现线性和非线性功能；数模转换接口由放在每个可配置模拟单元内部的模数/数模转换器ADC/DAC及方向选择器组成；数字阵列的连线结构上，对于相邻单元间采用短线连接，对于非相邻单元间采用可分割长线或长线连接；模拟阵列的连线资源结构采用基于行的形式，用连线通道直线走线，k个CAU对称地分布于连线通道两边，模数接口ADI连接模拟与数字两个阵列。
(1)关于灵活的数模接口FPMA改变了固定位数的数据转换接口在面积利用率和应用的灵活性上的不足。把数据转换接口所具有的A/D或D/A功能，分解到每个模拟单元中去实现。即每个模拟单元均含有位数较少的A/D或D/A功能，取消专用的数据转换接口模块，通过增减模拟单元的数目来确定接口的精度。这样，实现接口的功能可以根据要求来确定，使灵活性和功能都得到了增强。除此之外，A/D或D/A的结构也可以编程决定，如实现∑-Δ结构的ADC，或实现流水线结构的ADC或DAC等。FPMA的结构图如图1所示，图中中间部分为右边的可编程数字阵列单元，左边的可编程模拟部分单元，取消了专用的数据转换模块，接口的功能同样通过编程来实现。如图2所示，数模的接口实际上是由放在每个可配置模拟单元内部的模数/数模转换器ADC/DAC及方向选择器组成。而外围的数字和模拟I/O口则实现系统于外界的数据通信。
(2)关于优化的数字和模拟阵列数字阵列用来处理数字逻辑信号，对该模块的要求是除了能实现通用的组合逻辑系统外，还要求能满足快速的数据通路应用要求。由于在数据处理、误差纠正等应用中，需要实现较多的运算，这些运算都具有数据通路的特点，因此，要求数字阵列除了能实现一般的通用逻辑外，还要能实现数据通路应用优化的逻辑，以加快处理的速度。
因此，数字阵列在连线结构上，对于相邻单元间采用短线连接，以便实现高速的逻辑，及某些数据通路在斜向数据流的快速连接；对于非相邻的单元间的连接，采用可分割长线或长线的连接。这些连线结构除了能满足通用组合逻辑的的要求外，还能实现高效的数据通路的逻辑。在这些连线结构上既保证足够的布通率，又尽量减少冗余，最大限度地提高芯片面积的利用率。图2所示的即为可编程数字阵列基本逻辑结构。中间的单元矩阵为实现逻辑所需要的宏单元，左边，右边和下面的外围模块为可编程输入输出口，上面的模块实现与模拟阵列的交互。
而模拟阵列除了能编程实现基本的增益放大、信号积分、信号滤波等线性功能外，还能实现比较、AD/DA转换、压控振荡等非线性功能。
模拟阵列的连线资源结构采用基于行的形式，用专用的连线通道走线，10个CAU对称地分布于连线通道两边。模数接口ADI连接模拟与数字两个阵列。在模拟阵列中转换后产生的数字信号可以通过该接口输入到数字阵列，反之，数字阵列中的数字信号可以通过该接口输入到模拟阵列。原理图如图3所示，图中可编程模拟阵列由可配置模拟单元CAU(Configurable Analog Unit)、模拟连线资源ARR(Analog Routing Resource)、模拟输入/输出口AIO(Analog Input/Output)、模拟/数字接口ADI(Analog/Digital Interface)及作为系统资源的可编程参考电压PRV(Programmable Reference Voltage)、时钟源CLK及配置逻辑部分经电路连接组成。
本发明中，所述短线连接是指只通过一个编程开关的连线。可分割长线连接是指边线长度可编程的连接。长线连接是指若干根边线组成的长度固定、不可编程的连接。
本发明的器件结构灵活通用，可满足自动控制、数据实时采集及实时控制的应用需求。
图1.FPMA结构。
图2.可配置模拟单元中的数据转换接口。
图3.FPMA数字阵列结构。
图4.FPMA模拟阵列结构。
图中标号1为模拟信号输入输出口，2为数字信号输入输出口，3为高速模数/数模转换器ADC/DAC，4为方向选择器，5为模拟函数发生器，6为编程可共享的电容阵列，7均为可编程I/O单元，8为MC单元，9为数字阵列与模拟阵列的交互单元，10为模拟信号的输入输出口，11为时钟源，12为布线资源，13为参考电压，14为可配置模拟单元，15为共享通道，16为配置逻辑。
具体实施例方式
图1、图2、图3、图4中所示的结构实际上就是本发明一个具体实施例子。因为本发明主要满足计算机、通信、及图象、声音处理和测控系统领域的应用需要，在这类系统中输入输出信号均为模拟信号。如图1所示，FPMA接受输入的模拟信号到模拟阵列，根据实际需求在数字阵列产生数字信号，而数字信号通过外界的MCU和人机交互界面达到控制的目的，最终的输出信号仍然通过FPMA送出。数字和模拟部分的接口如图2所示，通过1.5位精度的高速模数/数模转换器ADC/DAC及方向选择器，，模拟和数字信号达到了互相通信的作用。
除了接口，该例子中所使用的数字阵列的规模如图3所示包括4×4个MC单元。在4×4的MC单元的四周是可编程I/O单元，实现控制单元的输入输出管脚。而模拟阵列则只使用图4中的10个可配置模拟单元。在时钟源和参考电压的作用下，通过布线资源将输入的模拟信号处理后输出。这样，数字部分、模拟部分和数据转换部分协同工作，在一块芯片上完成了一般应用系统的功能。
此例中的结构就是一个包含4×4个MC单元，10个可配置模拟单元的可编程数模混合器件。
权利要求
1.一种可编程数模混合器件结构，其特征在于由可编程数字阵列、可编程模拟阵列、A/D以及D/A转换器、可编程数字和模拟I/O口经电路连接组成，其中数字阵列逻辑单元数为n×m个，2≤m，n≤100，模拟阵列的可配置模拟单元为k个，4≤k≤50；数模转换接口由放在每个可配置模拟单元内部的模数/数模转换器ADC/DAC及方向选择器组成；数字阵列的连线结构上，对于相邻单元间采用短线连接，对于非相邻单元间采用可分割长线或长线连接；模拟阵列的连线资源结构采用基于行的行式，用连线通道直线走线，k个CAU对称地分布于连线通道两边，模数接口ADI连接模拟与数字两个阵列。
2.根据权利要求1所述的可编程数模混合器件结构，其特征在于可编程数字阵列中，中间单元矩阵为实现逻辑所需的宏单元，左边、右边或下面的外围模块为可编程输入输出口。
3.根据权利要求1所述的可编程数模混合器件结构，其特征在于可编程模拟阵列由可配置模拟单元CAU、模拟连线资源ARR、模拟输入/输出口AIO、模拟/数字接口ADI及作为系统资源的可编程参考电压PRV、时钟源CLK及配置逻辑经电路连接组成。
全文摘要
本发明属电子电路设计技术领域，具体为一种可编程数模混合器件(FPMA)结构。它由可编程数字阵列、可编程模拟阵列、A/D以及D/A转换器、可编程数字和模拟I/O接口经电路连接组成。其中，数字阵列逻辑单元数为n×m个(2≤m，n≤100)，模拟阵列的可配置模拟单元为k个(4≤k≤50)；数模转换接口由放在每个可配置模拟单元内部的模数/数模转换器和方向选择器组成。本发明结构灵活通用，可满足自动控制、数据采集及实时控制等应用的需求。
文档编号H01L21/70GK1558449SQ200410016239
公开日2004年12月29日 申请日期2004年2月11日 优先权日2004年2月11日
发明者童家榕, 曾璇, 郭斌林, 汪宇 申请人:复旦大学