专利名称：半导体器件的利记博彩app
技术领域：
本发明和半导体器件有关。更具体地说，本发明涉及一种带互补型金属氧化物半导体(CMOS)晶体管的半导体器件。
背景技术：
CMOS晶体管是一种NMOS晶体管和PMOS晶体管配对的晶体管。双门极是被NMOS和PMOS晶体管用作共用门极的一个单一连续门(电)极。在构成NMOS晶体管区域的双门极是由N+多晶硅形成的，而在构成PMOS晶体管区域的双门极是由P+多晶硅形成的。
通常带CMOS晶体管的半导体器件，特别是采用双门极的带CMOS晶体管的半导体器件中，是利用一种按自对准方式硅化高熔点金属技术只对活性区，双门极，和布线的整个区域进行选择性硅化，以便以低电阻把双门极内的N+多晶硅部分和P+多晶硅部分连起来。日本特许公报59-107540发布了其中的一个例子。
由于活性区，双门极和布线的整个区域一般被硅化，因而无法形成一个形状与双门极完全相同的绝缘膜以使它在硅化后覆盖双门极的上侧。所以不能把这样一个绝缘膜用作阻挡膜而按自对准方式形成一个接触孔。
于是，当整个活性区采用硅化高熔点金属的方法硅化时，异常硅化等问题往往在活性区和阱之间引起漏电。因此，不希望活性区被硅化。
发明内容
本发明的一个目的是提供一个具有带双门极的CMOS晶体管器件的半导体器件，其中可按自对准方式形成一个接触孔，并能消除活性区和阱之间的漏电。
为达到上述目的，按本发明的一个半导体器件包括半导体衬底(它具有两种类型的活性区，一种PMOS区，一种NMOS区，彼此间由PN隔离膜按平面隔开)，和双门极，处在半导体衬底上侧按直线延伸而一并伸过PMOS区，PN隔离膜，和NMOS区。双门极包括位于PMOS区上的P型部；位于NMOS区上的N型部；和位于P型部和N型部之间的PN结。PN结包括已经硅化的硅化区。从平面看，此硅化区与PMOS区和NMOS区隔开，而且是形成在PN隔离膜区域之内。
本发明的上述和其它目的，特征，形式和优点将从下面结合附图对本发明所作的详细描述中看得更清楚。
图1是按本发明第一实施例的半导体器件平面视图。
图2是沿图1的II-II线剖开的剖面。
图3是沿图1的III-III线剖开的剖面。
图4是按本发明第一实施例中一种半导体器件制造方法第一步骤的纵剖面。
图5是按本发明第一实施例中一种半导体器件制造方法第一步骤的横剖面。
图6是按本发明第一实施例中一种半导体器件制造方法第二步骤的纵剖面。
图7是按本发明第一实施例中一种半导体器件制造方法第二步骤的横剖面。
图8是按本发明第一实施例中一种半导体器件制造方法第三步骤的纵剖面。
图9是按本发明第一实施例中一种半导体器件制造方法第三步骤的横剖面。
图10是按本发明第一实施例中一种半导体器件的结漏特性曲线。
图11是普通半导体器件的结漏特性曲线。
具体实施例方式
第一实施例参考图1至3，我们将描述按本发明第一实施例的半导体器件。在图1中，为描述方便，没有显示将双门极4上侧覆盖的硅化防护膜8和门极刻蚀掩模5，以便能直接看见双门极4。图2是沿图1中II-II线剖开的剖面。图3是沿图1中III-III线剖开的剖面。此半导体器件包含一个半导体衬底1和双门极4，如图2和3所示。半导体衬底1的表面被一个隔离绝缘膜2局部覆盖。如图1所示，半导体衬底1有两种类型的活性区20，即一种PMOS区和一种NMOS区，它们彼此按平面隔开，也就是说，从上面看下去是由作为隔离绝缘膜2一部分的PN隔离膜3所隔开。
双门极4处于半导体衬底1上侧沿直线(线状)延伸而一并伸过PMOS区，PN隔离膜3和NMOS区。双门极4包含P型多晶硅部4a(它是位于PMOS区的P型部)和N型多晶硅部4b(这是位于NMOS区的N型部)。双门极4还包含一个位于P型多晶硅部4a和N型多晶硅部4b之间的PN结。PN结包含一个硅化区9。此硅化区是一个已经硅化的区域。硅化物区9与PMOS区和NMOS区的位置隔开，且从平面来看处在PN隔离膜3的区域之内。
图1用标记表示接触点12。它是为保证活性区20的电连接而设置的，且把它做在活性区20内使得双门极4从平面来看处于活性区之间。接触点12的位置从平面来看和双门极4部分重迭。
如图2所示，双门极4被侧壁绝缘膜6所覆盖，再上面是硅化防护膜8(但PN结未被覆盖)。在PN结处，由于没有侧壁绝缘膜6和硅化防护膜8，形成了一个自对准硅化物(salicide)开口7。硅化区9从该开口7露出来。如图3所示，在接触点12与双门极4重迭的区域没有硅化防护膜8。但双门极4被侧壁绝缘膜6所覆盖以保证与接触点12的电绝缘。
基本上整个双门极4的区域被硅化防护膜8所覆盖，但硅化区9除外。利用这种结构，可以很方便地按自对准方式进行硅化(见下)。
功能和效果在此实施例中的半导体器件具有一个带双门极4的CMOS晶体管器件。双门极4的硅化区9仅形成在PN结处，而其它部位由侧壁绝缘膜6所覆盖。因此，可以按自对准方式形成一个接触孔；实际上，这个半导体器件具有按自对准方式形成的接触点12。在这种半导体器件中，不需要对整个活性区20硅化，这样可以消除活性区和阱之间的漏电。
尤其是在这种半导体器件中，硅化区9的位置离开PMOS区和NMOS区，且从平面来看是处在PN隔离膜3的区域之内。这种结构有利于防止在硅化区9和活性区20之间产生漏电。
在这个半导体器件中，接触点12的位置从平面来看是与双门极4部分重迭，即使完全不重叠，则本发明也有一定效果。但是，当采用本发明时，可以把接触点12做成与双门极4部分重迭。由于这样可以减少晶体管所占的面积，我们推荐采用这种部分重迭结构。据估算，与要求接触点的位置离开双门极的普通结构相比，发现本发明的这种实施例的结构可以使晶体管占据的面积减少30％左右，因为晶体管的位置和门极重迭。
此外，接触点12的位置从平面来看是避开硅化区9。换句话说，使接触点12处于不和硅化区重迭的位置。这种结构有利于防止硅化区9和接触点12之间产生漏电。接触点12的位置从平面来看还要避开PN隔离膜3。这种结构有利于有效地保证各活性区20由接触点12造成的电连接。
硅化防护膜8最好包含氮化硅膜，因为它容易形成，而且是用防止电极部分硅化的适当材料形成的。
参照图4至8及图2和3来描述按本实施例制造一个半导体器件的方法。图4，6和8是按图2同一方向看去的剖面。图5，7和9是按图3同一方向看去的剖面。
如图4和5所示，在半导体衬底1上面上形成一个门极氧化膜13。然后在它上侧形成一个多晶硅膜作为构成双门极4的材料。多晶硅膜是用一种现有的技术形成的，使得N型多晶硅形成在NMOS区，P型多晶硅形成在PMOS区。然后形成氮化硅膜的绝缘膜将多晶硅膜上侧盖住。在绝缘膜上形成图案以用作门极刻蚀掩模5。用门极刻蚀掩模5作刻蚀掩模对多晶硅膜形成图案。结果得到如图4和5所示的双门极4结构。
如图6和7所示，形成侧壁绝缘膜6以将由门极刻蚀掩模5覆盖的双门极4侧面盖住。
如图8和9所示，用硅化防护膜8将双门极4整个区域的上侧覆盖。硅化防护膜8最好用氮化硅膜来做。将硅化防护膜8和门极刻蚀掩模5用刻蚀等方法除掉使得只有PN结露在外面。结果形成如图8所示的自对准硅化物开口7。然后进行硅化使得只有在双门极4内自对准硅化物开口7处的外露部分被硅化。由于整个双门极4区域除了将被硅化的部分以外的部分基本被硅化防护膜8所覆盖，故可按自对准方式进行硅化。结果形成如图8所示的硅化(物)区9。
如图2和3所示，在上侧淀积了层间绝缘膜10。按自对准方式形成一些接触孔，使它们从平面来看相对于层间绝缘膜10与双门极4重迭。在形成接触孔时利用硅化防护膜8作为阻止膜。只有在从平面来看直接重迭活性区20的那个区域内接触孔能达到活性区20的表面。用导电材料填充接触孔以形成接触点12。这样可以得到如图1至3所示的半导体器件。
某些具有与硅化区重迭的接触点的普通结构的结漏电电流值按图11的曲线变化。相反，利用本发明的具有不与硅化区重迭的接触孔的结构，其结漏电变化较小(如图10所示)，因而可以对结漏电加以控制。
按本发明，在一个具有双门极的CMOS晶体管器件中，可以按自对准方式形成接触孔，并可消除活性区和阱之间的漏电。
虽然我们已对本发明作了详细描述和展示，但应明白这些都仅仅是示例性的，并非限制于此，本发明的思路和范畴仅由后面权利要求书的各条款限定。
权利要求
1.一种半导体器件，包括半导体衬底，有两种类型的活性区，一种是PMOS区，一种是NMOS区，彼此间从平面来看被PN隔离膜所隔开；和双门极，处于该半导体衬底上侧，直线延伸而一并跨过前述PMOS区，PN隔离膜，和NMOS区，此双门极包含位于PMOS区上的P型部，位于NMOS区上的N型部，及位于P型部和N型部之间的PN结，且此PN结包含已经过硅化的硅化区，该硅化区与PMOS区和NMOS区隔开，并且从平面来看是形成在该PN隔离膜的区域内侧。
2.如权利要求1的半导体器件，其中除硅化区以外的双门极基本上被硅化防护膜所覆盖。
3.如权利要求2的半导体器件，其中硅化防护膜包括氮化硅膜。
4.如权利要求1的半导体器件还包括位于活性区上的接触点，从平面来看与双门极部分重迭。
5.如权利要求4的半导体器件，其中的接触点从平面来看处在避开硅化区的位置。
6.如权利要求4的半导体器件，其中的接触点从平面来看处在避开PN隔离膜的位置。
全文摘要
一个半导体器件包括一个半导体衬底(1)，它具有两种类型的活性区(20)，一个是PMOS区，一个是NMOS区，彼此间从平面来看由一个PN隔离膜(3)隔开；和一个双门极(4)，它在其上侧按直线跨过PMOS区，PN隔离膜(3)，和NMOS区。此双门极(4)包含一个P型(4a)部，一个N型部(4b)，和一个处于它们之间的PN结。此PN结包含一个硅化区(9)。该硅化区(9)与PMOS区和NMOS区相隔离，并且从平面来看是形成在PN隔离膜(3)的区域之内侧。
文档编号H01L21/28GK1551354SQ20041000763
公开日2004年12月1日 申请日期2004年2月27日 优先权日2003年5月15日
发明者芦田基 申请人:株式会社瑞萨科技