专利名称：与深亚微米射频工艺兼容的硅光电探测器的利记博彩app
技术领域：
本发明涉及一种光电探测器的结构及利记博彩app，特别涉及一种与深亚微米射频标准互补金属氧化物半导体(RF_CMOS)工艺完全兼容的硅基光电探测器结构。
背景技术：
目前主流接收机均为化合物光电探测器，它与硅基接收机专用集成电路之间用金属线键合(WIRE BONDING)混合集成。混合集成使探测器附近的表面有凸出的压焊线，限制了光纤耦合的活动范围，并且通常一个压焊盘的面积为100×100μm2，产生了较大的寄生电容。本发明不仅可以实现光接收机全硅化的单片集成，而且可以和高速CMOS电路，如射频集成电路(RFIC)实现全兼容。这使得光接收机的功能将更加灵活，接收模块的器件成本和封装成本会大幅降低，去掉压焊线后在光纤耦合时耦合会更容易，能降低耦合成本，容易工业化。
发明内容
本发明的目的是为了克服现有技术中存在的不足，提供一种高速且与深亚微米射频_互补金属氧化物半导体(RF_CMOS)工艺兼容的硅光电探测器。
本发明与深亚微米射频工艺兼容的硅光电探测器，包括一个p-型半导体衬底，其特征在于，所述p-型半导体衬底内设置有一个深n型阱，n型阱设置于所述衬底上，浅沟槽隔离区设置于n型阱中，四条叉指状的P+型扩散区设置在n型阱上；所述四条叉指状的P+型扩散区上设置有增透膜层由叉指状的P+型扩散区与n型阱构成光电二级管的pn结，由n型阱与P+型保护环构成屏蔽二级管。
所述增透膜是二氧化硅和氮化硅构成的增透膜。所述叉指状的P+型扩散区去除钝化层。所述所述n型阱周围设置有P+型保护环。
所说的深亚微米RF_CMOS工艺技术是指晶体管的特征尺寸小于或等于0.25μm，该深亚微米CMOS工艺技术可以用于射频集成电路(RFIC)的制作，由于采用了浅沟槽隔离和深N阱技术的CMOS工艺技术，可以提高器件之间的隔离效果和有效的降低衬底的噪声对电路的影响，以满足射频集成电路设计的要求。
所说的CMOS接收机电路是指将光电探测器输出的电流信号转换为数字电路需要的电压信号的硅基CMOS集成电路。
所说的VSR系统是在短距离内实现高速信息传输的方法，通过12根多模光纤传输，单个链路的速率为1.25G bit/s，距离在300m以内，总的传输速率达10G bit/s。该发明用作VSR系统中接收部分的光电探测器。
与现有主流技术相比，本发明具有以下突出的优点1、硅基光电探测器与接收电路单片集成的电路(OEIC)不仅具有光电转换和放大功能，而且由于硅集成电路已经成熟，可以方便地引入电子的逻辑处理、存储和智能控制功能。
2、光电集成电路消除了封装、引线和连线等寄生参量的影响，可以实现极高的速率，同时还具有体积小、成品率高和可靠性好等优点。
3、本发明充分的利用了目前先进的深亚微米RF CMOS工艺技术中的浅沟槽隔离和深N阱技术。形成了纵向结构的探测器，有效的提高了探测器的性能。
图1是本发明的版图结构示意图；图2是图1的剖面结构示意图。
具体实施例方式
本发明是通过以下方法来实现的图1显示光电探测器的版图结构，用于在深亚微米的RF_CMOS工艺上进行制作，图2示出了光电探测器的纵向剖面结构图，主要显示了光电探测器的纵向尺寸。
p-型半导体衬底1，深n型阱2，该深n型阱2制作在衬底1中；n型阱4，该n型阱4制作在衬底1上；浅沟槽隔离区3，该浅沟槽隔离区3制作在n型阱4中；四条叉指状的P+型扩散区4，该四条叉指状的P+型扩散区6设置在n型阱4上；P+型保护环7，该P+型保护环7制作在在衬底1上并且在n型阱4周围；增透膜层11，该增透膜层11淀积在四条叉指状的P+型扩散区6的上面；由叉指状的P+型扩散区6与n型阱4构成光电二级管的pn结，由n型阱4与P+型保护环7构成屏蔽二级管。
下面结合图1和图2进行详细的阐述首先在P-型半导体衬底1上做深N型阱2，如图2所示，其深度约为2.5μm，注入浓度为3×1017cm-3。
然后通过光刻、腐蚀后形成浅沟槽(STI)隔离区3。此后在深N阱上作出N阱，纵向深度约为0.95μm，注入浓度为1×1017cm-3。注意在进行MOS晶体管调栅压注入时需要用掩蔽膜将光探测器区域掩蔽起来。
n+扩散区5是与NMOS管的源极和漏极同时制备的，形成了N阱的接触；叉指状P+型扩散区6和P+型保护环(Guard ring)7是同PMOS管的源极和漏极同时制备的。
此后做出CMOS晶体管与光电二级管的各个电极。叉指状P+扩散区6上铝电极10(图1中示出)为光电二极管的正极，n阱的引出铝电极8为负极，P+型保护环7引出铝电极9。
然后在叉指状P+型扩散区6上腐蚀掉光电探测器上面的SiO2层6和钝化层12，可以减少光反射的能量损失而增加了探测器对光的吸收效率。为了清楚的显示各个电极以及扩散区的位置，图1中省略了钝化层。
最后在光电探测器的上面做增透膜层11，通过减少光的反射以提高对光的吸收效率。注意，此步骤为制作本发明的可选择项，因为在一些CMOS工艺中不提供此项工艺。
工作时光电二极管反偏，形成耗尽区，当有光照时耗尽区内形成大量的光生载流子。保护环的电极接地，与n型阱2形成的反偏pn结可以屏蔽衬底深处产生的光生载流子的扩散，提高了光电探测器的速度。
若将光电探测器与CMOS接收机电路集成在同一半导体硅衬底上，则可以完成将光信号转换成电压信号的功能。这样不仅提高了整体电路的可靠性和稳定性，也降低了总的封装成本。
下面结合实施例和附图进一步阐述本发明。
结合图1与图2，光电探测器的具体制作工艺如下1、在P-型半导体衬底1上制作面积为16μm×16μm的深N型阱2，掺杂浓度为3×1017cm-3，阱深约为2.5μm。
2、在将要做叉指状P+型扩散区3的周围形成浅沟槽的隔离环，深度约为0.8μm。
3、在深N型阱2的上面制作面积为20μm×20μm的N型阱4，是与P型MOS管的N型阱同时制备。深度约为0.95μm，注入浓度为1×1017cm-3。
4、进行N型阱的接触扩散区5，搀杂浓度为1×1020cm-3，N+扩散区5是与N型MOS管的源极和漏极同时制备的。
5、同时形成叉指状P+型扩散区6和P+型保护环7，搀杂浓度为1×1020cm-3，图中所示，共有4个叉指条均匀分布在n型阱4中，每个叉指条的宽度为1.5μm，每两个叉指条之间的距离为2μm，其结深约为0.16μm；叉指状P+型扩散区6和P+型保护环7同PMOS管的源极和漏极同时制备。5和6构成光电二极管的pn结。
6、引出各电极，如图1所示，保护环7与N阱接触5的电极9和8均做成环状，可以保证良好的接触，叉指状P+扩散区电极10则从上部引出。
7、在叉指状P+型扩散区6上腐蚀掉光电探测器上面的二氧化硅(SiO2)层10和钝化层12，可以减少光反射的能量损失而增加了探测器对光的吸收效率。
在光电探测器的上面做增透膜层11，通过减少光的反射以提高探测器对光的吸收效率。注意，此步骤为制作本发明的可选择项，因为在一些CMOS工艺中不提供此项工艺。
权利要求
1.一种与深亚微米射频工艺兼容的硅光电探测器，包括一个p-型半导体衬底，其特征在于，所述p-型半导体衬底内设置有一个深n型阱，n型阱设置于所述衬底上，浅沟槽隔离区设置于n型阱中，四条叉指状的P+型扩散区设置在n型阱上；所述四条叉指状的P+型扩散区上设置有增透膜层由叉指状的P+型扩散区与n型阱构成光电二级管的pn结，由n型阱与P+型保护环构成屏蔽二级管。
2.根据权利要求1所述的与深亚微米射频工艺兼容的硅光电探测器，其特征是，所述增透膜是二氧化硅和氮化硅构成的增透膜。
3.根据权利要求1所述的与深亚微米射频工艺兼容的硅光电探测器，其特征是，所述叉指状的P+型扩散区去除钝化层。
4.根据权利要求1所述的与深亚微米射频工艺兼容的硅光电探测器，其特征是，所述所述n型阱周围设置有P+型保护环。
全文摘要
本发明公开了一种高速且与深亚微米射频_互补金属氧化物半导体(RF_CMOS)工艺兼容的硅光电探测器。其采用技术方案是，p
文档编号H01L27/14GK1556546SQ200310122068
公开日2004年12月22日 申请日期2003年12月31日 优先权日2003年12月31日
发明者毛陆虹, 李炜, 陈弘达, 陈永权, 张晓潇 申请人:天津大学