专利名称：Otp器件的利记博彩app
技术领域：
本发明涉及一种用于半导体集成电路或分离元器件的OTP器件。
背景技术：
在Single-Poly OTP器件(单层多晶硅一次可编程器件)设计中，如何提高电容型晶体管耦合效率对于提高器件的编程效率与效果，是涉及器件开发成败的关键因素。现有技术中的Single-Poly OTP器件，均在电容型晶体管侧采用N+/NWell，P+/PWell或在Poly下做一层掩埋层的结构。《ASingle Poly EEPROM Cell Structure for Use in Standard CMOSProcesses》(IEEEJOURNAL OF SOLID-STATECIRCUITS，VOL.24，NO.4，AUGUST 1989)、《Cell and Circuit Design for Single-Poly EPROM》(IEEEJOURNAL OF SOLID-STATECIRCUITS，VOL.29，NO.3，March，1994)等文献都介绍了这种结构的OTP器件。通常，在设计Single-Poly OTP器件时，为了提高电容型晶体管侧的耦合效率，达到设计的编程效果，不得不设计较大的面积以增大电容型晶体管侧的电容，达到适当的栅电容比例。由此产生的结果是不利于缩小OTP器件的尺寸、提高集成度。
发明内容
本发明解决的技术问题是提供一种OTP器件，它可有效缩小OTP器件的尺寸、提高集成度。
为解决上述技术问题，本发明OTP器件，在电容型晶体管侧加入沟道注入。采用这种结构，使本发明在普通逻辑工艺中，不改变其他逻辑工艺的情况下，通过追加一次光刻和注入即可达到生产内藏高密度OTP器件的目的。
附图是本发明OTP器件的结构示意图。
具体实施例方式
如图所示，本发明OTP器件，在电容型晶体管侧采取了一种类似ROM的结构，在逻辑工艺中的电容型晶体管完成后，直接在该晶体管侧进行沟道注入。从而达到在不改变原有逻辑制造工艺及器件其它特性的情况下，通过追加一次光刻，即可实现高效率耦合效果的高密度内置OTP器件，缩短生产周期，大大降低制造成本。
本发明还具有以下优点(1)大幅度提高耦合效率，进而提高编程效率。(2)与普通N+/NWell等结构相比大大缩小芯片面积。(3)在CMOS集成工艺中非常容易实现。同时，也为OTP器件的电容型晶体管侧掩埋层的利记博彩app提供了一种新思路。
权利要求
1.一种OTP器件，其特征在于在电容型晶体管侧加入沟道注入。
全文摘要
本发明公开了一种OTP器件，在电容型晶体管侧加入沟道注入。采用这种结构，使本发明在普通逻辑工艺中，不改变其他逻辑工艺的情况下，通过追加一次光刻和注入即可达到生产内藏高密度OTP器件的目的。它可有效缩小OTP器件的尺寸、提高集成度。
文档编号H01L27/02GK1627525SQ20031010923
公开日2005年6月15日 申请日期2003年12月10日 优先权日2003年12月10日
发明者徐向明, 龚顺强 申请人:上海华虹Nec电子有限公司