专利名称：包括薄膜电路元件的电子器件的制造技术
方法
技术领域：
本发明涉及一种包括薄膜电路元件的诸如有源矩阵显示器的电子器件的制造方法，该薄膜电路元件包括与结晶薄膜晶体管集成的二极管，该晶体管具有在比二极管的有源半导体膜更多结晶的有源半导体膜中的沟道区域，例如非晶PIN光电二极管。本发明还涉及这种器件自身的结构。
背景技术：
在已公开的PCT专利申请WO-A-01/20591、WO-A-01/99190和WO-A-01/99191中公开了以有源矩阵电致发光显示器形式的这种器件的实例，其全部内容并入这里以作参考材料。在这些电致发光显示器中，每一像素包括●发光元件，通常为有机半导体(例如聚合物半导体)的发光二极管(LED)；●至少二个多结晶硅(多晶硅)的薄膜晶体管(TFT)，由此LED经由第一驱动TFT被驱动，同时经由第二地址晶体管被寻址；●薄膜存储电容器，用于存储经由地址TFT向驱动TFT的栅极施加的驱动信号；和●光传感元件(例如，非晶PIN光电二极管、或光响应多晶硅TFT)，其响应于LED的输出来提供光学反馈，用于经由驱动TFT调节LED操作(为了抵消LED的老化效果)。
例如，本发明可以应用于驱动和/或地址TFT与作为光传感元件的非晶PIN光电二极管的集成。
如WO-A-01/20591、WO-A-01/99190和WO-A-01/99191中所示，光传感元件如此连接●在驱动TFT的栅极与其电源线(驱动TFT的源极连接)之间与电容器并联连接，和●连接于地址TFT的驱动信号输出(漏电极)与电源线(驱动TFT的源极连接)之间。
在这些显示器件的制造中，通常很方便地利用TFT的常用技术和工艺步骤来形成光传感元件。为了该原因，优选将光传感元件形成作为光敏TFT结构(具有连接于其源极的ITO或其它透明电极材料的栅级)，或可能为横向PIN二极管。在每一种情况下，利用与像素的驱动和地址TFT的相同技术和工艺步骤来提供该光敏TFT结构或PIN二极管的光吸收有源半导体膜。
该方法的缺点是，有源半导体膜(提供TFT的沟道区域)相对较薄(例如，具有在0.04μm至0.10μm范围内的厚度)。该厚度的本征硅膜在光谱的红色端不完全吸收。结果，对于红、绿和蓝色像素需要不同尺寸的光TFT/二极管，且用于红色的光TFT/二极管特别大，消耗有用的孔径面积。如果使用具有较厚硅的垂直非晶PIN二极管作为光传感元件，则可避免该问题，但会引起关于怎样以与显示器像素布局相兼容的方式最佳地将这种垂直二极管与TFT集成的问题。
关于其它类型的显示器，例如，在有源矩阵液晶显示器(AMLCD)的像素中集成光电二极管，会引起相似的问题。由此并入美国专利US-A-5,838,308的全部内容以作为参考资料，作为需要在AMLCD的像素中集成光传感元件用于器件的光学输入的实例。
发明内容
本发明的目的是有助于薄膜二极管(例如垂直非晶PIN光电二极管)与更多结晶的薄膜晶体管以准许各个二极管和晶体管特性的最优化程度的方式集成，同时采用普通的工艺步骤用于其集成，且同时与即使是有源矩阵显示器的复杂像素环境相兼容。
根据本发明的一个方案，提供一种用于制造这种器件的方法，包括(a)采用包含第一处理温度的第一工艺，在电路基板上形成用于TFT沟道区域的结晶有源半导体膜；(b)采用包含第二处理温度的第二工艺，在沟道区域端部形成TFT的掺杂的源极和漏极区；(c)在TFT的电极区域与其上将形成二极管的二极管区域之间提供互连膜，并提供蚀刻停止膜，用于二极管的有源半导体膜将要沉积于该蚀刻停止膜上；
(d)其后采用包含第三处理温度的第三工艺，在互连膜和蚀刻停止膜上沉积用于二极管的有源半导体膜，在阶段(a)与(b)之后执行该阶段(d)，且第一和第二处理温度高于第三处理温度；和(e)其后从蚀刻停止上蚀刻掉用于二极管的有源半导体膜，以在二极管区域中的互连膜上留下用于二极管的有源半导体膜。
通过在阶段(d)之前执行阶段(a)和(b)，根据本发明的这种方法有利于对于TFT通过使用较高的第一和第二处理温度，来允许获得用于其沟道区域的优质结晶材料和有效的源极区及漏极区。因此，例如，利用硅膜的激光结晶化和源极与漏极掺杂剂注入的激光退火，可以形成优良的多晶TFT。可以形成源极与漏极区以便于与TFT的栅电极自对准。虽然阶段(a)与(b)可以用于提供底部栅TFT，本发明特别有用于顶部栅TFT。在阶段(a)和(b)之后且在较低温度的阶段(d)之前有利地将TFT氢化。
通过在较高的温度阶段之后以其较低的处理温度执行阶段(d)，根据本发明的这种方法有利于为了期望的二极管特性而提供具有合适厚度的较少结晶的材料(例如，甚至为非晶半导体材料)的二极管。因此，例如，采用比TFT的多晶硅膜更厚的本征氢化非晶硅(aSi:H)膜，可以形成垂直PIN结构的有效光电二极管。而且，通过在提供该二极管的aSi:H膜之前执行这些较高温度工艺阶段(a)和(b)，来避免该二极管膜的脱氢化(如果随后执行较高温度的工艺阶段(a)和(b)则会发生)。所产生的二极管可以有利地利用了非晶和多晶硅混合的技术。
此外，通过沉积和蚀刻在蚀刻停止膜上(以及互连膜上的)的用于二极管的有源半导体膜，可以限定该半导体膜在二极管区域中的布局，而不会导致不期望地蚀刻器件的其它部分，诸如TFT和其到二极管的互连。根据本发明的这种方法允许使用一些用于TFT和二极管的普通膜。因此，例如，互连膜可以形成到TFT的栅极或源极/漏极连接和/或到二极管的底部连接，而另一个膜可以提供例如在显示像素布局中到二极管的顶部连接。互连膜甚至可以提供TFT的栅电极或源极和漏极区和/或二极管的电极区域。如此，可以减小由于厚的垂直二极管集成引起的表面形状中的阶梯状高度的增加。例如，这减少了在集成的二极管与TFT结构上提供透明显示像素电极中的问题。
几个基本的变型可能取决于蚀刻停止和互连膜的属性和布置。
在一种形式中，互连膜可以包括其自身提供蚀刻停止膜的金属。在这种情况下，二极管可以具有形成在沉积于该金属膜上的其有源半导体膜(作为P与N电极区域之间的本征区)中的垂直PIN二极管。
在另一种形式中，例如，蚀刻停止膜可以为绝缘膜，该绝缘膜在互连膜上延伸，且在二极管区域处具有窗口以允许在二极管的互连膜与有源半导体膜之间的接触。采用该形式，互连膜可以由金属构成。然而，采用该形式的蚀刻停止膜，互连甚至可以由提供二极管的其中一个底部电极区域(例如PIN二极管的P+或N+掺杂区)的半导体材料构成。因此，这种二极管的半导体电极/互连膜可以在二极管布局的蚀刻限定期间，由该绝缘蚀刻停止膜充分保护。这允许提供新颖的器件结构。
因此，根据本发明的另一个方案，提供一种包括薄膜电路元件的电子器件，该薄膜电路元件包括与结晶薄膜TFT集成的二极管，其中●TFT的源极、漏极和栅极其中的至少一个形成为结晶半导体膜的掺杂区，该结晶半导体膜比二极管的有源半导体膜更多结晶；●结晶半导体膜的掺杂区从TFT延伸以提供二极管的底部电极区域，其由此与TFT源极、漏极和栅极中的所述之一互连；和●二极管在绝缘蚀刻停止膜中的窗口处的结晶半导体膜上具有其所述的有源半导体膜，该绝缘蚀刻停止膜在结晶半导体膜上以及在结晶TFT的至少一部分上延伸，二极管的有源半导体膜具有在绝缘蚀刻停止膜上终止的横向宽度。
在附属的权利要求书中阐述根据本发明的各种有利特征和特征结合，通过举例的方式，参考附图，在现在所描述的本发明实施例中示出这些和其它特征，其中图1是有源矩阵电致发光显示器件的像素电路的电路图，示出其中可以使用本发明的情形的实例；
图2是在本发明的一个具体实施例中，在这种有极矩阵电置发光显示器件的电路基板上形成的一个像素结构的部分的横截面图；图3至7是在根据本发明方法的制造中的连续阶段处，与图2的像素结构相似的像素结构的TFT和二极管部分的横截面图；图8至13是通过根据本发明的其它各个方法可以制造的其它像素结构的TFT和二极管部分在制造期间的横截面图。
应该注意的是，所有附图为图解性的。为了清晰和简化附图，这些附图的部件的相对尺寸和比例以放大或缩小的尺寸示出。相同的参考标记通常用于表示在修改和不同实施例中的相应或相似特征。
具体实施例方式
图1的显示像素电路实例图1的电路仅示出普通类型的有源矩阵电致发光显示器件的像素阵列的一个像素，例如在WO-A-01/20591、WO-A-01/99190和WO-A-01/99191中公开的。图1示出像素电路的一个具体简单实例，但是具有二个以上的TFT的其他更加复杂的像素电路是公知的。可以理解，本发明不仅可以应用于图1的简单电路，还可以应用于这些更加复杂的像素电路。
如图1中所示，每个像素包括●发光元件500，通常为有机半导体(例如，聚合物半导体)的发光二极管(LED)；●至少两个多晶硅薄膜晶体管(即驱动TFT1和地址TFT2)，由此LED500经由驱动TFT1被驱动，同时经由地址TFT2被寻址；●薄膜存储电容器Cs，用于存储经由地址TFT2施加到驱动TFT1的栅极的驱动信号；和●非晶PIN光电二极管D，其响应于LED 500的光输出501，并用于经由驱动TFT1来调节LED 500的操作，以便于抵消LED500中的老化效果。
在厚的垂直非晶PIN光电二极管D与驱动TFT1和/或地址TFT2的集成的应用中，示出本发明。如图1中所示，该薄膜二极管D在电源线451与内部导线460之间与电容器Cs并联。电源线451(+Vp)连接于驱动TFT1的源极s1，并连接于PIN二极管D和电容器Cs。导线460连接于驱动TFT1的栅极g1和地址TFT2的驱动信号输出(源极s2)，以及连接于PIN二极管D和电容器Cs。地址TFT2具有连接于阵列的各个行导体452的栅极g2，其漏极d2连接于阵列的各个列导体453。像素布局如此以至于光电二极管D从其各个像素中接收光输出501的部分，而不使像素孔径被电容器Cs、TFT TFT1和TFT2以及它们的连接导体所遮蔽。
因此，用于在电路基板100上集成这些薄膜电路元件D、Cs、TFT1、TFT2的工艺阶段需要与显示器件的复杂像素状况兼容。本发明允许非晶PIN二极管D与多晶硅晶体管TFT1和/或TFT2、以允许二极管D与TFT的各自特性的最优化程度的方式来集成，同时对于它们的集成利用普通的工艺步骤。通常，相同的多晶硅TFT技术与相同的工艺步骤可以用于在电路基板100上并排制造TFT1和TFT2，但对于每一TFT具有不同的TFT布局和不同的连接布局。
现在参考图2至13来描述二极管D与这些TFT集成的几个具体实施例。每一具体的实施例包括下述阶段(a)采用包含第一处理温度的第一工艺，在电路基板100上形成用于TFT TFT1和TFT2的沟道区域1的结晶有源半导体膜10；(b)采用包含第二处理温度的第二工艺，在沟道区域端部形成TFT的掺杂的源极区s1、s2和漏极区d1、d2；(c)在其中一个TFT的电极区域与其上将形成二极管D的二极管区域之间提供互连膜20，并提供蚀刻停止膜30，用于二极管的有源半导体膜40将要沉积于该蚀刻停止膜30上；(d)其后采用包含第三处理温度的第三工艺，在互连膜20和蚀刻停止膜30上沉积用于二极管D的有源半导体膜40，在阶段(a)与(b)之后执行该阶段(d)，且第一和第二处理温度高于第三处理温度；和(e)其后从蚀刻停止膜30上蚀刻掉用于二极管D的有源半导体膜40，以在二极管区域中的互连膜20上留下用于二极管的有源半导体膜40。
根据本发明的这种器件制造方法有利于提供具有用于其沟道区域的优质结晶材料和具有有效源极区与漏极区的TFT。这通过在阶段(a)和(b)中使用较高的第一和第二处理温度来获得。通过在阶段(a)和(b)之后以其较低的第三处理温度执行阶段(d)，这种方法有利于为了期望的二极管特性，而提供具有合适膜厚度的较少结晶的材料40(优选，甚至为非晶半导体材料)的二极管D。通过沉积和蚀刻在蚀刻停止膜30上(以及互连膜20上)的用于二极管D的有源半导体膜40，可以限定该半导体膜40在二极管区域中的布局，而不会不期望地蚀刻器件的其它部分，诸如TFT和其到二极管D的互连。
取决于例如互连膜20和蚀刻停止膜30的属性和布置，根据本发明的这种方法允许使用一个或多个普通膜用于二极管D与TFT1和/或TFT2。现在将描述各种具体的实施例。
图2至7的实施例图2示出根据本发明的方法的第一实施例制造的显示器件的一个实施例的像素结构。
多晶硅TFT1和TFT2各自包括结晶硅膜10的岛状物，其对每一TFT提供其各自的沟道区。TFT1岛状物和TFT2岛状物在图2中示出，人为地约束在附图平面中。在实际的像素布局中，TFT1和TFT2通常为不同的横截面。这些TFT自身都为公知的顶栅结构，其在硅膜10上的栅极介电膜2上具有其各自的栅电极g1、g2，且具有形成为膜10的掺杂区的其各自的源极s1、s2和漏极d1、d2。在该实施例中，两个TFT的源极s1、s2和漏极d1、d2具有p型掺杂(P+)，且两个TFT都为p沟道。
地址TFT2具有连接于阵列的行金属化452的栅极g2，和连接于阵列的列金属化453的其漏极d2。其源极s2通过内部导线460连接于电容Cs、光电二极管D和(还经由金属化461连接至)驱动TFT1的栅极g1。驱动TFT1具有经由金属化450连接于像素LED 500的底部透明(ITO)电极561的漏极d1。如图2中所示，这些到金属化图形450、451、452、453、461(例如铝的)的连接是经由平面间(inter-level)绝缘层51中的接触窗口制作的。除了在其中透明显示像素电极561连接于TFT1的漏极金属化450的窗口处之外，另一绝缘层52将该金属化图形与LED像素分离。
本发明减小了由于厚的垂直PIN二极管D的集成引起的表面形态中阶梯状高度的增加。这减少了在集成的二极管和TFT的结构上提供透明显示像素电极561中的问题。像素LED500的发光半导体聚合物膜560夹在该电极561与接地阴极电极562之间。
而且，本发明(如图2的实施例中所执行的)对于导线460以有利的方式提供互连膜20，连接二极管D与地址TFT2的源极s2。因此，在该实施例中，多晶硅膜10的P+掺杂轨迹区用于提供该互连膜20(导线460)。
而且，该相同膜10、20的P+区还可以提供电容器Cs的底部极板。将膜10、20用于电容器Cs的底部极板的这一应用在图2的实施例中示出。在该具体的实例中，电容器Cs的顶部极板3示为提供了TFT栅极g1、g2的膜的单独区域。因此，栅极介电膜2还提供电容器电介质。
因此，如图2中所示，多晶硅膜10的连续P+掺杂轨迹形成了TFT2的掺杂源极s2、电容其Cs的底部极板、PIN二极管D的底部电极区51和它们的互连20。TFT1的栅极g1连接于该P+多晶硅轨迹。
通过厚的非晶本征硅膜和较薄的非晶N+掺杂硅膜的蚀刻限定区40和42，在该多晶硅P+区51上形成图2的PIN二极管D的剩余部分。在该实施例中，在二极管D的蚀刻限定期间所使用的蚀刻停止膜30由栅极介电膜2的延伸部分来提供。在该蚀刻阶段期间，用于顶部接触45的金属膜(例如铬)可以存在于二极管区域上，且之后(例如在限定金属化图形450、451、452、453、461之后)可以限制其在二极管区42上的接触面积(和使之遮蔽)。
图3示出在该实施例的制造中的阶段(a)。基板10通常由低成本的绝缘材料(例如玻璃，或者甚至可以为绝缘聚合物)构成，具有提供其上表面的例如二氧化硅或氮化硅的绝缘涂层，在该上表面上形成电路元件。沉积用于TFT岛状物的初始由非晶材料构成的硅膜10，并通过使用激光束200来加热的公知方式结晶化该硅膜10。通常，使用具有足以熔穿膜10的绝大部分厚度的激光能量和脉冲速率的准分子激光器。硅膜10在该激光处理期间通常到达1000℃至1400℃的范围内的温度(取决于其氢含量)。
图3描绘出该膜10的三个部分，即其中将形成TFT(TFT1或TFT2)的部分[TFT]、其中将形成二极管D的部分[D]和其中将形成TFT-二极管互连的部分[20、460]。应该注意的是，图3的横截面以虚线轮廓示出部分[20、460]，来表示膜10的该部分[20、460]在附图的平面之外。对于显示像素布局，该横截面比图2的横截面更加如实，在图2中，TFT1和TFT2、二极管D和互连20、460都约束在附图的平面中。在其中图3的部分[TFT]用于TFT2的情况下，膜10的部分[20、460]延伸出附图的平面之外，同时保持与位于附图平面中的部分[TFT]和[D]为整体。在其中部分[TFT]用于TFT1的情况下，膜10的部分[20、460]不与图3的该[TFT]部分成为整体，而仅与位于附图平面中的部分[D]成为整体。
为了简化对随后的图4至7的描述，假设图3示出TFT2的[TFT]部分，膜10的分离的TFT1岛状物也在附图的平面之外，且使用与所描述的TFT2相同的工艺步骤制造TFT1。
图4示出在沉积栅极介电膜2和金属膜g’之后，在制造中的后续阶段。通常，膜g’可以由例如通常用于TFT栅电极的铝、或铬、或硅化物或其它材料或合金构成。利用常规的光刻和蚀刻技术由膜g’限定栅极g1和g2。
图5示出之后的阶段(b)，其中在多晶硅膜10中形成P+区s1、s2、d1、d2、20(460)和41。通过将硼离子注入膜10中(除了其中被栅极g1和g2以及任何附加掩模特征部分所遮蔽的之外)，然后加热以退火注入损伤并激活硼掺杂剂，来形成这些P+区。可以用激光束201来执行该加热步骤。在这种激光处理期间，硅膜10的暴露区域的温度通常超过900℃。取代激光束，利用高强度光201的快速热退火(RTA)可以用于该热处理。在这种情况下，硅膜10的暴露区域通常达到600℃至900℃范围内的温度。在另一选择实施例中，可以使用350℃至600℃范围内的炉内退火。甚至可以结合使用这些热处理。例如，在LDD(轻掺杂漏极)结构中，还可以使用多次注入以形成不同的掺杂区。
使用其高处理温度的图3图5的这些阶段(a)和(b)非常有利于TFT，以便获得用于其沟道区域的优质结晶材料和有效的源极和漏极接触。而且，通过采用栅电极g1和g2作为注入掩模，将P+源极与漏极区s1、s2和d1、d2与它们的栅电极g1、g2自对准。
在该掺杂阶段(b)之前或之后，在其中将形成PIN二极管D的区域处的膜2中开出窗口24。该窗口24允许在互连膜20(该实施例中为多晶硅膜2)与随后沉积的有源二极管膜(该实施例中为非晶本征膜40)之间的接触。
期望在沉积其栅极电介质2之后(即在图4之后)氢化多晶硅TFT。该氢化阶段为另一个在适度高温下的处理，且因此在沉积用于二极管D的非晶硅材料之前执行。其通常可以为在N2/H2气体(10％H2)中300℃至400℃的热退火，或其可以为在300-400℃下的氢气等离子体暴露，或二者的结合。优选地，应该在提供栅极金属并激活掺杂剂之后执行，因为通过氢气会钝化由这两个工艺引起的任何损伤。因此，优选地，在阶段(a)和(b)之后而在阶段(d)之前执行该氢化，且其甚至可以为在a-Si沉积阶段(d)之前执行的最后一道工艺。
图6示出在沉积用于PIN二极管D的本征区40(I)的未掺杂非晶氢化硅膜40’，随后是用于N+区42的N+掺杂非晶硅膜42’时，用于PIN二极管D的后续沉积阶段。通常在100℃至300℃范围内的温度下沉积这些非晶膜40’和42’。为了期望的二极管特性，通过在阶段(a)和(b)之后采用较低的第三处理温度执行该阶段(d)，可以将光电二极管D形成为具有适合厚度的优质本征非晶半导体区40的垂直PIN二极管结构。
因此，为了由PIN二极管D的本征区40(I)对LED输出501的有效吸收，甚至在光谱的红色端，按需来选择未掺杂的非晶硅膜40’的厚度。在有源矩阵电致发光彩色显示器的典型实施例中，可以以具有例如在0.5μm至1.0μm范围内厚度的本征非晶硅膜来形成有效的PIN光电二极管。这比具有例如在0.04μm至0.10μm范围内厚度的TFT的多晶硅膜10更厚。
其后，采用常规光刻和蚀刻技术，并利用栅极介电膜2作为蚀刻停止30，将PIN二极管D的横向尺寸限定在膜42’和40’中。因此，该蚀刻停止膜2、30防止了器件其它部分不期望的蚀刻，诸如形成TFT岛状物和到二极管D的互连20、460的多晶硅膜10。在该蚀刻步骤期间，顶部金属膜45’(例如由铬构成)可以存在于二极管区域上，作为蚀刻剂掩模的至少一部分。可以在随后的阶段(在限定金属化图形450、451、452、453、461之后)限制其横向宽度，从而给出在二极管区42上的顶部金属接触45的期望接触面积(且仅边缘被遮蔽)。
在PIN二极管D的最终结构中将看出该实施例的两个与众不同的方面，即●介电层2、30插入在PIN二极管D的P+下电极区41的边缘与其本征区40之间，和●该非晶PIN二极管的P+下电极区41形成在多晶硅膜10中，即技术的混合。
通过以该方式利用TFT和二极管中以及用于互连和蚀刻停止的普通膜10和2、30，来减少工艺步骤和掩模步骤的数量。其后，以公知的方式继续器件的制造。
在该实施例中，在源极/漏极形成阶段(b)之前提供TFT栅极g1和g2，以便于产生自对准结构。然而，本发明可以用于非自对准TFT，在非自对准TFT中，在源极/漏极形成阶段(b)的掺杂剂注入期间，例如使用光致抗蚀剂来遮蔽膜10的沟道区域。其后，例如，可以用与用于PIN二极管D的顶部金属化420相同的金属化膜来提供TFT的栅极g1和g2。该栅极金属化膜的分离部分甚至可以形成，例如，PIN二极管D的顶部金属化420与器件TFT1的源极s1之间的互连。
图8的实施例在图2至7的实施例中，互连膜20和二极管D的底部电极区41形成在提供TFT沟道区域的多晶硅膜10中。图8示出一个改进的实施例，其中不同的互连膜20提供TFT的掺杂硅栅极g1和g2以及二极管D的底部电极区41。在这种情况下，栅极介电膜2不用作蚀刻停止膜30。该不同的互连膜20提供了连接二极管D与TFT1的栅极g1的导线460。图8示出TFT1。
在图8的实施例中，通过激光结晶来形成TFT多晶硅膜10，如图3中所示。在其上沉积栅极介电膜2之后，沉积互连膜20，并通过光刻和蚀刻来对其构图。因此，在该实施例中，膜20提供TFT的栅极膜g’和二极管D的底部电极区41。正如图3至7的互连的情况，TFT1的栅极g1与二极管D的底部电极区41之间的互连自身在图8的附图平面之外，图8简单地示出其端部的区g1和41。
在图8的实施例中，该膜20(形成互连本身、TFT的栅极g1和二极管的底部电极区41)可以在与所使用的相同硼掺杂阶段(b)中掺杂P+，以形成TFT的掺杂区s1、s2和d1、d2。因此，TFT可以仍为自对准型。其后，该薄膜结构由要提供蚀刻停止(取代利用栅极介电膜2的延伸部分)的绝缘膜30覆盖，其中在二极管区域处蚀刻接触窗口24。其后如图2至7的实施例一样继续该制造。
图9的实施例至今所示出的实施例具有顶部栅极TFT。图9示出具有底部栅极TFT的实施例。在该实施例中(如同图2至7中)，多晶硅膜10提供TFT2与二极管D的底部电极区41之间的互连20、460，以及提供TFT的沟道区域。
在工艺的阶段(a)之前，在基板100上(通过膜沉积、光刻和蚀刻)形成TFT的底部栅极g1和g2。这些栅极g1和g2可以由金属或掺杂多晶硅构成。然后沉积栅极介电膜2，随后沉积硅膜10。
通过光刻和蚀刻，将膜10构图成用于TFT岛状物、二极管D的底部电极区41和在区s2与41之间的期望互连20、460的所需区域。如图3至8的情形一样，互连本身在图9的附图平面之外，图9简单地示出在其端部的区s2和41。通过激光结晶化将膜10转化为多晶硅材料，如图3所示。
然后通过硼离子注入和激光退火来提供TFT区s1、s2和d1、d2与互连20以及二极管区41的P+掺杂，相似于图5(除了现在栅极g1和g2在膜10下方之外)。可以在沉积绝缘蚀刻停止膜30之前或之后执行该P+掺杂。在该实施例中，在该P+掺杂阶段之前或之后，蚀刻接触窗口24穿过膜30和膜2。其后如图2至8的实施例一样继续该制造。
图10的实施例除了在与用于提供TFT的金属底部栅极g1和g2相同的工艺步骤中在二极管区域处形成金属导体461之外，图10的实施例相似于图9的实施例。该金属导体461可以为TFT1的栅极g1的延伸部分，以便于将互连20、460(经由区41)连接于TFT1的栅极g1。在这种情况下，在沉积硅膜10之前在二极管区域处，在栅极介电膜2中开出接触窗口22。金属导体461通过该窗口22与随后形成在多晶硅膜10中的二极管区41相接触，正如图5至9的实施例一样。其后如图2至9的实施例一样继续该制造。
图11的实施例图11的实施例还包括在与用于提供TFT的金属底部栅极g1和g2相同的工艺步骤中，在二极管区域处形成的金属导体461。然而，图11示出取代TFT2的TFT1。在这种情况下，金属导体461可以为不同互连膜20(现在由金属构成)的完整部分，该互连膜20提供在TFT1的底部栅极g1、到二极管D的底部连接461、与电容器Cs的底部极板之间的导线460。
其它的制造阶段与图10的那些相类似，其中通过TFT多晶硅膜10的区可以形成PIN二极管D的底部P+区41。然而，图11示出另一改进实施例，其中在沉积绝缘蚀刻停止膜30之后沉积PIN二极管D的底部P+区41。在这种情况下，在沉积P+膜41’(用于二极管区41)、本征膜40’(用于I区40)和N+膜42’(用于二极管区42)之前，穿过绝缘膜30和2蚀刻(在金属导体461与二极管区41之间的)接触窗口。在这种情况下，P+区41可以由非晶硅材料构成。
图12的实施例该实施例与图11的相类似，其中具有二极管P+区41的驱动TFT1的栅极g1的互连经由金属膜g1、20、461。然而，在图11的实施例中，TFT为顶部栅极类型。因此，图12示出沉积在TFT的多晶硅有源膜10上的栅极介电膜2之上的金属栅极g1(和金属导体461)。图12描绘出该金属膜的三个部分g1、20、461，即部分g1(TFT的栅极)、其中将沉积二极管D的部分461、和表示它们的互连的部分20。该膜的互连部分20在图12中以虚线轮廓示出，以表示它延伸出附图平面之外，同时保持与处于附图平面中的部分g1和461成为整体。
在该实施例中，当蚀刻限定非晶二极管区42、40、41的横向宽度时，不需要附加的蚀刻停止膜30。因此，硅蚀刻将停止在金属膜g1、20、461的表面处和栅极电介质2的表面处。
图13的实施例在图11和12的实施例中，金属互连膜g1、20、461提供TFT的栅极g1和g2以及到二极管区41的电极连接。除了TFT之外还提供了二极管D。图13示出一个改进的实施例，其中可以将二极管D设置在TFT1的栅极g1上和/或作为TFT1的栅极g1。产生非常紧凑的结构。
在图13的实施例中，首先执行阶段(a)和(b)以在多晶硅膜10中形成掺杂的源极和漏极区。可以在沉积和构图用于栅电极g1和g2以及任何期望互连的金属膜20、461之前或之后进行该掺杂。其后，在栅极g1、g2上以及栅极介电膜2上沉积非晶硅膜41’、40’和42’的叠层。这些膜41’、40’和42’具有各自的用于PIN二极管D的P+、I和N+导电类型。然后蚀刻膜41’、40’和42’以在驱动TFT1的沟道区域上，即TFT1的栅极g1上留下PIN二极管。在这种情况下，栅极介电膜2和(g2和任何期望互连的)金属膜20、461用作蚀刻停止膜。
在图13实施例的改进实施例中，可以将P+膜直接沉积在栅极介电膜2上，并被构图形成栅电极g1和g2以及任何期望的互连。其后，可以沉积绝缘膜30，并在TFT1的沟道区域上的二极管区域处设置有接触窗口24。其后，沉积I和N+导电类型的非晶硅膜40’和42’，且除了从TFT1上其中由此形成PIN二极管之外的地方将其蚀刻掉。在该蚀刻限定期间，绝缘膜30用作蚀刻停止，保护下面的g2和P+膜41’中的任何互连，如图8中一样。然而，在图13的改进的实施例中，PIN二极管D自身提供TFT1的栅极g1。
具有其它特征的其它实施例在图2至13的实施例中，有源硅膜10的结晶化材料被描述为“多晶”。然而，现今的激光结晶化已经成为如此有效的工艺，以至于所产生的晶粒可以具有与TFT岛状物尺寸相当的尺寸。因此，实际上，在任意给定的TFT岛状物中的膜10实际上可以为单晶材料，即TFT1和/或TFT2可以具有(可以称为)单晶多晶硅的有源膜10。
在图2至13的实施例中，已经描述了结晶有源硅膜10通过两阶段工艺形成，即沉积非晶或微晶硅膜，然后激光结晶化至期望的晶粒尺寸。然而，还能够直接沉积硅膜10为多晶材料。因此，例如，通过硅烷(SiH4)在580℃至650℃温度范围内的热分解，可以直接在阶段(a)中沉积多晶硅材料。该温度仍然比用于提供PIN二极管D的非晶硅有源膜40’的温度(例如在100℃至300℃范围内)更高。
在图2至13的实施例中，通过将掺杂剂注入到TFT的有源硅膜10的先前未掺杂区中，已经形成了掺杂的源极和漏极区s1、s2和d1、d2。然而，特别是对于顶部栅极TFT，还能够沉积用于电极区s1、s2、d1、d2、(41)等的掺杂的额外多晶硅膜。可以在未掺杂的有源膜10之前或之后，沉积和(通过光刻和蚀刻)构图用于电极区s1、s2、d1、d2、(41)等的该掺杂的额外多晶硅膜。如果在膜10之前提供，则所产生的顶部栅极TFT有时被称为“交错”结构。如果在膜10之后提供，则所产生的顶部栅极TFT有时被称为“共平面”结构。在各种情况下，用于提供掺杂膜的温度(例如在580℃至650℃的范围内)仍旧比用于提供PIN二极管D的非晶硅有源膜40’的温度更高。
在图2至13的实施例中，使用非晶硅形成PIN二极管D，特别是在其本征区40中。所产生的二极管具有非常适合于感光有源矩阵彩色显示器中像素的可见光输出的特性。然而，有源二极管膜可以由，例如微晶半导体材料构成。根据本发明，这种微晶二极管结构可以与多晶硅TFT集成。因此，采用比先前在阶段(a)和(b)中用于多晶硅TFT的温度更低的处理温度，可以在一个或多个互连和蚀刻停止膜上沉积二极管的微晶膜，其后可以从蚀刻停止膜上蚀刻掉该微晶膜，以在二极管区域中的互连膜上留下用于二极管的微晶膜。
在图2至13的实施例中，PIN二极管D由其作为底部电极区的P+膜41形成。然而，可以使用反向PIN二极管结构(采用适当的极性颠倒)，其中N+膜42为PIN二极管的底部电极区。多晶硅TFT可以为具有n型源极和漏极区s1、s2和d1、d2的n沟道。在这种情况下，例如，PIN二极管的底部(N+)电极区可以形成为多晶硅膜中的N+轨迹的一部分，其提供n沟道TFT2的源极s2或提供n沟道TFT1的栅极g1。
在一些具有两个多晶硅TFT——TFT1、TFT2的像素电路中，一个TFT可以为n沟道，而另一TFT可以为p沟道。在这种情况下，在注入用于TFT1的一种导电类型的s1、d1掺杂剂时遮蔽TFT2区域，而在注入用于TFT2的相反导电类型的s2、d2掺杂剂时遮蔽TFT1区域。这些掺杂剂注入和它们的退火都在沉积用于二极管D的较少结晶和/或非晶材料40之前执行。
根据阅读本公开物，对于本领域技术人员，其它变化和改进是显而易见的。这种变化和改进可以包括在含有薄膜电路的电子器件以及其零部件的设计、制造和使用中已经公知的且可以取代本文中已经描述的特征或除其之外使用的等同物和其它特征。
虽然在该申请中已经明确表述了权利要求书以具体化特征的结合，但是应该理解，无论其是否涉及与目前任意权利要求所要求相同的发明，以及是否像本发明那样缓和任意或全部的相同技术问题，本发明公开的范围还包括任何新特征或本文中明确地或隐含地或其任意概括公开的特征的新结合。
权利要求
1.一种制造包括薄膜电路元件的电子器件的方法，该薄膜电路元件包括与结晶薄膜晶体管(TFT)集成的二极管(D)，该晶体管在比二极管的有源半导体膜(40)更多结晶的有源半导体膜(10)中具有沟道区域(1)，其中，该方法包括(a)采用包含第一处理温度的第一工艺，在电路基板(100)上形成晶体管的结晶有源半导体膜(10)；(b)采用包含第二处理温度的第二工艺，在沟道区域(1)的端部形成晶体管的掺杂源极和漏极区(s1、s2、d1、d2)；(c)在晶体管的电极区域(s2、g1)与其上将要形成二极管(D)的二极管区域之间提供互连膜(20)，并提供蚀刻停止膜(30)，用于二极管的有源半导体膜(40’)将要沉积于该蚀刻停止膜上；(d)其后采用包含第三处理温度的第三工艺，在互连膜(20)和蚀刻停止膜(30)上沉积用于二极管的有源半导体膜(40’)，在阶段(a)与(b)之后执行该阶段(d)，且第一和第二处理温度高于第三处理温度；和(e)其后从蚀刻停止膜(30)上蚀刻掉用于二极管的有源半导体膜(40’)，以在二极管区域中的互连膜(20)上留下用于二极管(D)的有源半导体膜(40)。
2.根据权利要求1的方法，其中蚀刻停止膜(30)为绝缘膜(2、300)，其在互连膜(20)上延伸且在二极管区域处具有窗口(24)，以允许互连膜与二极管的有源半导体膜之间的接触。
3.根据权利要求2的方法，其中二极管具有形成垂直PIN二极管结构的P和N电极区(41、42)之间的本征区的有源半导体膜(40)，且其中，互连膜(20)包括在阶段(b)中在半导体膜(10)中形成的掺杂区(P+)，连同晶体管的掺杂源极和漏极区(s1、s2、d1、d2)和PIN二极管的P与N电极区的底部电极区(41)。
4.根据权利要求3的方法，其中在阶段(b)中对在阶段(a)中提供的结晶有源半导体膜(10)进行掺杂，以提供晶体管的源极和漏极区、PIN二极管的P与N电极区的底部电极区、以及其间的互连膜。
5.根据权利要求3的方法，其中互连膜(20)的至少一部分设置在结晶有源半导体膜(10)上的栅极介电膜(2)上，以形成晶体管的掺杂半导体顶部栅电极(g1)，其由此与PIN二极管的P与N电极区的底部电极区(41)互连。
6.根据权利要求5的方法，其中在晶体管的结晶有源半导体膜上的栅极介电膜上形成PIN二极管。
7.根据权利要求4和权利要求5的方法，其中电子器件包括借助于相同的互连膜(20)与PIN二极管集成的第一和第二结晶薄膜晶体管(TFT1、TFT2)，且其中，互连膜(20)提供PIN二极管的P与N电极区的底部电极区(41)、第一晶体管的顶部栅电极(g1)、和/或第二晶体管的源极和漏极区(s2、d2)。
8.根据权利要求1的方法，其中互连膜(20、461)包括其自身提供蚀刻停止膜(30)的金属，且二极管具有形成在其作为P与N电极区之间的本征区的有源半导体膜中的垂直PIN二极管结构。
9.根据权利要求8的方法，其中蚀刻停止互连膜(30)的至少一部分设置在结晶有源半导体膜上的栅极介电膜(2)上，以形成晶体管的顶部栅电极(g1)，其由此与PIN二极管的P与N电极区的底部电极区(41)互连。
10.根据权利要求9的方法，其中PIN二极管形成在晶体管的结晶有源半导体膜上的栅极介电膜上。
11.根据权利要求9或权利要求10的方法，其中电子器件包括借助于相同的互连膜(20、461)与PIN二极管集成的第一和第二结晶薄膜晶体管(TFT1、TFT2)，且其中，互连膜连接PIN二极管的P与N电极区的底部电极区(41)、第一晶体管的顶部栅电极(g1)和第二晶体管的源极区(s2)。
12.根据权利要求7或权利要求11的方法，其中电子器件包括在每个像素中具有发光二极管(500、LED)的有源矩阵电致发光显示器，且其中发光二极管经由第一晶体管(TFT1)被驱动并经由第二晶体管(TFT2)被寻址。
13.根据前述权利要求的任意一个的方法，其中结晶半导体膜(10)经受在阶段(a)和(b)之后且在阶段(d)之前执行的氢化工艺。
14.根据前述权利要求的任意一个的方法，其中通过利用膜的激光加热(200)结晶化沉积的半导体膜，从而在阶段(a)中形成结晶半导体膜(10)。
15.根据前述权利要求的任意一个的方法，其中通过在结晶半导体膜中离子注入掺杂剂、并通过退火(201)注入的掺杂剂，从而在阶段(b)中形成掺杂源极和漏极区。
16.一种包括薄膜电路元件的电子器件，该薄膜电路元件包括与结晶薄膜晶体管集成的二极管，其中晶体管的源电极、漏电极和栅电极的至少一个形成为结晶半导体膜(10、20)的掺杂区(s2、g1)，该结晶半导体膜比二极管的有源半导体膜(40)更多结晶；结晶半导体膜的掺杂区(s2、g1)从晶体管延伸以提供二极管的底部电极区(41)，其由此与晶体管源电极、漏电极和栅电极中的所述之一(s2、g1)互连；和二极管在绝缘蚀刻停止膜(2、30)中的窗口处的结晶半导体膜(10、20)上具有其所述的有源半导体膜(40)，其在结晶半导体膜上以及结晶薄膜晶体管的至少一部分上延伸，二极管的有源半导体膜(40)具有在绝缘蚀刻停止膜上终止的横向宽度。
17.根据权利要求16的器件，其中二极管具有垂直PIN结构，该结构具有其所述的有源半导体膜作为在P与N电极区之间层叠的非晶本征区(40)，且其中绝缘蚀刻停止膜(2、30)在P与N电极区的底部电极区(41)和PIN二极管横向边缘处的非晶本征区(40)之间延伸。
18.根据权利要求16或权利要求17的器件，还包括由权利要求4至7或11至15的任意一个中所阐述的任意一种方法所产生的任意附加器件特征。
全文摘要
在诸如有源矩阵显示器的电子器件的制造中，将垂直非晶PIN光电二极管或类似的薄膜二极管(D)有利地与多晶硅TFT(TFT1、TFT2)以如此方式集成，以便于允许各个TFT和二极管特性的最优化程度，同时与显示器的复杂像素环境相兼容。在沉积二极管的有源半导体膜(40)之前，执行使TFT的有源半导体膜(10)比二极管的有源半导体膜(40)更多结晶、且用于形成TFT的源极和漏极掺杂区(s1、s2、d1、d2)的高温工艺。其后，通过蚀刻来限定二极管的横向宽度，同时用蚀刻停止膜(30)保护互连膜(20)，其可以提供二极管的掺杂底部电极区(41)以及TFT的其中一个掺杂区(s2、g1)。
文档编号H01L21/77GK1678952SQ03819988
公开日2005年10月5日 申请日期2003年8月6日 优先权日2002年8月24日
发明者N·D·杨 申请人:皇家飞利浦电子股份有限公司