专利名称：具连接层之集成电路装置及其制造方法
技术领域：
本发明系有关包含半导体衬底中复数集成组件之集成电路装置。此外，该之集成电路装置包含两相邻连接层，其各包含可形成对该组件之导电接点部件之复数导电连接区段。中介层系被安置于两连接层之间。
例如，集成组件系为金属氧化半导体晶体管(MOS)或二极晶体管，也就是典型半导体组件。该半导体组件系被安置于如硅组成之衬底中。
连接层亦被称为金属层，因为其通常以铝或铜之金属来制造。此情况中，亦被使用者系为金属平面，如金属1及金属2。各连接层系以分离沉积处理来制造且位于平行于其它连接层之平面中。
中介层通常由屏蔽层形成，如由氮化硅制成，与整个中介层相较下具有小厚度，且来自具有小介电常数k之相当厚层。连接层间之中介层通常被制成相当厚，如如500纳米。这些量测系被预期确保连接层间之电容耦合尽可能小。
本发明之目的系明定与已知电路装置相较下特别具有改良电子特性之简单结构集成电路装置。再者，预期明定相关制造方法。
该电路装置相关目的系藉由具有权利要求第1项明定特征之电路装置来达成。依据本发明之电路装置，如考量其厚度及/或某介电常数，中介层系以每单位面积电容大于0.5fF/μm2(每平方微米飞法拉)被制造于两连接层间之方式来设计。每单位面积电容系较佳大于0.7fF/μm2，且于一改进中达到约2.0fF/μm2之值。依据本发明之电路装置系具有许多优点。因此，具有线性转移函数之电容器可以无任何附加幕罩之简单方式被安置于连接层内。可压缩短电压峰值之俗称阻隔或备份电容器，可以简单方式被制造于连接线间以运载操作电压。再者，由于中介层具有被缩减厚度，所以连接层间之接点制造系被简化。这些优点将参考改进被更详细解释如下。
依据本发明之电路装置一发展中，该电路装置包含可保护周遭影响之钝化层。该钝化层系包含至少一截断，其可通达至连接层之连接区段。此连接区段可形成连接外部导电连接之终端。若该外部导电连接为接引线，则该终端亦被称为接引垫。然而，该终端亦可被用于所谓快速芯片安装技术(覆晶技术)。若该连接区段由铝或铝合金组成，则先前证实技术可被用来连接外部接点而不必发展新的接引技术。
依据本发明之电路装置下一发展中，该电路装置同样包含可保护周遭影响之钝化层。该钝化层系包含至少一截断，其可通达至连接区段。此连接区段可连接两组件且可藉助雷射束来选择至少两电路变异之一。该连接区段亦被称为可熔链路或熔接点或熔丝。
终端区域或熔接点之截断可被同时制造。因为依据本发明之电路装置中之中介层与传统中介层相较可被制造非常薄，所以可简化图案并以铝或另外物质填充终端区域或熔接点区域中之接触开口。所谓宽高比较之前惯用较厚中介层有利。因此，若中介层约100纳米厚，则方位比为0.2，而接触孔具有0.5微米之直径。再者，不需相当高阻抗钨填充该接触孔。
依据本发明之方法下一发展中，一连接层中至少一连接区段及另一连接层层中至少一连接区段可运载固定操作电压。可运载操作电压之连接区段系重叠于每单位面积电容可形成有效压缩短干扰脉冲之电容器之区域中。该电容器亦被称为称阻碍或备份电容器。一收进中，可运载操作电压之连接区段系被放置于电路装置之数字电路区段中。数字电路区段中，短干扰脉冲系藉由交换处理来产生。为了避免损伤组件及电路，系需要阻碍电容器。阻碍电容器区域中，操作电压线系被具体化于较实际通达各电流所需为大之区域上。因此，此区域为如5，10或甚至100倍于通达电流所需者。由于这些大区域，可产生如1奈法拉至10奈法拉范围之电容。
然而，因为阻碍电容器同时馈送操作电压，所以阻碍电容器所需附加区域可维持相当小。再者，阻碍电容器不必以不同方式，如藉由需附加主动闸极氧化区域之金属氧化半导体电容器来制造。也就是说，主动闸极氧化区域不被整个放大，如若制造阻碍电容器为金属氧化半导体电容器之例。针对具有阻碍电容显著部份之电路，此产生收益及可靠性之优点。
被给定适当布局，藉由沿着操作电压线分配阻碍电容器，系可避免制造具有高品质因子之LC共振电路。操作电压尽可能覆盖各平面整个面积，也就是大于90％或甚至大于95％之比例。为了避免寄生共振电路，操作电压线系被配置为网络来制造彼此不同之复数寄生共振电路及达成阻尼共振电路。该阻尼可以被当做标靶方式藉由具有小宽度之互连区段或藉由槽被增加于横跨电流流动方向。
集成电路装置之下一个改进中，两连接层系包含至少一电容器之电极，形成电容器介电质之中介层部份。所谓金属-绝缘体-金属(MIM)电容器系以此方式制造。这些电容器系为具有线性转移函数之电容器，通常为模拟电路，如具交换电容器之电路所需。
所谓电路之混合信号区段，也就是以模拟信号操作之区段中，与数字电路区段相较下通常需较少金属层，所以可使用两金属层，如最后两金属层来制造高度线性电容器(LIN-Caps)。可制造大于0.5fF/μm2之每单位面积电容。具有高介电常数，也就是实质大于4之物质例中，甚至可达到约2fF/μm2之表面密度。此例中，中介层中之介电层厚度本质上仅藉由选择性蚀刻来限制。例如，上铝连接层例中，与介电蚀刻率相较系藉由铝/屏蔽蚀刻率。较薄铝/屏蔽堆栈或高度选择性铝/屏蔽处理例中，介电层厚度甚至可被降低于典型100纳米之下。藉由电容器以下之屏障，具有模拟信号之电路功能系可使用该基底区域。
因此，模拟信号之线性电容器可不需附加石版印刷步骤与制造连接层同时被制造。此例中，因为模拟电路可被实施于电容器以下，所以线性电容器所需面积最小。因为模拟电路区段所需面积通常不由接线决定，所以最后两金属层不需被用于以模拟方式操作之电路区段中之接线。例如，线性电容器之总电容系介于一及十奈法拉之间。
若操作电压线及/或外部接点及线性电容器之终端位于相同连接层，则此产生特定改进。此改进系以可运载操作电压线或外部接点及可制造先前被用于线性电容器之平面之微影平面结构位于侧面方向之不同位置之理解为基础。因此，可将这些平面安置于一或两平面中。如上述，绝缘层系被制造使其较薄及惯用。再者，将阻碍电容器嵌入金属平面以馈送操作电压系具有进一步优点。上述彼此相叠两邻接金属平面之电容耦合非预期寄生效应现在被用来制造线性电容器之结构。目前，制造线性电容器系需复数附加微影幕罩。依据发展之电路装置，假设金属轨道被用于馈送操作电压，则金属平面之连接区段间之电容耦合并非缺点。电容耦合甚至是优点，因为其可制造阻碍电容器之电容，其现在不再需被分开制造。
电路装置下一发展中，两连接层系包含互相重叠导电区域，其系经由中介层中被延长之孔接点彼此相连。该被延长孔接点系特别被用于制造线圈，也就是预期具有高品质因子Q之电感时。一改进中，形成线圈之接点系以螺旋方式被排列。因为被延长孔接点可不需甚至由上述铝或铝合金制成之上连接层例中所需钨接点下被填充，所以线圈之品质因子非常高。由于相当薄中介层，所以被延长孔具有有利之宽高比，所以可免除钨填充。例如，线圈电感系介于微亨利范围。
例如，具有高品质因子Q之低阻抗线圈可藉由连接最上层铜平面来制造，其系被安置于氧化物或氟硅玻璃(FSG)中，并选择性藉由被延长孔接点将这些铜平面安置于具有低介电常数之物质中。此外，若适合，最上层铝平面亦同样经由被延长孔接点或整个区域同时被并入线圈结构。中介层之小厚度意指接触孔之宽高比变成非常小，例如约0.2。当使用铝连接层时，用于填充接触孔之与铝相较下相当高阻抗之钨接点系不必要。线圈之品质因子Q因而增加。
若以上明定之复数改进被组合，则该结果为具有广泛应用范围之普遍可用线之远后段(FBEOL)概念-高度线性电容(大于0.5或0.7fF/μm2)，-强力耦合阻隔电容器，-具有高品质因子Q之线圈，特别是RF线圈，-强力耦合操作电压馈送-用于外部接点(接引线垫片)或替代覆晶终端平板(垫片)，-雷射熔丝接点(保险丝)，及-最后铜平面及/或铝平面中之信号线。
此例中，除了上述常用处理步骤之外不需额外处理步骤，结果不会产生额外处理成本。因使用上述非预期寄生效应，所以金属-绝缘体-金属电容器或阻隔电容器之制造处理步骤数量甚至可被降低。
因此，例如不再需要上述氮化硅屏障层上之常用氧化物层。此外，例如氮化硅层系被施加较从前更大厚度或被将被更详细解释如下之层堆栈所取代。中介层之层厚度系实质藉由确保击穿长度及避免电迁移被决定朝向底部。朝向顶部，层厚度系特别被限制为大于0.5fF/μm2所需电容大小。
下一发展中，中介层物质系具有大于四或大于六之相对介电常数。因此氮化硅之介电常数介于7及8之间。具有4及30间之介电常数之物质可以简单方式被包含于制造集成电路之处理中。
另一发展中，两连接层彼此具有小于200纳米，特别是小于100纳米之距离。然而，连接层间之距离应大应大于50纳米以确保低失败率。
另一发展中，较靠近组件之连接层系包含铜当作主成分。该主成分系为具有衬底中总原子数至少百分之80比例之成分。特别是，铜系藉由其较高导电率与铝作区分。一改进中，上连接层系为包含铝当作主成分之层。因此，特别是若此层为最上连接层时，系可使用特别是用于制造外部接点之已知制造技术。再者，连接层间之接触孔系因中介层之小厚度而可被填充铝。接触孔之填充及上连接层之铝沉积可以一方法步骤，也就是不改变处理条件来实施。替代改进中，上连接层，特别是最上连接层系为包含铜当作主成分之层。针对该层，系具有已达到制造成熟度或将于可预见未来达到此之连接技术。例如，若两连接层均由铜制成，则此产生接点之高导电率。一改进中，低连接层同样地由铝或铝化合物组成。
另一发展中，绝缘层系包含氮，较佳为氮化硅或氮化铝，五氧化钽，氧化铪及氧化铝成分至少之一。上述物质系具有高，也就是大于四之介电常数，且可相当简单被运用于制造集成电路之处理。
另一发展中，绝缘层系包含不同处理条件下，较佳使用高密度等离子体(HDP)方法及等离子体增强化学汽相沉积(PEVCD)方法被制造之至少两层。藉由此方法，首先可制造因其密度而具有避免电迁之最佳可能特性之部分层。此后，可制造具有特别高介电常数之部分层。
一改进中，绝缘层本质上包含较佳小于20纳米且藉由高密度等离子体方法沉积之一氮化硅层，及藉由等离子体增强化学汽相沉积方法沉积，较佳具有大于30纳米，且较佳约80纳米厚度之一介电层。
介电层包含上述具有大介电常数之物质之一。介电层较佳为藉由中断沉积且随后以相同处理继续沉积多层堆栈来制造。多层堆栈之各层系包含相同物质。
另一改进中，绝缘层系为主要包含氮化硅之同质层。此物质可以简易集成电路技术来处理。氮化硅层较佳具有大于50纳米，较佳约100纳米但应不超过200纳米之厚度。
另一改进中，辅助层系被安置于首先被制造之连接层及绝缘层之间，其辅助层包含具有铜及钴、钨、磷或硼至少之一之铜化合物为主要成分。然而，辅助层亦可以避免电迁及/或铜及绝缘层成分之反应之相当特性来制造。辅助层可于稍后热处理期间压缩凸起形成。
适当选择由铜制成低连接层之沉积及热处理条件亦可确保施加绝缘层之前避免或移除低连接层上之凸起。
特别是，上述量测组合可制造低于100fit，低于10fit或甚至低于1fit失败率之电路装置。
下一发展中，电路装置系包含例如6或8连接层之复数连接层。此发展中，具有每单位面积高电容之连接层系为最远离衬底之连接层。藉由此量测，例如仅需实施低成本屏蔽。
本发明另外有关制造电路装置之方法，特别是依据本发明或其发展之一之电路装置。依据本发明之一方法中，第一连接层首先被制造。此后，中介层系被沉积。进一部连接层随后被沉积。中介层系以两连接层间之每单位面积电容大于0.5fF/μm2之方式来设计。
依据本发明方法之一发展中，中介层系被施加至已被沉积之平坦连接层。仅于此后才开始制造上连接层。依据本发明方法之另一发展中，一连接层首先被施加。此后，上连接层之连接区段截断系被施加。接着仅中介层被施加。此发展中，例如上连接层包含铜。
将中介层沉积于铜或铜合金亦被避免。
上述技术效应同样施加至依据本发明之方法及其发展。本发明实施例系参考附图
被解释如下，其中第1图显示使用集成电路装置中之金属层，第2图显示具有铜制成之倒数第二金属层及由铝制成之最后金属层之集成电路装置，第3图显示具有铜制成之金属层，首先接触孔(孔径)及接着用于连接区段之沟渠被制造于最上金属层之集成电路装置，及第4图显示具有铜制成之金属层，首先用于连接区段之沟渠，接着中介层及此后仅接触孔(孔径)及被制造之集成电路装置。
第1图显示使用集成电路装置10中之金属层。然而，硅衬底12中，电路装置10包含不被描绘于第1图之复数集成半导体组件。被安置于衬底中之组件系形成两空间分离区域，亦即模拟区段14及数字区段16。模拟区段14中，主要模拟信号，也就是具有连续范围值之信号系被处理。相对地，数字区段16中，主要数字信号系被处理，也就是仅具被分配至两交换状态之两值之信号。
硅衬底12上，电路装置10另外包含8个金属层20至34，取代另一金属层其间被安置于金属层20至34之间具有如500纳米厚度之绝缘层。金属层20至34各被安置于平面中。金属层20至34之平面系被安置彼此平行及平行于硅衬底12主区域。金属层20至34各被扩展于模拟区段14及数字区段16中。
模拟区段14中，最下四金属层20，22，24及26系依序分别包含可形成模拟部分14组件间之接点之连接区段40，42，44及46。数字部分16中，金属层20，22，24及26系依序分别包含可形成数字区段16组件间之局部接点之连接区段50，52，54及56。例如，连接区段40至56具有垂直衬底12之100纳米厚度D。
模拟区段14中，金属层28系包含可运载模拟信号及连接模拟区段14组件之连接区段60。数字区段16中，金属层28系包含可连接数字区段16之组件及运载数字信号及之连接区段62。模拟区段14中，金属层30系包含可将模拟区段14覆盖于整个区域上及将该模拟区域屏蔽覆盖组件之连接区段64。数字区段16中，金属层30系包含可运载被连接至数字区段16组件之数字信号之连接区段62。
金属层32及34可形成两最上金属层。模拟区段14中，金属层32包含一电极70，具有线性转移函数之一电容器72及一电容C1。电容器72之另一电极74系位于电极70上之金属层34中。
数字区段16中，金属层32系包含可运载零伏特接地电位P0之两连接区段80及82。
被放置连接区段80之上者系为可运载如2.5伏特接地电位P1之两连接区段84。与阻隔电容器相关之电容C2系被形成于连接区段80及84之间。
位于金属层34中之连接区段82上者系为可运载如1.5伏特之第二操作电位P2之连接区段86。与另一阻隔电容器相关之电容C3系被形成于连接区段82及连接区段86之间。另一方面，电容C1，C2及C3大小系藉由覆盖连接区段70至86来决定。另一方面，连接区段70及74，80及84，及82及86间之每单位面积电容系藉由形成于金属层32及34间之中介层90来决定。中介层90系以每单位面积电容大于0.5fF/μm2之方式来设计。中介层90形成之实施例系参考第二至四图被更详细解释如下。
连接区段70至86具有厚度D之四倍，因此适合传导产生于连接区段80至86用于馈送操作电压之高电流。
第2图显示具有倒数第二金属层102及最后金属层104之电路装置100。被安置于倒数第二金属层108及电路装置100之衬底之下者系藉由圆点标示。
第2图中，被安置于操作电压线间之接引接点110，线性电容器112，阻隔电容器114，及所谓熔丝接点116系被描绘为可被安置于两最上金属层102及104中之组件例。
作为绝缘物质之金属层108系包含具有低介电常数(Blok屏蔽低k)，例如SILK(硅低k)，也就是多孔二氧化硅之物质。接引接点110之区域中，金属层108系包含复数接触孔122至126(许多孔)。接触孔122，124及126系被填充垫片/屏蔽层128及铜130。例如，屏蔽层包含氮化钛。熔丝接点116之下，金属层108系包含连接区段132及134，其通达至经由熔丝接点116被连接之组件。金属层108及金属层102系为具有小于20纳米厚度，如具有15纳米厚度之氮化硅所制成之屏蔽层136。可替代是，如碳化硅之BLOK物质(屏蔽低k)亦可被使用。
接引接点110之区域中，金属层102系包含通达至接引接点之线138。电容器112之区域中，金属层102系包含电容器112之下电极140。阻隔电容器114之区域中，金属层102系包含下操作电压线142。熔丝接点116之区域中，金属层102系包含通达至熔丝接点116之两连接区段144及146。
线138，下电极140，下操作电压线142。及连接区段144及146系藉由铜148来形成，其系藉由垫片/屏蔽层150与被包含于金属层102用于绝缘个别接点之二氧化硅152隔离。垫片/屏蔽层150系包含如氮化钛。
位于金属层102及金属层104之间者系为中介层160，其厚度D2约100纳米。中介层160系完全由如氮化硅组成。
接引接点110之区域中，接触孔162贯穿中介层160，该接触孔因为介于两金属层之间亦被称为孔径。熔丝接点116之区域中，两接触孔或孔径164及166贯穿中介层160。接触孔或孔径162，164及166系被填充铝170。例如，由氮化钛制成之垫片/屏蔽层172可将铝170与中介层160及铜隔离避免扩散进行。垫片/屏蔽层172亦可避免或降低电迁。除了穿透接触孔162至166及另一接触孔(无图标)，中介层160系被形成于金属层102及104间之区域中之整个区域。
接引接点110之区域中，金属层104包含由铝170制成之终端板180。电容器112之区域中，金属层104包含由铝170制成之电容器112之上电极182。阻隔电容器114之区域中，金属层104包含由铝170制成之电容器112之上操作电压线路184。熔丝接点116之区域中，金属层104包含由铝170制成之熔丝区段186。该熔丝区段186可连接接触孔164及166。金属层104包含可隔离终端板180，上电极182，上操作电压线路184及熔丝区段186之二氧化硅190。抗反射层192之剩余系被放置于终端板180，上电极182，上操作电压线路184及熔丝区段186之上区域。金属层104系被包含如氮化硅之钝化层194覆盖。
接引接点110之区域中，截断196系位于钝化层194及二氧化硅190中。截断196终止于终端板180。接引线200之终端头198系位于截断196中。
另一截断202系位于熔丝接点116之区域中。截断202可穿透钝化层194及二氧化硅190。截断202终止于熔丝区段186之中央区域。经由截断202，熔丝区段186可藉助雷射束被熔化及岔断。
以下方法步骤被实施来制造电路装置100以铜制造下金属层106，108及102-下金属层106，108及102系藉由如被使用之镶嵌技术将铜沉积或铜合金沉积于具有低介电常数k之物质中来制造。此外，复数接触孔122至126系被安置于接引接点110之下以便机械稳定。
-二氧化硅152或不同物质，如氟硅玻璃(FSG)系藉助微影处理被敷设及制图。垫片/屏蔽层150及铜148随后被沉积。
-垫片/屏蔽层150及铜148接着藉助化学机械光方法(CMP)被向下移至大约二氧化硅152之位准。该表面随后系藉助如刷除(brushclean)来清除。
中介层160之制造变异a)约100纳米氮化硅藉助如化学汽相沉积(CVD)方法或藉助等离子体增强化学汽相沉积方法被沉积为介电扩散屏蔽及最上金属层104之金属间介质。
b)首先小于20纳米氮化硅层藉由高密度等离子体方法被沉积。由于此方法期间之额外离子撞击，此氮化硅层系被固化因而对铜148之电迁具有最佳可靠性。此后，约80纳米氮化硅系藉助等离子体增强化学汽相沉积方法被沉积，该沉积系较佳被岔断若干次来制造承受最佳介电崩溃强度之多层堆栈。
c)首先小于20纳米厚度氮化硅层系使用高密度等离子体方法被沉积于被清除金属层102之上。此系遵循以高介电常数k沉积约80纳米介电质来达成每单位面积最大电容。除此之外，合适物质系为Al2O3或Ta2O5。
接触孔(孔径)制造-光阻剂系被施加于中介层160且依据接触孔162，164及166之结构被暴露及发展。
-接触孔162，164及166系被蚀刻入中介层160。
-光阻剂层之残留系被移除。
-接触孔162，164及166系以如湿式清除步骤被清除，以移除可被沉积于接触孔162，164及166底部之氧化铜。
金属层104之制造-屏蔽层172系被沉积，如以氢为基础之溅散预清除或反应性预清除系被实施。金属扩散屏蔽之合适物质系为钽，氮化钽，钛，氮化钛，钨，氮化钨等等。合适沉积方法系为物理气象沉积方法或化学气象沉积方法。
-铝170或铝合金系藉助物理气象沉积方法或化学气象沉积方法来沉积。
-如氮化钛层之抗反射层192系藉助物理气象沉积方法来沉积。
-用于制图铝170之微影方法系被实施，终端板180，上电极182，上操作电压线路184，阻隔电容器114之上平板及熔丝区段186之位置系被界定。用于运载信号之线圈或接点位置可附带被界定。
-铝170系以中介层160上区域处之制动器来蚀刻。
-光阻剂系被移除而清除步骤系被实施。
结束钝化-二氧化硅190或另一合适物质，如氟硅玻璃系被沉积。氮化物层194随后被沉积。
-微影方法系被实施用于界定截断196及202之位置，也就是分别通达终端板180及熔丝区段186之开口。
-截断196及202系被蚀刻。
-光阻剂系被移除而清除步骤系被实施。
可选择是，截断196及202亦可使用当作幕罩之感旋光性聚亚醯胺来打开。当取代铜时，参考第2图解释之方法亦可被实施，铜合金，铝或铝合金系被用于金属层102或所有下金属层。特别是，制造中介层160之变异及制造覆盖结构之方法步骤于此例中保持不变。
除了金属层104中之铝，亦可使用铜或铜合金。如第3图所示，若想避免蚀刻铜所产生之缺点，则铜系藉由双镶嵌技术来制图。
第3图显示具有均包含铜或铜合金之倒数第二金属层102a及最后金属层104a之电路装置100a。电路装置100a例中，最上金属层104a中，首先接触孔164a及166a系被制造，接着用于金属层104a之连接区段之沟渠系被制造。第3图中，如已参考第2图被解释之组件之具有相同结构及功能之组件系被相同参考符号标示，但该参考符号系以下例文字a来区分。这些组件因上述解释可应用而不再被解释。
以下差异出现于第2图及第3图之间。第3图描绘不同于第2图之穿越电路装置之区段。因此，例如接引接点110a之下线路及与接引接点110a相关之接触孔或孔径系不存在。取代阻隔电容器114，第3图显示对应线路184之线路184a可藉其被连接至金属层102a中之操作电压线路302之接触接点300。接触接点300位于接触孔或孔径303中。
位于金属层104a及102a之间者系为如全部由氮化硅组成之中介层304。制造中介层304之变异系被进一步解释如下。
金属层104a中，终端板306系被放置于接引接点110a之区域中，上电极308系被放置于线性电容器112a之区域中，操作电压线路184a系被放置于接触接点300之区域中，而熔丝区段310系被放置于熔丝接点116a之区域中。终端板306，上电极308，操作电压线路184a及熔丝区段310系由铜312组成，其系藉由如氮化钛制成之屏蔽层314与被包含于金属层104a中之二氧化硅315隔离。铜合金亦可取代铜312被使用。
例如由氮化硅组成之屏蔽层318系被放置于金属层104a上。被放置于屏蔽层318上者系为部分钝化之如二氧化硅之氧化物层320。该钝化亦藉由位于氧化物层320上之如氮化硅层之钝化层194a提供。
具有如小于5纳米厚度之薄介电层222系被放置于钝化层194a及截断196a及202a。介电层322系由如氮化硅组成。
以下方法步骤被系于电路装置100a制造期间被实施下金属层106a，108a及102a之制造中介层304之制造变异d，e)比较制造中介层160之变异d及e。
f)具有大于50纳米厚度之氮化硅层系被沉积为介电扩散屏蔽及金属间介电质。该介电质厚度系被硅氧化物层/氟硅玻璃及氮化硅间之蚀刻选择限制。蚀刻用于上电极308之沟渠后，电子可靠介电质亦必须维持于电容器112之区域中。
g)首先小于20纳米厚度之氮化硅层系被沉积。此例中高密度等离子体方法系被用来达成电迁最佳可靠度。此后大于30纳米之氮化硅层系藉由等离子体增强化学汽相沉积方法被沉积为用于最佳介电崩溃强度之多层堆栈。
h)首先小于20纳米厚度氮化硅层系使用高密度等离子体方法被沉积。具有大于30纳米且包含具有如Al2O3或Ta2O5之高介电常数k之介电质之层随后被沉积。此层可达到电路装置100a中之线性电容器112a或阻隔电容器之每单位面积最大电容。此例中，中介层304之总厚度应大于50纳米。中介层304之厚度系被硅氧化物层/氟硅玻璃及具有高介电常数k之层向下限制。
金属层104a制造，接触孔制造-二氧化硅316或另一如氟硅玻璃之合适物质系被沉积。
-微影方法系被实施用于界定接触开口303，164a，166a之位置。
-接触孔系被蚀刻于接触开口303，164a，166a之后者位置上之二氧化硅316中实刻操作停止于中介层304。
-光阻剂系被移除。
-接触孔系被蚀穿中介层304直到铜148a被暴露为止。
金属层104a中之沟渠制造-微影方法系被实施用于界定铜312被引进之沟渠位置。
-该沟渠系以中介层304上之制动器来蚀刻。用于终端板306，上电极308，操作电压线路184及终端区段310之沟渠系被制造于此例中。此外，用于具有阻隔电容之操作电压线路，信号线路或线圈之沟渠可被同时制造。
-光阻剂系被移除。
-接触孔系以如湿式清除步骤(如EKC525)被清除，以移除可能被制造于接触孔底部之氧化铜。
金属层104a进一步制造-屏蔽层314系被沉积，其中(以氢为基础)之溅散预清除或反应性预清除应被实施。屏蔽沉积系藉助如物理气象沉积方法或化学气象沉积方法来实施。可使用用于屏蔽层172之相同物质。
-具有成长原子核之铜层随后藉由物理气象沉积方法或化学气象沉积方法，或藉由无电镀方法自溶液沉积。
-铜312系藉助双镶嵌填充方法，如藉助电化(ECD)沉积方法被引进。
-铜312及屏蔽层314系藉助化学机械光方法被移出沟渠。
-屏蔽层318系被施加。屏蔽层318系具有约20纳米至约30纳米厚度。例如，氮化硅系藉助等离子体增强化学汽相沉积方法或藉助高密度等离子体方法被沉积。然而亦可使用其它物质，如具有低介电常数k(BloK-屏蔽低k)之屏蔽物质。
钝化制造-钝化随后藉由如施加二氧化硅320及氮化物层194a来制造。
-微影方法系被实施用于界定截断196a及202a之位置。
-截断196a及202a系以屏蔽层318上之制动器来蚀刻。
-光阻剂系被移除。
-屏蔽层318系被蚀穿截断196a及202a之区域。
-具有如小于5纳米厚度之极薄但高密度介电层322系被沉积。例如，原子层化学气象沉积(ALCVD)方法系被用于沉积。合适物质系为氮化硅。介电层322可保护铜终端板206及熔丝区段310不被腐蚀及氧化。然而，介电层322必须薄到足以接引于铜终端板306。
第4图显示具有均包含铜或铜合金之倒数第二金属层102b及最后金属层104b之电路装置100b。电路装置100b例中，首先用于金属层104b之连接区段之沟渠系被制造于最上金属层104b中。此后，仅中介层400被沉积且接触孔303b，164b及166b被制造。第4图中，如已参考第二及三图被解释之组件之具有相同结构及功能之组件系被相同参考符号标示，但该参考符号系以下例文字b来区分。这些组件因上述解释可应用而不再被解释。
第4图及第3图之间具有差异，该差异于解释制造电路装置100b之方法步骤时将清楚呈现下金属层106b，108b及102b之制造-参考第2图之解释。
屏蔽层402制造-具有大于20纳米厚度之屏蔽层402系藉助如等离子体增强化学汽相沉积方法或藉助高密度等离子体方法被沉积于分位金属层102b上。屏蔽层402包含如氮化硅或具有低介电常数k(Blok)之物质，如碳化硅。
金属层104a制造，沟渠制造-如二氧化硅层404之氧化物层系被沉积于屏蔽层402上。可替代是，亦可使用如氟硅玻璃之合适物质。
-微影方法系被实施用于界定铜312b被随后引进之沟渠位置。
-该沟渠系以屏蔽层402上之制动器来蚀刻。
-光阻剂系被移除来避免铜之氧化。
-屏蔽层402系被蚀穿于沟渠区域中。过度蚀刻程度系可用来确保完全移除铜148b上之屏蔽层402区域。此产生二氧化硅152b取代铜148b被放置之区域中，也就是接引接点110b以下区域及熔丝区段116b以下区域中更深之沟渠。
中介层400之制造变异d，e)分别比较制造中介层160之变异d及e。
f至h)分别比较制造中介层304之变异f至h。
接触孔(孔径)制造-接触孔303b，164b及166b及另一接触孔(无图标)之位置系藉助微影方法来界定。
-接触孔系被蚀刻入中介层400。
-光阻剂系被移除。
-接触孔系以如湿式清除步骤(EKC525)被清除，以移除可能被制造于接触孔底部之氧化铜。
金属层104a之进一步制造-参考第3图之解释及金属层104a之进一步制造。差异仅在于当执行化学机械光方法时，除了铜312b及屏蔽层314b之外，中介层400亦被移出沟渠。
除了上述本发明，发展及实施例优点之外，应注意以下观点-最上铝平面可被用于相当厚及广操作电压线路。以铝不用钨填充于接触孔(孔径)来制造接线平面系较藉由化学机械光方法制造铜平面更节省成本。因为不需平面化该最后金属平面，所以不需铜平面。
-因为微影要求相当宽松，所以已既存装设可被用来制图最后铝平面。
-亦可运载信号于最后两金属层，如低阻抗馈送线路(线路出口)或特别敏感混合信号信号线路。若信号线路被安置于两电容强力耦合金属层中，则必须考量确保信号层彼此不跨越。然而，可替代是，亦可将信号线路接线于两平行平面促成特别低阻抗信号线路。用于此之附带成本很低，因为仅需提供可藉由软件技术达成之附带配置平面。
-两平面之一中之信号线路间之较强电容偶合可藉由些许拓宽最后金属层或倒数第二金属层中之信号线路间之最小距离，如10至20％来避免。
参考符号表10电路装置12硅衬底14模拟区段16数字区段20至34金属层40至66连接区段D 厚度70电极72电容器74电极80连接区段P0接地电位P1，P2操作电位C1至C3电容
90 中介层100电路装置102倒数第二金属层104最后金属层106，108 其它金属层110接引接点112线性电容器114阻隔电容器116熔丝接点120碳化硅122至126 接触孔128垫片/屏蔽层130铜132，134 连接区段136屏蔽层138线路140下电极142下操作电压线路144，146 连接区段148铜150垫片/屏蔽层152二氧化硅160中介层D2 厚度162至166 接触孔(孔径)170铝172垫片/屏蔽层180终端板182上电极184上操作电压线路186熔丝区段190二氧化硅
192抗反应层194钝化层196截断198终端头200接引线202截断k 介电常数300接触接点302操作电压线路303接触孔(孔径)304中介层306终端板308上电极310熔丝区段312铜314垫片/屏蔽层316二氧化硅318屏蔽层320二氧化硅层322介电层400中介层402屏蔽层404二氧化硅层
权利要求
1.集成电路装置(10，100)，具有被安置于半导体衬底(12)中之组件，具有两连接层(102，104)，其各包含至少一导电连接区段(148，170)，其为导电连接至一组件之部分，及具有由至少一介电物质制成之一中介层(160，400)，该中介层系被安置于该连接层(102，104)之间，该中介层(160，400)可界定该连接层(102，104)间之每单位面积电容，其特征在于该中介层(160，400)系以该连接层(102，104)间之该每单位面积电容大于0.5fF/μm2或大于0.7fF/μm2或约2.0fF/μm2之方式来设计。
2.如权利要求1之电路装置(10，100)，其特征在于该电路装置(10，100)包含可不受周围影响之一钝化层(194)，其中该钝化层(194)系包含至少一截断(196)，其通达连接层(104)之连接区段(180)，及其中该连接区段(180)形成可连接外部导电接点(200)之一终端。
3.如先前权利要求任一项之电路装置(10，100)，其特征在于该电路装置(10，100)包含不受周围影响之一钝化层(194)，其中该钝化层(194)系包含至少一截断(202)，其通达连接层(104)之连接区段(186)，及其中该连接区段(186)系为一熔丝接点，藉此至少两电路变异之一被或已被选择。
4.如先前权利要求任一项之电路装置(10，100)，其特征在于一连接层(104)中之至少一连接区段(184)及另一连接层(102)中之至少一连接区段(142)系被提供来运载一操作电压，及其中垂直连接层(102，104)之该连接区段(184，142)系重叠于形成电容器(C2，C3)之区域中，其可压缩该电路装置(10，100)操作期间产生之干扰脉冲，该连接区段(184，142)较佳被安置于以数字信号操作之该电路装置(10，100)之电路区段(16)中。
5.如先前权利要求任一项之电路装置(10，100)，其特征在于该连接层(102，104)系包含至少一电容器(C1，72)之电极(140，182)，及其中该电容器(C1，72)区域中之部分该中介层(160，400)系形成该介电质，该电容器(C1，72)较佳被安置于以模拟信号操作之该电路装置(10，100)之电路区段(14)中。
6.如先前权利要求任一项之电路装置(10，100)，其特征在于该连接层(102，104)系包含垂直连接层(102，104)，且其藉由接点，特别藉由延长孔接点彼此相连之重叠于中介层中之导电区域，该导电区域较佳具有螺旋进程，及该导电区域可形成确保该电路功能之电感。
7.如先前权利要求任一项之电路装置(10，100)，其特征在于该中介层(160，400)系包含具有大于4或大于6，较佳小于30之介电常数之至少一物质，及/或其中该物质较佳实质完全填充不同连接层(102，104)之相对导电区域(140，182；148，184)间之空间，及/或其中该连接层(102，104)彼此系具有小于200纳米或小于150纳米，较佳约100纳米之距离。
8.如先前权利要求任一项之电路装置(10，100)，其特征在于该连接层(102，104)均包含相同物质作为主成分，或其中一连接层(102)包含作为主成分之物质不同于形成该另一连接层(104)之该主成分之物质，该物质较佳为铝，铝合金，铜或铜合金。
9.如先前权利要求任一项之电路装置(10，100)，其特征在于该两连接层(102，104)之最后被施加连接层(104)系包含铝或铝合金作为主成分，及其中该连接层(102，104)间之接触孔(162)同样被填充铝或铝合金。
10.如先前权利要求任一项之电路装置(10，100)，其特征在于该中介层(160，400)系包含至少一氮成分，较佳为氮化硅或氮化铝，氧化钽，氧化铪或氧化铝。
11.如先前权利要求任一项之电路装置(10，100)，其特征在于该中介层(160，400)系包含不同处理条件下被制造之至少两层，较佳首先一层藉由高密度等离子体方法而此后一层藉由等离子体增强化学汽相沉积方法来制造，首先被制造之该层系包含相同于此后被制造之该层当作主成分之物质，或首先被制造之该层系包含不同于此后被制造之该层当作主成分之物质。
12.如权利要求11之电路装置(10，100)，其特征在于该两层至少之一系为特定处理条件下岔断物质沉积及相同处理条件继续该相同物质随后沉积所制造之多层堆栈。
13.如先前权利要求任一项之电路装置(10，100)，其特征在于首先被制造之该连接层(102)系包含铜或铜合金作为主成分，及其中辅助层系被安置于该第一连接层(102)及该中介层(160，400)之间，该第一连接层(102)之该连接区段(148)处之该辅助层系主要包含包括铜及钴，钨，磷或硼物质至少之一之铜化合物之区域。
14.如先前权利要求任一项之电路装置(10，100)，其特征在于该电路装置(10，100)包含其它连接层(20至30)，及其中具有每单位面积高电容之该连接层(32，34)系为被安置最远离该衬底(12)之该连接层(20至34)。
15.特别如先前权利要求任一项制造集成电路装置(10，100)之方法，其中电子组件系被制造于半导体衬底(12)中，其中连接层(102)系于制造该组件之后被施加，其包含导电连接至组件之一导电连接部分之至少一导电连接区段(148)，其中由至少一介电物质制成之中介层(160)系于施加该连接层(102)之后被施加，其中上连接层(104)系于施加该中介层(160)之后被施加，其包含导电连接至组件之一导电连接部分之至少一导电连接区段(170)，及该中介层(160)系以该连接层(102，104)间之该每单位面积电容大于0.5fF/μm2或大于0.7fF/μm2或约2.0fF/μm2之方式来设计。
16.如权利要求15之方法，其特征在于该中介层(160)系于该上连接层(104)制造开始之前被施加，或其中该中介层(400)系被沉积于用于该上连接层(316)之该连接区段(312)之截断中。
17.特别如权利要求1至14任一项制造集成电路装置之方法，其中较佳由铜或铜合金制成之金属层(148)系被施加于载体物质(152)上，其中中介层(160，400)系于施加该金属层(148)之后被施加，其包含不同处理条件下所制造之至少两层，及其中首先被制造之层系藉由高密度等离子体方法来沉积而此后被制造之层系藉由等离子体增强化学汽相沉积方法来沉积，首先被制造之该层系包含相同于此后被制造之该层当作主成分之物质，或首先被制造之该层系包含不同于此后被制造之该层当作主成分之物质。
18.如权利要求17之方法，其特征在于该两层至少之一系为多重岔断物质沉积及相同处理条件下随后继续该相同物质沉积来制造。
19.特别如权利要求1至14任一项制造集成电路装置之方法，其中较佳由铜或铜合金制成之金属层(148)系被施加于载体物质上，其中辅助层系于施加该金属层之后被施加，其主要包括包含由铜及钴，钨，磷或硼物质至少之一组成之铜化合物，及其中由介电物质制成之中介层系于施加该辅助层之后被施加。所有实施例中，该电路装置包含至少一接触孔，其仅穿透可界定连接层间之每单位面积电容大于0.5fF/μm2或大于0.7fF/μm2或约2.0fF/μm2之该中介层，也就是说，接触孔并不穿透除了界定该每单位面积电容之中介层外之任何其它层。
全文摘要
解释其中由介电物质制成之中介层(160)被安置于两金属层(102及104)间之电路装置。该中介层(160)系以该连接层(102，104)间之每单位面积电容大于0.5fF/μm
文档编号H01L21/822GK1650427SQ03809513
公开日2005年8月3日 申请日期2003年3月17日 优先权日2002年4月29日
发明者H·-J·巴思, J·霍尔滋 申请人:因芬尼昂技术股份公司