专利名称：垂直绕线结构的利记博彩app
技术领域：
本实用新型涉及一种垂直绕线结构，特别是涉及一种适用于基板的垂直绕线结构。
背景技术：
覆晶接合技术(Flip Chip Bonding Technology)主要是利用面数组(areaarray)的排列方式，将多个芯片垫(die pad)配置于芯片(die)的主动表面(active surface)，并在各个芯片垫上形成凸块(bump)，接着再将芯片翻面(flip)之后，利用芯片的芯片垫上的凸块分别电(electrically)及机械(mechanically)连接至承载器(carrier)的表面所对应的接合垫(bondingpad)。因此，由于覆晶接合技术可应用于高接脚数(High Pin Count)的芯片封装结构，并具有缩小封装面积及缩短信号传输路径等优点，使得覆晶接合技术目前已经广泛地应用在芯片封装领域。值得注意的是，由于基板(substrate)可同时提供高密度接点及微细化线路，所以基板也已成为目前芯片封装领域所最常见的覆晶接合用的承载器。
请参考图1A，其绘示现有的一种六层导线层的基板的局部剖视图。基板100是以一绝缘芯层(dielectric core)110c作为基础，并利用机械钻孔(mechanical drill)的方式，同时凿穿绝缘芯层110c以形成多个贯孔112a。接着，再利用电镀法(plating)，将导电材料形成于贯孔112a的内壁及绝缘芯层110c的上下侧面，并填入树脂材料于贯孔112a的内部空间，用以形成多个镀通插塞(through via)130a(仅绘示其一)。为了简化说明，下文仅说明绝缘芯层110c的上侧各层的形成流程。之后，再形成一未图案化的导线层120c于导线层120d的表面，并同时图案化导线层120c及导线层120d，用以形成线路于绝缘芯层110c的上侧面。
请同样参考图1A，再在导线层120c上形成一介电层110b，并利用光刻(photolithography)的方式，图案化介电层110b，用以在介电层110b上形成多个开口112b(仅绘示其一)。之后，再在开口112b内填入导电材料，用以形成导通插塞(conductive via)130b。接着，在介电层110b上形成一未为图案化的导线层120b，并图案化导线层120b，且导线层120b具有接合垫124b。然后，重复上述的形成介电层110b及导线层120b的数个步骤，用以在导线层120b上依序形成介电层110a及导线层120a。此外，更可重复上述的步骤，而在绝缘芯层110c的下侧依序形成导线层120f、介电层110d、导线层120g、介电层110e及导线层120h，最后完成具有六层线路的基板100，其中导线层120c及导线层120d可视为同一导线层，而导线层120e及导线层120f则可视为同一导线层。
请同时参考图1B及图1C，其中图1B绘示图1A的局部俯视图，而图1C绘示图1B的I-I线的局部剖视图。就现有的基板(如图1A所示的基板100)而言，导线层120a及导线层120b之间的电连接是通过这些导电插塞130b来达成，而导电插塞130b的顶端连接导线层120a所形成的接合垫124a，且导电插塞130b的底端则连接导线层120b所形成的接合垫124b。此外，导线层120除形成这些接合垫124以外，导线层120更形成多条导线(trace)122，而这些导线122分别穿插于这些接合垫122之间。
请同样参考图1B及图1C，就现有技术而言，由于介电层110a的开口112b是利用光刻的方式来加以形成，所以开口112b底端的孔径最小仅可达60微米。此外，介电层110a在进行光刻制作工艺时，为了提供开口112b与接合垫124b之间具有足够的对位公差(tolerance)，例如约30微米的对位公差，所以接合垫124b的直径最小仅可达120微米，即(60+30×2)微米。另外，导线层120a在进行图案化制作工艺(通常为光刻蚀刻制作工艺)时，为了有效地形成接合垫124与其相邻的导线122，以避免接合垫124与其相邻的导线122之间发生短路，所以接合垫124与其相邻的导线122之间的间距P1最小会设定在50微米，如图1A及图1B所示。
请同时参考图1A～图1C，当导线层120a及导线层120b之间设计经由一导电插塞130b来相互电连接时，当导电插塞130b底端的外径为60微米，而导电插塞130b底端的接合垫124b必须提供30微米的对位公差，且上述接合垫124b与导线层120b之间必须提供50微米的对位公差时，将使图1A所示的基板100在水平方向上，必须至少提供出直径为220(即60+30×2+50×2)微米的圆形区域的横向截面积。然而，当图1A所示的基板100所需传递的信号路径越多时，如此将相对增加导电插塞130b的数目，因而相对增加基板100在水平方向上的面积。此外，如图1所示，由于绝缘芯层110c的贯孔112a通常是由机械钻孔来加以形成，使贯孔112a的孔径D1最小仅可达到100微米，因而相对使得镀通插塞130a(包含镀层部分)的外径最小仅可达到160微米，进而相对增加基板100在水平方向上的面积。因此，现有的由增层法(Build-up)所制作的基板100，特别是具有埋设式导电插塞130b(即埋孔(embedded via))及镀通插塞130a的传统设计的基板100，其于水平方向上的面积不易缩小，因而无法有效地提高此基板100的绕线密度。
实用新型内容本实用新型的目的在于提供一种垂直绕线结构，适用于电连接基板的任二两导线层所分别形成的导线，用以相对缩小基板在水平方向上的面积，因而相对提高基板的绕线密度。
本实用新型的目的是这样实现的，即提供一种垂直绕线结构，适用于一基板，用以电连接一第一导线及一第二导线，其中该第一导线及该第二导线分别配置于该基板一叠合层的一第一面及对应的一第二面，该垂直绕线结构包括一导电柱，贯穿该叠合层，且该导电柱的一第一面及对应的一第二面分别暴露于该叠合层的该第一面及该第二面；一第一接合垫，配置于该导电柱的该第一面，且该第一接合垫连接于该第一导线，而该第一接合垫的横向截面积小于该导电柱的横向截面积；以及一第二接合垫，配置于该导电柱的该第二面，且该第二接合垫连接于该第二导线。
具体地说，本实用新型提供的垂直绕线结构，适用于一基板，用以电连接二导线，其中二导线分别配置于基板的一叠合层的顶面及底面，此垂直绕线结构包括一导电柱及二接合垫。其中，导电柱贯穿叠合层，且导电柱的顶面及底面分别暴露于叠合层的顶面及底面。此外，二接合垫分别配置于该导电柱的顶面及底面，且二接合垫分别连接于上述二导线，而二接合垫之一的横向截面积小于导电柱的横向截面积。
基于上述，本实用新型的垂直绕线结构适用于一基板，并通过导电柱搭配二接合垫的特殊设计，故可有效地缩小基板在水平方向上的面积，并相对地提高基板的绕线密度，且可大幅度降低基板的制作工艺步骤及制作工艺成本，更可显著地降低基板绕线的复杂度。
图1A为现有的一种六层导线层基板的局部剖视图；图1B为图1A的局部俯视图；图1C为图1B的I-I线的局部剖视图；图2A为本实用新型的较佳实施例的一种垂直绕线结构，其应用于一基板的局部剖视图；图2B为本实用新型的较佳实施例的垂直绕线结构，其应用于一双层导线层基板的局部剖视图；图2C为图2B的II-II线的剖视图。
具体实施方式
请参考图2A，其绘示本实用新型的较佳实施例的一种垂直绕线结构，其应用于一基板的局部剖视图。本较佳实施例的垂直绕线结构适用于一基板200，例如覆晶接合用的承载器或一般印刷电路板，本较佳实施例是以六层导线层的基板200作为举例，但不限于六层导线层的基板，任何导线层的数目大于二的基板均可通用。首先，基板200主要是由多层介电层210及图案化的多层导线层220所堆栈而成，其中基板200的制作工艺除可利用现有的增层法，来逐次形成多层介电层210及多层导线层220以外，也可利用现有的压合法(laminate)，将多层介电层210及多层已图案化的导线层220同时压合，以形成大部分的基板200，例如图示的叠合层202。值得注意的是，就本较佳实施例而言，基板200的叠合层202主要由介电层210a、导线层220b、介电层210b、导线层220c、介电层210c、导线层220d、介电层210d、导线层220e及介电层210e所构成。
请同样参考图2A，在制作完成基板200的叠合层202以后，更可利用机械式钻孔或激光钻孔(laser drill)的方式，在叠合层202上形成贯孔212a，其中贯孔212a贯穿叠合层202，且贯孔212a的内壁面连接叠合层200的顶面202a及底面202b。接着，在贯孔212a内填入导电材料，用以形成一导电柱232，其顶面及底面分别暴露于叠合层202的顶面202a及底面202b。最后，在叠合层202的顶面202a及底面202a分别形成图案化的导线层220a及图案化的导线层220b，其中导线层220a形成多个接合垫234a及多条导线222a，同时导线层220b也形成多个接合垫234b及多条导线222b。值得注意的是，本较佳实施例的垂直绕线结构包括有上述导电柱232、接合垫234a及接合垫234b，其中接合垫234a配置于导电柱232的顶面，且并连接导线222a，且接合垫234a的横向截面积小于该导电柱232的横向截面积，并且接合垫234b配置于导电柱232的底面，而接合垫234b连接于导线222b。因此，导线层220a所形成的导线222a可连接至对应的接合垫234a，并经由导电柱232而垂直地向下绕线，因而电连接至导线层220f所形成的接合垫234b，再经由对应的导线222b而水平地向外绕线至其它区域(例如绕线至其它的接合垫)。
请同样参考图2A，在电源或接地的电性考虑之下，基板200必须提供较大面积的共享电源层或共享接地层，例如以导线层220c作为共享电源层或共享接地层，如此一来，导线层220c(电源层或接地层)无需在对应的位置形成空孔，让导电柱232直接地连接至导线层220c(电源层或接地层)，并可经由导线层220a的接合垫234a及导线222a而在基板200的叠合层202的顶面202a进行水平方向上的绕线，且可经由导线层220b的接合垫234b及导线222b而在基板200的叠合层202的顶面202b进行水平方向上的绕线。
请同样参考图2A，在电连接的信赖性的考虑下，更可选择性地在填充导电材料在贯孔212a之前，预先在贯孔212a内壁面电镀一金属层(未绘示)，接着在贯孔212a内再填充导电材料，以形成导电柱232，如此将可确保导电柱232的侧缘能够连接至导线层(例如导线层220c)。并且，顶面的接合垫234a与底面的接合垫234b也不会受到上述的制作工艺局部改变所造成的影响。
本较佳实施例的垂直绕线结构除可应用于多层导线层的基板(例如图2A的六层导线层的基板200)以外，更可应用于双层导线层的基板。请参考图2B及图2C，其中图2B绘示本实用新型的较佳实施例的垂直绕线结构，其应用于一双层导线层的基板的局部剖视图，而图2C绘示图2B的II-II线的剖视图。基板201仅包括图案化的导线层220a、介电层210及图案化的导线层220b，其中导线层220a及导线层220b分别位于介电层210的顶面及底面，其中两导线层220分别形成多个接合垫234及多条导线234。此外，导电柱232贯穿介电层210。值得注意的是，本较佳实施例于图2B及图2C的垂直绕线结构230包括导电柱232、接合垫234a及接合垫234b。同样地，上面的导线层220a所形成的导线222a可依序经由接合垫234a、导电柱232及接合垫234b，而电连接至导线层220b所形成的导线222a。此外，图2A的叠合层202除可由多层介电层210及多层导线层220所交错叠合而成以外，也可由单一介电层210所构成(如图2C所示)。
请同时参考图1A及图2A，如图2A所示，垂直绕线结构的导电柱232可同时连接至少二层导线层(例如导线层210a、导线层210c及导线层210f)，故可取代现有的图1A所示的复杂的垂直绕线设计，如图1A所示，即导线层120a的导线122a必须依序经由二导电插塞130b、镀通插塞130a及另二导电插塞130b，而垂直地向下电连接至导线层120h的导线122h。因此，就制作工艺的复杂度而言，本较佳实施例的垂直绕线结构比现有的垂直绕线设计简化许多，所以应用本较佳实施例的垂直绕线结构的基板，其制作工艺步骤将可大幅度减少，并且其制作工艺成本也可相对地大幅度降低。
请同时参考图1A、图2A，由于叠合层202的贯孔212b是利用机械式钻孔或激光钻孔的方式来加以形成，所以贯孔212b的孔径至少可缩小到100微米，即导电柱232的外径D2将可缩小到100微米，相对地接合垫234a及接合垫234b也小于100微米。因此，相比较，图1A所示的外径大于100微米的接合垫124a及接合垫124b，接合垫234a及接合垫234b的外径较小，连带使得接合垫234a及接合垫234b的所占有基板200在水平方向上的面积较小，进而提高基板200的绕线密度。
请同时参考图1A、图2A，由于叠合层202的贯孔212b是利用机械式钻孔或激光钻孔的方式来加以形成，并且接合垫234的横向截面积小于导电柱232顶面的面积，所以导电柱232与导线层220b之间的预设间距G(约30微米)将可小于现有的图1B的接合垫124与导线122c之间距P1(约50微米)，使得图2A的基板200仅需提供出直径约为160(即100+30×2)微米的圆形区域的横向截面积，远低于现有的基板100必须提供出直径约220微米的圆形区域的横向截面积。因此，相比较图1A所示的导电插塞124所占基板100在水平方向上的面积，本较佳实施例的导电柱232其所占基板200在水平方向上的面积相对较小，故可同样有效地提升基板200的绕线密度。
请再参考图2B，由于接合垫234a的横向截面积小于导电柱232的横向截面积，所以接合垫234a与导线222c之间距P2的重要性，将远低于导电柱232的顶面(或顶端)与导线之间距G的重要性。因此，在绕线设计上，仅需考虑导电柱232与接合垫234a之间的对位精准度，即导电柱232与导线222c之间的对位精准度，此乃起因于接合垫234a及导线222c均由图2C所示的导线层220a所同时形成。
综上所述，本实用新型的垂直绕线结构具有下列优点(1)本实用新型的垂直绕线结构是利用简单的制作工艺步骤而形成于基板上，并无现有以增层法来制作基板的繁琐步骤，故可有效地降低基板的制作工艺步骤的数目，进而大幅度降低基板的制作工艺成本。
(2)本实用新型的垂直绕线结构可利用机械式钻孔或激光钻孔的方式来形成贯孔于基板，并填入导电材料至贯孔之内，用以形成导电柱，使得导电柱的所占有基板于水平方向上的面积较小，因而有助于提高基板的绕线密度。
(3)本实用新型的垂直绕线结构由导电柱及二接合垫骤所构成，并可对应电连接相邻或不相邻的导线层，且可同时连接二层及二层以上的导线层，因而显著地降低基板绕线的复杂度。
权利要求1.一种垂直绕线结构，适用于一基板，用以电连接一第一导线及一第二导线，其中该第一导线及该第二导线分别配置于该基板一叠合层的一第一面及对应的一第二面，其特征在于，该垂直绕线结构包括一导电柱，贯穿该叠合层，且该导电柱的一第一面及对应的一第二面分别暴露于该叠合层的该第一面及该第二面；一第一接合垫，配置于该导电柱的该第一面，且该第一接合垫连接于该第一导线，而该第一接合垫的横向截面积小于该导电柱的横向截面积；以及一第二接合垫，配置于该导电柱的该第二面，且该第二接合垫连接于该第二导线。
2.如权利要求1所述的垂直绕线结构，其特征在于，该第二接合垫的横向截面积小于该导电柱的横向截面积。
3.如权利要求1所述的垂直绕线结构，其特征在于，该叠合层为一介电层。
4.如权利要求1所述的垂直绕线结构，其特征在于，该叠合层包括多个介电层及至少一图案化的导线层，该导线层配置介于任二相邻的该各介电层之间。
5.如权利要求4所述的垂直绕线结构，其特征在于，该导电柱的侧缘电连接至该导线层。
6.如权利要求4所述的垂直绕线结构，其特征在于，该导电柱的侧缘未电连接至该导线层。
专利摘要一种垂直绕线结构，适用于一基板，用以电连接二导线，其中二导线分别配置于基板一叠合层的顶面及底面，此垂直绕线结构包括一导电柱及二接合垫。其中，导电柱贯穿叠合层，且导电柱的顶面及底面分别暴露于叠合层的顶面及底面。此外，二接合垫分别配置于该导电柱的顶面及底面，且二接合垫分别连接于上述二导线，而二接合垫之一的横向截面积小于导电柱的横向截面积。此垂直绕线结构可缩小基板于水平方向上的面积，并相对地提高基板的绕线密度。
文档编号H01L23/12GK2612064SQ03201548
公开日2004年4月14日 申请日期2003年2月19日 优先权日2003年2月19日
发明者何昆耀, 宫振越 申请人:威盛电子股份有限公司