专利名称：含钯和/或铂中间层的结构及其利记博彩app
技术领域：
本发明涉及到电子器件例如集成电路(IC)芯片的互连布线，尤其是集成电路中的封装铜互连。
背景技术：
过去，Al-Cu及其相关合金对于制作电子器件例如集成电路芯片的互连线是优选的合金。Al-Cu中的Cu含量典型地为0.3-4％。
用Cu和Cu合金代替Al-Cu作为芯片的互连材料对器件性能带来许多好处。器件性能得到了改善，因为Cu及其某些合金比Al-Cu有较低的电阻率，这样就可使用较窄的线条而实现较高的引线密度。
Cu金属化的优点已被半导体工业承认。事实上，由于铜的高电导率以及改善可靠性，半导体工业在迅速地舍弃铝而选用铜作为芯片互连。
制作芯片互连包含许多相关的工艺步骤。尤其是铜互连是用一种所谓双镶嵌工艺制作的，其中通路孔和引线是在同一工序中制作的。成功地制作双镶嵌铜互连线必须总体克服的问题是阻挡层与籽层膜和铜互连线的粘附。此外，半导体国际技术路线图(InternationalTechnology Roadmap)1999版对将来的互连金属化要求小通路孔直径和高长宽比。
在许多现有技术中，铜被淀积在铜籽层上，而后者淀积在扩散阻挡层上。扩散阻挡层和Cu籽层二者典型地都是用物理汽相沉积(PVD)、离化物理汽相沉积(IPVD)、或化学汽相沉积(CVD)技术(Hu et al.Mat.Chem.Phys.，52(1998)5)来淀积的。而且，扩散阻挡层常由两层(例如Ti/TiN双层阻挡层)组成。
因此，为改善与籽层或铜层的粘附，现有技术还有改进的余地。
发明内容
本发明在铜或籽层与其下的阻挡层间使用某些中间层，使之能制作完全密封的集成电路铜互连线。本发明涉及的是使用铂和/或钯中间层。
特别是，本发明涉及到一种包含衬底的电子结构，包括具有介电层的衬底，该衬底内有通路孔；具有侧壁和底表面的通路孔；通路孔侧壁和底表面上的阻挡层；钯和/或铂中间层；以及设在中间层上的铜或铜合金层。
本发明的另一方面涉及到一种制作电子结构的方法，包括在衬底上制作绝缘材料；在绝缘材料中用光刻来确定和制作引线和/或通路孔的凹槽，互连导体材料将淀积在其中；凹槽中的阻挡层；淀积钯和/或铂中间层；以及在中间层上淀积铜或铜合金来填充凹槽。
下面的详细描述将更便于本技术领域的熟练人员明了本发明的其他目的和优点，其中简单地通过说明实现本发明所设想的最佳模式来示出和描述了本发明的优选实施方式。将会了解，本发明可有其他的和不同的实施方式，并可在明显的不同方面对其几个细节作出修改而不背离本发明。因此，所作的描述只是说明其性质而非限制。
图1-6为根据本发明不同制作阶段的示意结构图。
具体实施例方式
参见附图将便于了解本发明。如图1所示，本发明的结构可在衬底1(例如，半导体晶片衬底)上提供绝缘材料2如二氧化硅来得到。
用熟知的技术在绝缘材料2中光刻确定和制作引线和/或通路孔3，如图2所示。阻挡层4淀积在结构上如图3所示。阻挡层典型地用CVD(化学汽相沉积)或溅射技术例如物理汽相沉积(PVD)或离化物理汽相沉积(IPVD)来淀积。
根据本发明，钯和/或铂中间层5淀积在阻挡层4上，如图4所示。此中间层可用CVD、PVD或IPVD技术来淀积。中间层5的厚度典型地为大约50-500埃，且更典型地为50-100埃。
中间层5增强了阻挡层4与其后淀积的铜层间的粘附。中间层5可用例如溅射或化学汽相沉积(CVD)来淀积。如果需要，可选地，可在中间层5上淀积籽层6如铜，如图5所示。根据本发明，籽层6不是必要的。铜层6可用例如电化学沉积包括无电镀或电镀技术来淀积。在使用籽层6时其厚度典型地为大约50-200纳米，且更典型地为大约60-100纳米。
典型的无电镀铜混合物为水溶混合物，包含铜离子源、还原剂和络合剂。此混合物也可包含稳定剂、表面活化剂、平滑剂和光亮剂。
典型的铜离子源为CuSO4。典型的还原剂为甲醛。典型的络合剂为乙二胺四乙酸(EDTA)及其盐类。
典型的稳定剂为氰氨化钠和2，2-联吡啶(dipyridil)。典型的表面活化剂为Triton X-114[聚乙氧基异辛基苯基醚(polyoxyethyleneisooctyl phenyl ether)]。
此混合物的pH值典型地为10.8-13，可用添加调节剂如NaOH或KOH来调节。无电镀沉积典型地在大约20-35℃下进行，淀积速率25nm/min。
此外，铜籽层6可由铜的酸性水溶液进行电沉积。
然后在中间层5上或当存在铜籽层6时在其上淀积铜或铜合金层7。铜可用电化学沉积如电镀或无电镀法不用籽层而直接淀积在中间层5上。美国专利09/348,632号公开了合适的电镀混合物的一些实例，这里引入作为参考。用镀铜来填充引线和/或通路孔3。
在衬底上的任何层4、5和6都可用例如化学机械抛光(CMP)来除去，以提供平面化的结构，使铜与衬底齐平并实现各个引线和/或通路孔的电隔离。
如果需要，化学机械抛光可在无电镀铜前来进行。
本发明的技术可用于单和双镶嵌结构。
为了在敷层衬底上进行镀敷试验，所有铂和钯的淀积都是在钨衬底上简单地用溅射沉积来进行的，钨衬底是之前用CVD法由六羰基钨制备的。Pt和Pd的淀积典型地为5nm厚的量级，且在镀敷实验中没有注意到对淀积的细节有特别敏感之处。
对于优选实施方式，可在W层上经由许多前体淀积W/Pt和W/Pd结构。使用了下面的步骤。首先淀积W的起始层。这是将待镀敷的衬底置于低压(本底压强小于10-6Torr)CVD反应室中，使衬底加热至370-430℃的温度。由惰性携带气体(Ar)输送的六羰基钨蒸汽流过衬底，直至生长了所需厚度的膜为止，典型地为5-30nm。然后停止W(CO)6蒸汽流，反应室排气，并将衬底调至所需温度。Pd或Pt的淀积可能使用与钨相同的淀积温度，这与所选的前体有关。此时，Pt或Pd的前体流，如W(CO)6被惰性气体或其他合适的载体(例如，在某些情形下的CO)输送那样，被送入反应室，流过加热的衬底，直至达到充分的淀积。
由于衬底此时被连续的W层所覆盖，在选择Pt和Pd的前体时就有很大的余地。对于Pt的情形，其前体包括碳酰氯、Pt(acac)2[acac＝二丙酮酸盐(acetoacetonate)]、Pt(PF3)4、以及各种有机金属化合物包括环辛二烯基(cyclooctadienly)、环戊二烯基(cycloentadienly)、烃基、以及烃基配合体。对于Pd，合适的化合物数目不是太多，然而各种双(烃基)化合物、环戊二烯基烃基钯(cyclopentadienly alkyl Palladium)、以及Pd(hfac)2[hfac＝六氟二丙酮酸盐(hexafluoroacetoacetonate)]都是合适的。
下面介绍一些非限定实例来进一步说明本发明。
实例1在50nm的溅射Pd/10nm PVD Ta/SiO2/Si结构上从pH值大约13.00的LeaRonal Electroless Coppermerse 20溶液(一种商品镀液)无电镀淀积铜籽层。此镀液的淀积速率在25℃时为25nm/min。25nm厚的铜淀积为粘附镀敷，对本发明是合适的。
实例2重复实例1，镀敷时间延长使铜淀积为50nm厚。此淀积为粘附镀敷。
实例3在50nm的溅射Pd/10nm PVD Ta/SiO2/Si结构上从Sel-Rex酸性铜溶液(一种商品镀液)电镀铜籽层。电镀在10mA/cm2下进行。221nm厚的铜淀积为粘附镀敷。
实例4重复实例3，除了镀敷时间延长使铜淀积为663nm厚以外。此淀积为粘附镀敷。
实例5在5nm Pd/10nm PVD Ta/SiO2/Si结构上从以下成分的碱性铜溶液电镀铜籽层CuSO4.5H2O 0.03-0.08MEDTA络合剂[乙烯二胺四乙酸(ethylene diamine tetraaceticacid)]或EDTA的单、双、三或四钠盐0.05-0.20M加NaOH至pH为10.8-13。
2，2-联吡啶10-8-10-2M/LTriton X-114 0.10-0.30mL/L(Triton X-114聚乙氧基(8)异辛基苯基醚)加H2O至1L温度 20-35℃电镀在7.8mA/cm2下进行87nm厚的铜淀积为粘附镀敷。
实例6在1.5nm Pd/CVD W/SiO2/Si结构上由实例5的溶液添加甲醛(CH2O，37％的溶液)作为Cu2+离子的还原剂，在50-65℃下无电镀淀积铜籽层。此镀液的淀积速率为5-60nm/min。25nm厚的铜淀积为粘附镀敷，对本发明是合适的。
前面所述是对本发明的说明和描述。此外，公开的内容只是表示和描述本发明的优选实施方式，但是如前面提到的，要知道本发明可以用于各种其他的组合、改变和环境下，也能够在这里所表述的发明概念范围内作出与上述讲授和/或相关技术的技巧与知识相配的变更或修改。还拟用上述的实施方式来说明实施本发明的最佳模式，并使本技术领域的熟练人员能利用本发明的这样或其他实施方式，在本发明的特殊应用或使用中作出各种所需的修改。因此，所作的描述不是要将本发明限制为这里所述的形式。而且，拟将所附权利要求书作为包含可供选择的实施方式。
权利要求
1.一种电子结构，包括带有介电层的衬底，介电层中有通路孔；该通路孔具有通路孔的侧壁和底表面；选自钯、铂及其混合物组成的组中的一种的中间层；以及位于中间层上的铜或铜合金。
2.根据权利要求1的电子结构，其中所述中间层为钯。
3.根据权利要求1的电子结构，其中所述中间层为铂。
4.根据权利要求1的电子结构，其中中间层大约厚50-500埃。
5.根据权利要求1的电子结构，其中中间层大约厚50-100埃。
6.根据权利要求1的结构，其中介电层包括二氧化硅。
7.根据权利要求1的结构，其中通路孔大约深100-500纳米。
8.根据权利要求1的结构，其中阻挡层大约厚5-200纳米。
9.根据权利要求1的结构，其中阻挡层选自钨、钨合金、钛、钛合金、氮化钛、钽、氮化钽及氮化硅钽组成的组。
10.权利要求1的结构还包括在所述中间层上并位于所述中间层和所述铜或铜合金中间的铜籽层。
11.一种制作电子结构的方法，包括在衬底上制作绝缘材料；在绝缘材料中光刻确定和制作引线和/或通路孔的凹槽，在凹槽中将淀积互连导体材料；在凹槽中淀积阻挡层；淀积选自钯、铂及其混合物组成的组中的一种的中间层；以及在中间层上淀积铜或铜合金来填充凹槽。
12.根据权利要求11的方法，其中铜或铜合金用电化学沉积来淀积。
13.权利要求11的方法还包括平面化该结构。
14.根据权利要求11的方法，其中中间层用溅射或CVD法来淀积。
15.根据权利要求11的方法，其中所述中间层为钯。
16.根据权利要求11的方法，其中所述中间层为铂。
17.根据权利要求11的方法，其中中间层大约厚50-500埃。
18.根据权利要求11的方法，其中中间层大约厚50-100埃。
19.根据权利要求11的方法，其中介电层包括二氧化硅。
20.根据权利要求11的方法，其中通路孔大约深100-500纳米。
21.根据权利要求11的方法，其中阻挡层大约厚5-200纳米。
22.根据权利要求11的方法，其中阻挡层选自钨、钨合金、钛、钛合金、氮化钛、钽、氮化钽及氮化硅钽组成的组。
23.权利要求11的方法还包括在所述中间层上并位于所述中间层和所述铜或铜合金中间淀积铜籽层。
24.根据权利要求11的方法，其中所述中间层用溅射或CVD法来淀积。
25.根据权利要求23的方法，其中籽层由无电镀液来淀积。
26.根据权利要求23的方法，其中籽层由铜的酸性水溶液镀液电沉积。
27.用权利要求11的方法得到的一种结构。
全文摘要
提供了一种互连结构包含带有介电层的衬底，介电层中有通路孔；设在通路孔中的阻挡层；在阻挡层上的钯和/或铂中间层；以及在中间层上的铜或铜合金层。
文档编号H01L21/288GK1476089SQ0315241
公开日2004年2月18日 申请日期2003年7月30日 优先权日2002年8月9日
发明者潘纳尤蒂斯·C·安德利卡克斯, 斯蒂芬·H·博伊彻, 芬顿·R·麦克非利, 米兰·报诺维科, H 博伊彻, R 麦克非利, 报诺维科, 潘纳尤蒂斯 C 安德利卡克斯 申请人:国际商业机器公司