专利名称：具对称性选择晶体管的快闪存储器的布局的利记博彩app
技术领域：
本发明是关于一种闪存，特别是有关一种具对称性选择晶体管的快闪存储器的布局。
背景技术：
在一典型的快闪存储器中，如图1所示，一快闪存储器电路10包括一存储单元数组12，是由许多储存晶体管(Storage transistor)构成，每一储存晶体管称为一存储单元(memoryce cell)，一X译码器14及一Y译码器16分别从存储单元数组12的行及列方向选择特定的存储单元，被选择的存储单元经由选择晶体管18连接数据线DL，并由感测放大器20侦测数据线DL的变化，与一参考单元(reference cell)比较，于感测放大器20的输出端产生数据信号OUT。
图1的电路制作在晶片上时，将因为实际的集成电路的差异而发生性能表现不同。图2是传统的快闪存储器布局的示意图，该布局包括在一存储单元数组区域30中，一埋藏扩散(buried diffusion)层34延伸经过扩散区32，在一选择晶体管区域40中的扩散区32上形成有多晶硅闸极12及44，二者沿着平行存储单元数组区域30的方向延伸，在多晶硅闸极44两侧配置的源/汲极与闸极44形成许多选择晶体管40，以连接存储单元数组区域30的埋藏扩散层34，多晶硅闸极42及44受控使选择晶体管导通或关闭，以选择特定的存储单元，然而，由于多晶硅闸极42及44与存储单元数组区域30平行，导致各个选择晶体管彼此之间对存储单元数组区域30不对称，多晶硅闸极42及44的两侧，借由接触窗48连接埋藏扩散层34及选择晶体管的汲/源极。选择晶体管不对称的特性容易造成许多不利的效应，例如不同的选择晶体管之间的速率不相同，可能使性能表现劣化。
发明内容
本发明的目的，在于提出一种具有对称性选择晶体管的快闪存储器。
根据本发明，一种具对称性选择晶体管的闪存的布局，包括一存储单元数组，以及一条与许多选择晶体管相关的多晶硅闸极，该多晶硅闸极是以垂直于该存储单元数组的方向延伸，使得该许多选择晶体管对该存储单元数组大体上为对称。
由于本发明的快闪存储器具有对称性的选择晶体管，可以改善传统的闪存选择晶体管的不对称所导致的缺点，及其所衍生的各种效应。
图1是一个典型的闪存电路的示意图；图2是传统的快闪存储器布局的示意图；图3是本发明的闪存布局的示意图。
符号说明10-快闪存储器电路12-存储单元数组14-X译码器16-Y译码器18-选择晶体管
20-感测放大器30-存储单元数组区域32-扩散区34-埋藏扩散层40-选择晶体管区域42-多晶硅闸极44-多晶硅闸极48-接触窗50-存储单元数组区域52-扩散区54-埋藏扩散层60-选择晶体管区域62-多晶硅闸极64-多晶硅闸极65-接触窗66-接触窗68-接触窗69-选择晶体管70-金属导线72-金属导线74-接触窗76-接触窗具体实施方式
图3是本发明的快闪存储器布局的示意图，其包括在一存储单元数组区域50中的扩散区52，一埋藏扩散层54延伸经过扩散区52，一选择晶体管区域60含有多晶硅闸极62及64，二者互相平行且以垂直于存储单元数组区域50的方向延伸，一金属导线70从存储单元数组区域50延伸至多晶硅闸极62的一侧，分别经接触窗65及66连接埋藏扩散层54及选择晶体管69的源极，另一金属导线72在多晶硅闸极62及64的间延伸，经接触窗68连接选择晶体管69的汲极，埋藏扩散层54是作为存储单元的位元线。多晶硅闸极62及64分别经由接触窗74及76输入电压，以控制多晶硅闸极62及64各自对应的选择晶体管导通，进而选择特定的存储单元供存取，而接触窗74及76采取相对配置设计，以减少选择晶体管所占的面积。
在本发明的闪存布局中，由于多晶硅闸极62及64垂直于存储单元数组区域50，使得在多晶硅闸极62及64两侧形成的选择晶体管对存储单元数组区域50大体上为对称性的。由于本发明的快闪存储器具有对称性的选择晶体管，可以改善传统的闪存选择晶体管的不对称所导致的缺点，及其所衍生的各种效应。
权利要求
1.一种具对称性选择晶体管的快闪存储器的布局，其特征在于所述快闪存储器的布局包括一存储单元数组；一条多晶硅闸极，以垂直于存储单元数组的方向延伸，复数个对源/汲极分布在该多晶硅闸极两侧，以形成复数个选择晶体管；一导线连接该复数个选择晶体管及该存储单元数组。
2.根据权利要求1所述的快闪存储器的布局，其特征在于该导线包括一段平行于该多晶硅闸极。
3.一种具对称性选择晶体管的快闪存储器的布局，其特征在于所述快闪存储器的布局包括一存储单元数组；一条与复数个选择晶体管相关的多晶硅闸极，该多晶硅闸极以垂直于该存储单元数组的方向延伸；其中，该复数个选择晶体管被配置使得该复数个选择晶体管对于该存储单元数组对称。
4.根据权利要求3所述的快闪存储器的布局，其特征在于更包括一金属导线从该存储单元数组延伸至该多晶硅闸极附近，以连接该复数个选择晶体管及该存储单元数组的一条位元线。
全文摘要
一种具对称性选择晶体管的快闪存储器的布局，包括一存储单元数组及一条多晶硅闸极，该多晶硅闸极配合许多对源/汲极形成许多选择晶体管，以连接该存储单元数组，该多晶硅闸极以垂直于该存储单元数组的方向延伸，以改善习知的快闪存储器结构中，选择晶体管不对称的缺点。
文档编号H01L27/10GK1581496SQ03150000
公开日2005年2月16日 申请日期2003年8月4日 优先权日2003年8月4日
发明者黄俊仁, 周铭宏 申请人:旺宏电子股份有限公司