制造具有双重间隔壁半导体器件的方法

文档序号:7177403阅读:195来源:国知局
专利名称:制造具有双重间隔壁半导体器件的方法
技术领域
本发明涉及一种制造包括氧化硅层的半导体器件的方法,并且特别地,涉及制造具有双重间隔壁的半导体器件的方法,该双重间隔壁包括形成于栅极线图案侧壁上的氧化硅层。
背景技术
在半导体存储器件中,特别是在具有由一个晶体管和一个电容器构成的单位单元的DRAMs中,可以在硅衬底上形成多条栅极线,该栅极线作为向形成存储器单元的晶体管的栅极电极传送信号的导电线。这些栅极线可以在栅极线图案的侧壁上形成间隔壁,以提供周边器件之间和DRAMs的直接接触(DC)与埋入接触(BC)之间的绝缘。间隔壁可以由绝缘材料形成,诸如氧化硅(SiO2)和氮化硅(SiN4)。这些绝缘材料可改善绝缘效果并减少可能在后续热处理中出现的变形。
在使用氮化硅作为间隔壁材料形成单一间隔壁于栅极线图案的侧壁上的传统方法中,可以在硅衬底上顺序沉积一栅极绝缘层、一栅极导电层和一绝缘栅极掩模层。可通过光刻工艺形成栅极线图案。接着,可以在硅衬底上均厚沉积一氮化硅层。然后,可以将栅极线图案和氮化硅层蚀刻直至暴露出栅极掩模层和硅衬底的表面。结果,可以在栅极线图案的侧壁上形成氮化硅间隔壁。
然而,由于氮化硅层的蚀刻选择性与硅衬底的蚀刻选择性之间的差异很小,因此在氮化硅层被蚀刻时,可能会损伤硅衬底的表面。另外,硅衬底的损坏部分可以导致向电容器存储电极的漏电流。结果,刷新特性可能恶化。
例如,当蚀刻氮化硅层以在RAM器件(例如,动态RAM(DRAM)或静态RAM(SRAM))的栅极线图案的侧壁上形成间隔壁时,静态刷新依据残留在硅衬底上的氧化层的厚度而变化。因此,当残留的氧化层的厚度很小时,由于在干法蚀刻工艺中可产生的损伤,静态刷新的特性可能恶化。
另外,当干法蚀刻氮化硅层以形成RAM器件(例如,SRAM或DRAM)或逻辑器件中的间隔壁时,硅衬底可被损坏。另外,可能包括于干法蚀刻的蚀刻气体中的氟元素可能与硅衬底的表面结合。结果,可能在硅衬底的有源区上形成金属硅化物,并可产生缺陷。另外,在同时使用了金属栅极和硅化物工艺时,金属栅极的金属层可被在湿法清洗或金属剥离工艺中使用的化学溶液(例如,SCl或H2SO4/H2O2溶液)溶解,即使是在金属栅极已被氮化硅间隔壁包住的情况下。
在形成双重间隔壁于栅极线图案上的传统方法中,可在硅衬底上顺序沉积一栅极绝缘层、一栅极导电层和一绝缘栅极掩模层,且栅极线图案可通过光刻工艺形成。然后,可在硅衬底和栅极线图案上顺序沉积一氧化硅层和一氮化硅层。可以蚀刻氮化硅层直至暴露出氧化硅层,并且氧化硅层可保留在栅极线图案的侧壁上。结果由氧化硅层和氮化硅层形成的双重间隔壁可形成于栅极线图案的侧壁上。
在该双重间隔壁中,氧化硅层的蚀刻选择性与氮化硅层的蚀刻选择性之间的差异110可以很大。因此,氧化硅层可起到蚀刻停止层的作用。另外,通过后续的清洗工艺可去除氧化硅层,并且双重间隔壁可在减少对硅衬底损伤的条件下形成。
尽管栅极线可由导电层形成,该导电层可包括一多晶硅层和一金属硅化物层,但是具有低电阻率的材料也可用作导电线,以减少信号延迟时间。为减少电阻,金属栅极线可包括一纯金属层,诸如钨、钼、钛、钴、镍或钽,来取代金属硅化物层。钨/氮化钨/多晶硅的叠层结构是金属层用作栅极线的一部分的一个示例。
然而,当将形成双重间隔壁的传统方法用于金属栅极线时,在形成栅极线图案(包括一钨的纯金属层)后沉积氧化硅层时,可出现暴露金属层(例如,钨、钼、钛、钴、镍或钽)的表面氧化的问题。金属层的氧化可导致导电线的有效截面积的减少。结果,导电线的电阻可增大,并且栅极线图案的垂直形貌可恶化。
图1是一扫描电镜(SEM)照片,说明在通过传统方法制造的半导体器件中的氧化硅层的沉积形貌。图1中的栅极线图案可通过顺序沉积并构图一栅极氧化层、一多晶硅层、一氮化钨层、一钨层和一氮化硅层来形成。通过同时供给一硅源气体(例如,SiH4)和一氧源气体(例如,N2O),可在栅极线图案上形成氧化硅层。在图1示出的示例中,在氧化硅层形成于栅极线图案上之后,在具有栅极线图案的衬底的整个表面上形成一厚度约为2000的多晶硅层,并且沿垂直方向切开衬底。然后,用Hf处理被切开的衬底,以比蚀刻多晶硅层或栅极线图案的其它层更快地选择性蚀刻氧化硅层。沿栅极线图案的黑色部分表示氧化硅层。
如图1所示,在形成了氧化硅层时,钨层可被氧化,并且钨层的面积可减少。另外,钨层的氧化部分可从栅极线图案突出。因此钨层的宽度可减少,并且栅极线图案的垂直形貌的质量可变差。

发明内容
至少一个本发明的实施例提供了一种制造包括氧化硅(SiO2)层的半导体器件的方法。可向装有半导体芯片的反应室提供一氮源气体,以在反应室内建立并保持氮气气氛。然后,可向反应室加入一硅源气体和一氧源气体,以在衬底上沉积一氧化硅层。该硅源气体可在提供该氧源气体前被提供,或该硅源气体和该氧源气体可基本同时被提供。另外,该氮源气体的供给可在提供氧源气体后、在提供氧源气体的大致同一时间或在提供硅源气体和氧源气体前被停止。
可在半导体衬底上形成一导电材料层,并且可在衬底和导电材料层上形成该氧化硅层。该导电材料层可以是一栅极线图案、一位线图案、一互连线图案或一导电焊垫层图案。另外,该导电材料层可包括一具有暴露表面的金属层。该暴露金属表面的适合示例包括W、Ni、Co、TaN、Ru-Ta、TiN、Ni-Ti、Ti-Al-N、Zr、Hf、Ti、Ta、Mo、MoN、WN、Ta-Pt和Ta-Ti。
该氮源气体可在低温下分解,且可不含氧。在至少一个本发明的典型实施例中,该氮源气体是氨气(NH3)气体。该硅源气体的合适示例包括SiH4(硅烷)、Si2H6、二氯硅烷(DCS)、三氯硅烷(TCS)和六氯硅烷(HCD)。该氧源气体的合适示例包括N2O、NO和O2。
在压强约为0.01~300Torr、温度约为500~850℃的条件下,可通过化学汽相沉积工艺沉积该氧化硅层。当沉积速度由于工艺气体的流速减少而降低时,可通过使用远端等离子体的等离子体增强CVD(PECVD)方法沉积该氧化硅层。
至少一个本发明的典型实施例提供了一种在导电材料层的侧壁上形成双重间隔壁的方法。该导电材料层可以是一栅极线图案、一位线图案、一互连线图案或一导电焊垫层图案。可向装有半导体芯片的反应室提供一氮源气体,以在反应室内建立并保持氮气气氛。然后,可向反应室加入一硅源气体和一氧源气体,以在衬底上沉积一氧化硅层。该硅源气体可在供给该氧源气体前被提供,或该硅源气体和该氧源气体可基本同时被提供。另外,该氮源气体的供给可在开始提供氧源气体后、在提供氧源气体的大致同一时间或在提供硅源气体和氧源气体前被停止。
通过进行化学汽相沉积(CVD)工艺,可在氧化硅层上形成一氮化硅层。CVD工艺的合适类型包括等离子体增强CVD(PE-CVD)、高密度等离子体CVD(HDP-CVD)、热CVD、激光CVD和热灯丝CVD(HF-CVD)。然后,可蚀刻氮化硅层直至暴露出氧化硅层。由于氮化硅与氧化硅之间的蚀刻选择性差异,因此部分氮化硅层可保留在导电材料层的侧壁上。结果,可在侧壁上形成由氧化硅层和氮化硅层形成的双重间隔壁。
该导电材料层可包括一暴露金属层,诸如W、Ni、Co、TaN、Ru-Ta、TiN、Ni-Ti、Ti-Al-N、Zr、Hf、Ti、Ta、Mo、MoN、WN、Ta-Pt和Ta-Ti。在至少一个本发明的典型实施例中,该导电材料层是一栅极线图案,其可由一栅极绝缘层、一多晶硅层、一氮化钨层、一钨层和一栅极掩模层的顺序堆叠结构形成。
该氮源气体在低温下分解,且可不合氧。在至少一个本发明的典型实施例中,该氮源气体是氨气(NH3)气体。该硅源气体的合适示例包括SiH4(硅烷)、Si2H6、二氯硅烷(DCS)、三氯硅烷(TCS)和六氯硅烷(HCD)。该氧源气体的合适示例包括N2O、NO和O2。
在反应室保持在氮气气氛中时,可提供硅源气体和氧源气体,该氮气气氛可减少在反应室内的硅涂层的产生。由于可将硅源气体提供给具有氮气气氛的反应室,可减少金属硅化物层(其可由于暴露至沉积气氛的金属层与硅源气体之间的反应而被形成)的产生。


下面参照附图对本发明的典型实施例进行详细描述,本发明的典型实施例将变得明显易懂,在附图中图1为说明在通过现有方法制造的半导体器件中的氧化硅层(SiO2)的沉积形貌的扫描电镜(SEM)照片;图2描述根据至少一个本发明典型实施例的、制造半导体器件的步骤的流程图,该半导体器件包括一氧化硅层;图3~6是说明根据至少一个本发明典型实施例的、制造半导体器件的方法的截面图,该半导体器件包括一氧化硅层;图7A~9B是图表,说明在根据本发明典型实施例的方法中,将工艺气体提供给反应室的各个时间;图10是图表,说明在根据本发明典型实施例的方法中,可用于确定形成的金属氧化物的去除效率的晶片反射率;以及图11为说明在通过根据至少一个本发明实施例的方法制造的半导体器件中的氧化硅层的沉积形貌的扫描电镜(SEM)照片。
具体实施例方式
现在,将参照附图更加全面地说明本发明的典型实施例,附图中示出了本发明的典型实施例。然而,本发明可以多种不同的形式实施,并且不应被解释为限于将陈述的实施例。这些典型实施例的提出是为了使本发明能够更加透彻和完整,并且将本发明的概念完全传达给本领域技术人员。在附图中,层的厚度和区域为清晰起见而被放大。不同附图中相同的附图标记代表相同的元件。
现在,将参照图2~6说明根据本发明典型实施例的、在金属栅极线图案的侧壁上制造双重间隔壁的方法。
图2为描述根据至少一个本发明典型实施例的、制造半导体器件的步骤的流程图,该半导体器件包括一氧化硅层。图3~6为说明根据至少一个本发明典型实施例的、制造半导体器件的方法的截面图,该半导体器件包括一氧化硅层。
参照图3,在步骤S10中,栅极图案可形成于衬底上。可在硅衬底10上(例如顺序地)沉积一栅极氧化层(如栅极绝缘层)12、一多晶硅层(如第一导电层)14、一氮化钨层(如第二导电层)16、一钨层(如第三导电层)18和一绝缘氮化硅层(如栅极掩模层)20。然后,可通过光刻工艺形成栅极线图案。通过氧化该多晶硅层,可在栅极线图案的多晶硅层的侧面上形成氧化层。
尽管其中说明并描述了具有一多晶硅层、一氮化钨层、一钨层和一栅极掩模层结构的栅极线图案,然而本发明典型实施例还可用于在衬底的导电材料层上或在包括具有低电阻率的纯金属层的暴露金属层上形成一氧化层。例如,可在位线(bitline)图案、互连图案和/或导电焊垫图案上形成一氧化硅层。暴露金属层的合适示例包括(并不限于)W、Ni、Co、TaN、Ru-Ta、TiN、Ni-Ti、Ti-Al-N、Zr、Hf、Ti、Ta、Mo、MoN、WN、Ta-Pt和Ta-Ti。另外,依据实验条件,诸如反应室类型和使用的工艺气体,层的材料和厚度以及工艺可被改变。另外,金属层的厚度可根据所用的金属和材料而改变。例如,金属层的厚度可从约100至约2000。
在步骤S20中,包括栅极线图案的衬底10可被装载入反应室中,在反应室中可进行诸如化学汽相沉积(CVD)工艺的沉积工序。适合的CVD工艺类型包括等离子体增强CVD(PE-CVD)、高密度等离子体CVD(HDP-CVD)、热CVD、激光CVD和热灯丝CVD(HF-CVD)。通过减少工艺气体的流速或通过减少使用远端等离子体源的沉积速度,本发明典型实施例可被用于利用等离子体的沉积工艺中。
在本发明的典型实施例中,可使用单晶片型反应室或批次型反应室作为反应室。实验条件可依据所用的设备而变化,并且本领域某一技术人员可以容易地确定这些试验条件。尽管此处描述了在单晶片型反应室中的CVD工艺,但也可以替换使用具有大容量的并且能够控制压强、温度和进入炉内的气体的流速的反应炉。
在步骤S30中,可在反应室内建立并保持氮气气氛。为保持反应室内的氮气气氛,一氮源气体(例如包括氮气的气体)可在,例如固定的流速下,被持续一段时间提供给反应室。氮气气氛气体可在低温下分解,并且可不包含氧气。没有氧气可减少金属层的氧化。在至少一个本发明的典型实施例中,氨气(NH3)气体被用作氮源气体。其它合适的氮源气体将容易地被本领域技术人员验证。当氮源气体在提供硅源气体和氧源气体前被提供时,可以从金属层的表面去除金属氧化物,这可以增大工艺裕度,可以减少在反应室内的硅涂层的产生,以及可以减少反应室内颗粒的产生。
在步骤S40中,可向氮气气氛中的反应室内提供一硅源气体和/或一氧源气体,以在栅极线图案上形成一氧化硅层22(见图4)。硅源气体的合适示例包括(但并不限于)SiH4、Si2H6、二氯硅烷(DCS)、三氯硅烷(TCS)和六氯硅烷(HCD)。氧源气体的合适示例包括(但并不限于)N2O、NO和O2。由于可将硅源气体提供给具有氮气气氛的反应室,可减少金属硅化物层的产生,该金属硅化物层可由于暴露至沉积气氛的金属层与硅源气体之间的反应而被形成。
另外,可通过氮源气体去除一金属氧化层,在多晶硅层的再氧化期间或在用于去除作为离子注入掩模的光刻胶层的灰化(ashing)工艺期间,可在金属层表面形成该金属氧化层。另外,由于通过根据本发明典型实施例的方法可减少金属层的氧化,因此金属层的电阻不会增大,并且可以保持栅极线图案的垂直形貌。
如图5所示,在步骤S50中,通过进行通常的CVD工艺可在氧化硅层22上形成一氮化硅层24。如上所述,适合的CVD工艺类型包括等离子体增强CVD(PE-CVD)、高密度等离子体CVD(HDP-CVD)、热CVD、激光CVD和热灯丝CVD(HF-CVD)。
接着,如图6所示,可均厚蚀刻氮化硅层24直至暴露出氧化硅层22。由于氮化硅与氧化硅之间的蚀刻选择性差异很大,因此氮化硅间隔壁24a可保留在栅极线图案的侧壁上。可保留于栅极线图案之间的氧化硅层22可通过诸如湿法蚀刻的蚀刻工艺被去除。结果,由氧化硅层22和氮化硅层24形成的双重间隔壁24a可形成于栅极线图案的侧壁上。
下面,将分别描述保持反应室内的氮气气氛的工序和通过向反应室提供一硅源气体和一氧源气体在栅极图案上形成一氧化硅层的工序,即图2中所示步骤S30和S40。
图7A~9B是图表,说明根据本发明的典型实施例的可将例如氮源气体、硅源气体和氧源气体的工艺气体提供给反应室时的各个时间。在图7A~9B中,x轴表示时间,而y轴表示工艺气体。例如,工艺气体A表示氮源气体(例如,NH3气体),工艺气体B表示硅源气体(例如,硅烷气体),而工艺气体C表示氧源气体(例如,O2气体)。实线表示向反应室提供工艺气体的开始时间、提供工艺气体的持续时间、以及提供工艺气体的结束时间。
例如,在图7A中,T1表示向反应室提供氮源气体的开始时间,T2表示向反应室提供硅源气体的开始时间,T3表示向反应室提供氧源气体的开始时间,T4表示停止向反应室提供氮源气体的时间,T5表示停止向反应室提供硅源气体和氧源气体的时间。在本发明的典型实施例中,氧化硅层22可在T3时沉积于栅极线图案上,T3是可最初向反应室供应氧源气体的时间,而氧化硅层22的沉积可在T5时停止,T5是可停止提供氧源气体的时间。
在图7A和图7B中,氮源气体可被提供给反应室以保持反应室内的氮气气氛,并且在将氧源气体提供给反应室时可停止供给氮源气体。在图8A和8B中,在与氧源气体供给开始的大致同一时间可停止供给氮源气体。在图9A和9B中,在将氧源气体提供给反应室前可停止供给氮源气体。另外,在图7A、8A和9A中,硅源气体可在供给氧源气体前被提供给反应室。在图7B、8B和9B中,硅源气体和氧源气体可基本同时被提供。提供气体至反应室的其它顺序可容易地由本领域技术人员确定。
当硅源气体被提供给具有氮气气氛的反应室时,可在栅极线图案上沉积很薄的氮化硅层。然而,由于氮源气体的流速和供给周期可以很小,因此氮化硅层的沉积或厚度可被控制,使得氮化硅层不作为阻挡层。另外,当氮源气体的供给在将氧源气体提供给反应室前被停止时,如图9A和9B所示,氮源气体供给终点与氧源气体供给起点之间的间隔可被减少,以在氮气气氛下将硅源气体和氧源气体提供给反应室。
根据反应室的类型和尺寸以及工艺气体的类型和压强,根据本发明的典型实施例的方法中的实验条件和参数可变化。例如,当反应室为单晶片型反应室时,温度范围可从约500℃至约850℃,压强范围可从约100Torr至约300Torr,氮源气体的流速范围可从约50sccm至约500sccm,硅源气体的流速范围可从约1sccm至约10sccm,氧源气体的流速范围可从约500sccm至约5000sccm。在本发明的另一典型实施例中,温度范围可从约500℃至约850℃,压强范围可从约0.1Torr至约3Torr,氮源气体的流速范围可从约50sccm至约1000sccm,硅源气体的流速范围可从约1sccm至约50sccm,氧源气体的流速范围可从约50sccm至约1000sccm。
当反应室为批次型反应室时,温度范围可从约500℃至约850℃,压强范围可从约0.1Torr至约2Torr,氮源气体的流速范围可从约50sccm至约1000sccm,硅源气体的流速范围可从约5sccm至约200sccm,氧源气体的流速范围可从约50sccm至约1000sccm。
图10为说明五个晶片反射率的图表,该五个晶片是用于确定在本发明典型实施例中形成的金属氧化物的去除效率的实验结果。x轴表示晶片号码,而y轴表示反射率。
通过在硅衬底上沉积一氮化钨层和一钨层并进行灰化工艺,可形成包括形成于钨层上的一氧化钨层的晶片1。如图10所示,晶片1具有约50%的反射率。通过在硅衬底上沉积一氮化钨层和一钨层,并且进行灰化工艺以形成如晶片1中的一氧化钨层,且在如同本发明典型实施例的氮气气氛下的反应室内处理具有该钨层的硅衬底,可形成具有约85%的反射率的晶片2和3。具有一氮化钨层和一钨层的参考晶片4和5的反射率约为85%。由于晶片2和3具有与参照晶片4和5大致相同的反射率,例如约85%,因此可以得出结论,从晶片2和3中的钨层中去除了氧化钨层。
图11为扫描电镜(SEM)照片,示出在通过根据本发明实施例的方法制造的半导体器件中的氧化硅层的沉积形貌。通过顺序沉积并构图一栅极氧化层、一多晶硅层、一氮化钨层、一钨层和一氮化硅层,形成栅极线图案。通过向反应室提供作为氮源气体的NH3气体约5秒钟,在栅极线图案上形成一氧化硅层。接着,诸如N2O气体的氧源气体被提供给反应室。在将N2O气体提供给反应室的大致同一时间停止供给NH3气体。硅烷气体(SiH4)被用作硅源气体,并且在开始提供N2O气体前约两秒钟提供该硅烷气体给反应室。在衬底的整个表面上形成厚度约为2000的多晶硅层。
然后,衬底沿垂直方向被切开并且用Hf被处理,以比蚀刻多晶硅层或栅极线图案的其它材料层更快地选择性蚀刻氧化硅层。沿图11的栅极线图案的黑色部分表示氧化硅层。如图11所示,在形成了氧化硅层时,钨层可不被氧化,结果钨层的面积不会减少。另外,钨层的氧化部分不会从栅极线图案突出。因此,钨层的宽度不会减少,并且可以改善栅极线图案的垂直形貌。虽然本发明已经参照其典型实施例被具体示出和描述,本领域技术人员应理解,在不脱离由权利要求所限定的本发明的精神和范围的条件下,可作出各种形式和细节的变动。
权利要求
1.一种制造具有氧化硅层的半导体器件的方法,该方法包括向一反应室提供一氮源气体,以在反应室内建立氮气气氛;以及向反应室提供一硅源气体和一氧源气体,以在半导体器件的半导体衬底上沉积一氧化硅层。
2.如权利要求1所述的方法,还包括在提供该硅源气体和该氧源气体之前,在该半导体衬底上形成一导电材料层。
3.如权利要求2所述的方法,其中该导电材料层从由栅极线图案、位线图案、互连线图案和导电焊垫层图案构成的组中选取。
4.如权利要求2所述的方法,其中该导电材料层包括一具有暴露部分的金属层。
5.如权利要求4所述的方法,其中该金属材料从由W、Ni、Co、TaN、Ru-Ta、TiN、Ni-Ti、Ti-Al-N、Zr、Hf、Ti、Ta、Mo、MoN、WN、Ta-Pt和Ta-Ti构成的组中选取。
6.如权利要求1所述的方法,其中该氮源气体不包含氧。
7.如权利要求6所述的方法,其中该氮源气体是NH3气体。
8.如权利要求7所述的方法,其中NH3气体的流速从约50sccm至约1000sccm,NH3气体的温度从约500℃至约850℃,而NH3气体的压强从约0.1Torr至约300Torr。
9.如权利要求1所述的方法,其中该硅源气体从由SiH4、Si2H6、二氯硅烷(DCS)、三氯硅烷(TCS)和六氯硅烷(HCD)构成的组中选取。
10.如权利要求1所述的方法,其中该氧源气体从由N2O、NO和O2构成的组中选取。
11.如权利要求1所述的方法,其中该硅源气体在供给该氧源气体前被提供。
12.如权利要求1所述的方法,其中该硅源气体和该氧源气体基本同时被提供。
13.如权利要求1所述的方法,其中该氮源气体的供给在开始提供该氧源气体后被停止。
14.如权利要求1所述的方法,其中该氮源气体的供给在提供该氧源气体的大致同一时间被停止。
15.如权利要求1所述的方法,其中该氮源气体的供给在提供该硅源气体和该氧源气体前被停止。
16.如权利要求1所述的方法,其中该氧化硅层于压强从约0.01Torr至约300Torr,温度从约500℃至约850℃,硅源气体的流速从约1sccm至约200sccm,氧源气体的流速从约50sccm至约1000sccm的条件下被沉积。
17.如权利要求1所述的方法,其中通过热化学汽相沉积工艺沉积该氧化硅层。
18.如权利要求1所述的方法,其中通过使用远端等离子体的等离子体增强化学汽相沉积工艺沉积该氧化硅层。
19.如权利要求1所述的方法,其中一氮化硅层在形成该氧化硅层前被形成在该半导体衬底上。
20.一种制造在栅极图案上具有双重间隔壁的半导体器件的方法,该方法包括向一反应室提供一氮源气体,以在反应室内建立氮气气氛;向反应室提供一硅源气体和一氧源气体,以在位于半导体器件的半导体衬底上的栅极图案上沉积一氧化硅层;在该氧化硅层上形成一氮化硅层;以及蚀刻该氮化硅层和该氧化硅层,以在栅极图案的侧壁上形成双重间隔壁。
21.如权利要求20所述的方法,其中通过各向异性地蚀刻该氮化硅层和该氧化硅层形成该双重间隔壁。
22.如权利要求20所述的方法,其中通过各向异性地蚀刻该氮化硅层,并各向同性地蚀刻该氧化硅层,形成该双重间隔壁。
23.如权利要求20所述的方法,其中该栅极图案包括至少一具有暴露部分的金属层。
24.如权利要求23所述的方法,其中该栅极图案形成为一栅极绝缘层、一多晶硅层、一氮化钨层、一钨层和一栅极掩模层的顺序堆叠结构。
25.如权利要求23所述的方法,其中该金属层从由W、Ni、Co、TaN、Ru-Ta、TiN、Ni-Ti、Ti-Al-N、Zr、Hf、Ti、Ta、Mo、MoN、WN、Ta-Pt和Ta-Ti构成的组中选取。
26.如权利要求20所述的方法,其中该氮源气体不包含氧。
27.如权利要求26所述的方法,其中该氮源气体是NH3气体。
28.如权利要求20所述的方法,其中该硅源气体从由SiH4、Si2H6、DCS、TCS和HCD构成的组中选取。
29.如权利要求20所述的方法,其中该氧源气体从由N2O、NO和O2构成的组中选取。
30.如权利要求20所述的方法,其中该硅源气体在供给该氧源气体前被提供。
31.如权利要求20所述的方法,其中该硅源气体和该氧源气体基本同时被提供。
32.如权利要求20所述的方法,其中该氮源气体的供给在开始提供该氧源气体后被停止。
33.如权利要求20所述的方法,其中该氮源气体的供给在提供该氧源气体的大致同一时间被停止。
34.如权利要求20所述的方法,其中该氮源气体的供给在提供该硅源气体和该氧源气体前被停止。
35.如权利要求20所述的方法,其中该氧化硅层于压强从约0.01Torr至约300Torr,温度从约500℃至约850℃,硅源气体的流速从约1sccm至约200sccm,氧源气体的流速从约50sccm至约1000sccm的条件下被沉积。
36.如权利要求20所述的方法,其中通过热化学汽相沉积工艺沉积该氧化硅层。
37.如权利要求20所述的方法,其中通过使用远端等离子体的等离子体增强化学汽相沉积工艺沉积该氧化硅层。
38.如权利要求20所述的方法,其中在形成该氧化硅层前,在该半导体衬底上形成一氮化硅层。
39.如权利要求1所述的方法,其中该氮源气体在低温下是可分解的。
40.如权利要求1所述的方法,还包括将该半导体衬底装载入该反应室内。
41.如权利要求20所述的方法,还包括在该半导体衬底上形成该栅极图案。
42.如权利要求41所述的方法,还包括将包括该栅极图案的该半导体衬底装载入该反应室内。
43.一种在一衬底上形成一氧化硅层的方法,包括在一反应室内保持氮气气氛;以及提供一硅源气体和一氧源气体,以在该衬底上形成该氧化硅层。
44.如权利要求43所述的方法,其中保持氮气气氛包括向反应室内持续一段时间提供一氮源气体。
45.如权利要求44所述的方法,其中该氮源气体不包含氧。
46.如权利要求45所述的方法,其中该氮源气体是NH3气体。
47.如权利要求43所述的方法,其中该硅源气体从由SiH4、Si2H6、二氯硅烷(DCS)、三氯硅烷(TCS)和六氯硅烷(HCD)构成的组中选取。
48.如权利要求43所述的方法,其中该氧源气体从由N2O、NO和O2构成的组中选取。
49.如权利要求43所述的方法,其中该硅源气体在供给该氧源气体前被提供。
50.如权利要求43所述的方法,其中该硅源气体和该氧源气体基本同时被提供。
51.如权利要求44所述的方法,其中该氮源气体的供给在开始提供该氧源气体后被停止。
52.如权利要求44所述的方法,其中该氮源气体的供给在提供该氧源气体的大致同一时间被停止。
53.如权利要求44所述的方法,其中该氮源气体的供给在提供该硅源气体和该氧源气体前被停止。
54.如权利要求43所述的方法,还包括在提供该硅源气体和该氧源气体前,在该半导体衬底上形成一导电材料层。
55.如权利要求54所述的方法,其中该导电材料层从由栅极线图案、位线图案、互连线图案和导电焊垫层图案构成的组中选取。
56.如权利要求55所述的方法,其中该导电材料层包括一具有暴露部分的金属层。
57.如权利要求56所述的方法,其中该金属材料从由W、Ni、Co、TaN、Ru-Ta、TiN、Ni-Ti、Ti-Al-N、Zr、Hf、Ti、Ta、Mo、MoN、WN、Ta-Pt和Ta-Ti构成的组中选取。
58.一种在一导电材料层上形成双重间隔壁的方法,包括在一反应室内保持氮气气氛;通过提供一硅源气体和一氧源气体,在导电材料层上形成一氧化硅层;在该氧化硅层上形成一氮化硅层;以及蚀刻该氮化硅层和该氧化硅层,以在该导电材料层上形成双重间隔壁。
59.如权利要求58所述的方法,其中保持氮气气氛包括向反应室内持续一段时间提供一氮源气体。
60.如权利要求58所述的方法,其中形成该氮化硅层包括进行一化学汽相沉积工艺。
61.如权利要求60所述的方法,其中通过热化学汽相沉积工艺沉积该氧化硅层。
62.如权利要求60所述的方法,其中通过使用远端等离子体的等离子体增强化学汽相沉积工艺沉积该氧化硅层。
63.如权利要求59所述的方法,其中该氮源气体不包含氧。
64.如权利要求63所述的方法,其中该氮源气体是NH3气体。
65.如权利要求58所述的方法,其中该硅源气体从由SiH4、Si2H6、二氯硅烷(DCS)、三氯硅烷(TCS)和六氯硅烷(HCD)构成的组中选取。
66.如权利要求58所述的方法,其中该氧源气体从由N2O、NO和O2构成的组中选取。
67.如权利要求58所述的方法,其中该导电材料层从由一栅极线图案、一位线图案、一互连线图案和一导电焊垫层图案构成的组中选取。
68.如权利要求67所述的方法,其中该导电材料层包括一具有暴露部分的金属层。
69.如权利要求68所述的方法,其中该金属材料从由W、Ni、Co、TaN、Ru-Ta、TiN、Ni-Ti、Ti-Al-N、Zr、Hf、Ti、Ta、Mo、MoN、WN、Ta-Pt和Ta-Ti构成的组中选取。
全文摘要
本发明公开了一种制造具有双重间隔壁的半导体器件的方法。该方法包括下列步骤通过提供一氮源气体,可在反应室内建立并保持氮气气氛;然后,可向反应室提供一硅源气体和一氧源气体,以在半导体衬底上沉积一氧化硅层,该半导体衬底可包括一导电材料层;然后,通过进行通常的CVD工艺,可在该氧化硅层上形成一氮化硅层;接着,该氮化硅层可被蚀刻至暴露出该氧化硅层。由于氮化硅与氧化硅之间的蚀刻选择性差异,因此部分该氮化硅层可保留在该导电材料层的侧壁上。结果,可在侧壁上形成由一氧化硅层和一氮化硅层形成的双重间隔壁。
文档编号H01L27/115GK1471144SQ03148470
公开日2004年1月28日 申请日期2003年6月30日 优先权日2002年7月9日
发明者具滋钦, 李彰原, 许盛俊, 宣敏喆, 尹宣弼 申请人:三星电子株式会社
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1