专利名称：具有电磁干扰电源保护的集成电路的利记博彩app
技术领域：
本发明涉及集成电路，尤其涉及一种具有电磁干扰电源保护功能的集成电路。
背景技术：
集成电路因其体积小巧、功能强大等优点，已被广泛地应用于各类需要电路的设备和装置中。集成电路IC与其它的普通电子元器件一样，工作时都需要电源。由于集成电路的集成度较高，其对电源的要求也相应提高。然而，在目前的集成电路应用场合，集成电路的电源往往都会受到干扰，造成集成电路芯片电路的工作不正常。这些电源干扰主要是由集成电路的某些内部电路产生的冲击电流干扰和外部电源耦合产生的干扰。
传统的降低干扰的处理方法是在外部印刷电路板上增加保护装置，通常包括滤波技术、屏蔽技术、隔离技术等。滤波技术是在电源的变压器的输入端增加电源滤波器，降低输出电压的波动，减小干扰。屏蔽技术是通过屏蔽体，把产生电场、磁场、电磁场的部分隔离开。隔离技术主要是将干扰源与易受干扰的部分隔离开的技术。这些技术手段虽然在一定程序上起到了保护作用，但由于都需要增加较多的元件和结构，造成了成本的提高。
发明内容
因此，本发明的目的在于，提供一种基本上不增加IC成本的技术手段，使集成电路本身具备对电磁干扰电源的保护作用，从而不需要在外部电路板上另外设置保护装置。
根据本发明的上述目的，本发明提供的具有电磁干扰电源保护的集成电路包括产生干扰的电路和逻辑电路或模拟电路，其特征在于，在所述产生干扰的电路与所述逻辑电路或模拟电路之间串接一个电路保护器件，所述电路保护器件的阻抗大于为集成电路提供电源的外部电源的内阻。
在上述集成电路中，所述电路保护器件的阻抗的上限值如式Rb≤(V-V1)/I，其中Rb为电路保护器件的阻抗上限值，V为外部电源电压，V1为所述逻辑电路或模拟电路的最低工作电压，I为IC的工作电流。
在上述集成电路中，所述电路保护器件为电阻器。
在上述集成电路中，所述电路保护器件为MOS管。
在上述集成电路中，在所述电路保护器件前与接地点之间接入一电容器。
在上述集成电路中，在所述电路保护器件后与接地点之间接入一电容器。
在上述的集成电路中，在所述电路保护器件前和后与接地点之间分别接入一电容器。
在上述集成电路中，所述产生干扰的电路包括输出缓冲级。
有关本发明的优点、效果以及其它特征将在后面结合附图的具体实施方式
中作进一步的描述。
图1示出了一般集成电路的内部结构示意图；图2示出了本发明的集成电路的电路示意图；图3示出了图2电路图的电压模型图；图4-6是本发明的集成电路另3个实施例的电路示意图。
具体实施例方式
在一般的集成电路中，如图1所示，一般可以将其分成两个部分，即逻辑电路或模拟电路11和产生干扰的电路12。外部电源13向集成电路提供电源。这里所述的产生干扰的电路12一般包括集成电路中的输出缓冲级，其产生的冲击电流主要是数字电路翻转时，由寄生电容充电所引起的瞬间尖峰电流。尖峰电流会在外部电源13的内阻抗上产生压降，使电压跳动，造成数字电路误翻转，引起系统错误。在传统的集成电路中，由于包括输出缓冲级的产生干扰的电路12与逻辑电路或模拟电路11直接相连，其产生的尖峰电流会直接影响逻辑电路或模拟电路11。
为解决输出缓冲级对后级的逻辑电路或模拟电路的干扰，本发明在连接逻辑电路或模拟电路11与包含输出缓冲级的产生干扰的电路12之间加设电路保护器件20(如图2所示)，该电路保护器件20的阻值要求比外部电源13的内阻大。图3示出了图2的电压模型图。图3中，将外部电路13模拟成串接的理想电源Va和电源内阻Ra，Vb是外部电源提供给产生干扰的电路12的电压值，Rb是电路保护器件20的阻抗值，Vc是外部电源提供给逻辑电路或模拟电路11的电压值。在理想状态或没有干扰的情况下，逻辑电路或模拟电路11得到的电压Vc的电压值近似为理想电源Va。由于产生干扰的电路12(输出缓冲级)的干扰，电压Vb的电压值将受到干扰，电压Vb的电压值将跳变，而理想电源Va的电压值是不变的，电压Vc的电压值将受电压Vb产生的电流影响。而在本发明中增加了一个电路保护器件20，且其阻值Rb大于外部电路13的电源内阻Ra。由于电流分流的作用，电压Vb产生的电流大部份流向阻值较小的外部电源，可以使尖峰电流对后级的逻辑电路或模拟电路11的电压Vc引起的波动减少，使逻辑电路或模拟电路11能正常工作。
理论上来说，电路保护器件20的阻值Rb越大，产生干扰的电路12引起的电压Vb的波动对电压Vc的影响越小。但，电路保护器件Rb的阻值过大，亦会造成电压Vc的电压值过小，使逻辑电路或模拟电路不能正常工作。因此，电路保护器件20阻值的上限如下式所示Rb≤(V-V1)/I，其中Rb为电路保护器件的阻抗上限值，V为外部电源电压，V1为所述逻辑电路或模拟电路的最低工作电压，I为IC的工作电流。
如上所述，本发明的主要技术手段是在集成电路内部的逻辑电路或模拟电路与产生干扰的电路(如输出缓冲级)之间增加一个电路保护器件，该电路保护器件可以是一个简单的电阻器，或者利用集成电路的制造工艺，形成一个具有阻抗特性的有源器件，例如MOS管。这种简单的技术手段能起到电磁干扰电源保护的作用，且对几乎不会增加集成电路的制造成本。
图4-6示出了在本发明的上述实施例基础上，作了进一步改进的3个实施例，其改进之处是在述电路保护器件20前与接地点之间接入一电容器C1(如图4)；也可以在电路保护器件20后与接地点之间接入一电容器C2(如图5)；或者电路保护器件20前和后与接地点之间分别接入一电容器C1和C2。该电容器C1或C2可起到稳压作用。
权利要求
1.一种具有电磁干扰电源保护的集成电路包括产生干扰的电路和逻辑电路或模拟电路，其特征在于，在所述产生干扰的电路与所述逻辑电路或模拟电路之间串接一个电路保护器件，所述电路保护器件的阻抗大于为集成电路提供电源的外部电源的内阻。
2.如权利要求1所述的集成电路，其特征在于，所述电路保护器件的阻抗的上限值如式Rb≤(V-V1)/I，其中Rb为电路保护器件的阻抗上限值，V为外部电源电压，V1为所述逻辑电路或模拟电路的最低工作电压，I为IC的工作电流。
3.如权利要求1或2所述的集成电路，其特征在于，所述电路保护器件为电阻器。
4.如权利要求1或2所述的集成电路，其特征在于，所述电路保护器件为MOS管。
5.如权利要求1或2所述的集成电路，其特征在于，在所述电路保护器件前与接地点之间接入一电容器。
6.如权利要求1或2所述的集成电路，其特征在于，在所述电路保护器件后与接地点之间接入一电容器。
7.如权利要求1或2所述的集成电路，其特征在于，在所述电路保护器件前和后与接地点之间分别接入一电容器。
8.如权利要求1或2所述的集成电路，其特征在于，所述产生干扰的电路包括输出缓冲级。
全文摘要
本发明涉及一种具有电磁干扰电源保护的集成电路。传统上一般在外部印刷电路板上增加保护装置来降低电源对集成电路的干扰。这种方法的问题是成本较高。本发明则提供一种具有电磁干扰电源保护的集成电路，在其内部加设保护电路，其包括产生干扰的电路和逻辑电路或模拟电路，其特征在于，在所述产生干扰的电路与所述逻辑电路或模拟电路之间串接一个电路保护器件，所述电路保护器件的阻抗大于为集成电路提供电源的外部电源的内阻。本发明的方法简单，几乎不会增加集成电路的制造成本。
文档编号H01L27/00GK1571158SQ0314163
公开日2005年1月26日 申请日期2003年7月16日 优先权日2003年7月16日
发明者王晓艳 申请人:中颖电子(上海)有限公司