专利名称：电容器的制造方法
技术领域：
本发明涉及具有杆状下部电极的电容器的制造方法。
背景技术：
随着DRAM(动态随机存取存储器)以及DRAM与逻辑元件混合型半导体器件的高度集成化，DRAM的电容器的面积在减小，其结果，导致电容器的容量减小。为补偿这种容量的减小，将电容器电介质膜的材料从过去的氧化硅膜(SiO)与氮化硅膜(SiN)层叠结构的电介质改为钙钛矿型晶格结构的电介质或氧化钽等介电常数更大的金属氧化物电介质这样一种动向正在加速。
在这种场合，电容器的下部电极在形成电介质膜时是暴露在高温氧化性气氛中的。若下部电极因此而氧化，则在下部电极与电介质膜二者的界面之中，会形成介电常数低于电介质膜的氧化物。因此，将高介电常数材料作为电介质膜使用的优点将被大大削弱。
为此，通常采用即便暴露在高温氧化性气氛中也不易氧化或者即使氧化但其氧化物为导电性物质的、诸如Pt(铂)、Ru(钌)、Ir(铱)等铂族贵金属(以下称作“铂族金属”)作为下部电极的材料。由此，避免在下部电极与电介质膜之间的界面中形成有害的低介电常数氧化物。
图26～30是将电介质膜材料采用高介电常数金属氧化物、下部电极材料采用铂族金属的现有技术1的电容器的制造方法按照工序顺序加以展示的剖视图。下面，结合图26～30，对现有技术1的电容器的制造方法进行说明。
如图26所示，设置内部形成有连接插头102的层间绝缘膜101。其中，连接插头102的上表面从层间绝缘膜101中露出。之后，在层间绝缘膜101及连接插头102上形成绝缘膜107。绝缘膜107具有阻挡膜103、层间绝缘膜104、阻挡膜105及层间绝缘膜106，并按照这一顺序层叠而成。并且，在形成绝缘膜107时，使阻挡膜103位于层间绝缘膜101一侧。
其次，对绝缘膜107从其上表面进行腐蚀，在绝缘膜107中开设抵达至连接插头102处的孔108。虽未图示，在层间绝缘膜101的下方(即与绝缘膜107相反的一侧)，存在着形成有与连接插头102进行连接的半导体元器件的半导体电路板。
其次，如图27所示，采用CVD(Chemical Vapor Deposition)法或电镀法，将下部电极的电极材料109填充到孔108内，形成连绝缘膜107的上表面也覆盖的电极材料109。其中，电极材料109例如是Ru。
之后，如图28所示，例如采用CMP(Chemical MechanicalPolishing)法，对于在图27所示工序中所得到的结构从上表面进行研磨，将孔108上方的电极材料109除去。于是，形成填充孔108的、由Ru构成的下部电极110。之后，如图29所示，将一部分绝缘膜107，具体地说是层间绝缘膜106经过湿式腐蚀等方法有选择地除去。此时，阻挡膜105起着阻挡腐蚀的作用。
其次，如图30所示，采用CVD法，在下部电极110及绝缘膜107上，形成以具有钙钛矿型晶格结构的BST(钛酸钡锶，BaXSr(1-X)TiO3)为材料的电介质膜111。之后，在电介质膜111上，形成例如以Ru为材料的上部电极112，从而完成电容器的制造。
如上所述，通过电介质膜111的材料采用高介电常数的金属氧化物、下部电极110的材料采用铂族金属，便能够对因DRAM等半导体器件的高度集成化而引起的电容器容量的减小进行补偿。而上部电极及下部电极采用金属材料的电容器，称之为“MIM电容器”。
但是，上述现有技术1的电容器的制造方法中，在下部电极110上形成电介质膜111时，作为下部电极110的材料而使用的铂族金属，其催化作用有可能使电介质膜111的组成及形状发生异常，从而导致电容器的电气性能变差。
一般来说，铂族金属在氧化性有机化学反应系中，其表面产生很强的催化作用。而作为形成由像BST那样高介电常数的金属氧化物构成的电介质膜111的CVD法，多采用使用有机金属原料气体的、会发生氧化反应的MOCVD(Metal Organic CVD)法，因此，在下部电极110上形成电介质膜111时，会在下部电极110表面产生因铂族金属而产生的强烈的催化作用。该强烈的催化作用，有可能使电介质膜111的组成及形状发生异常。
图31是对在上述铂族金属的催化作用下、下部电极110表面附近的电介质膜111的组成发生变化的状况加以展示的附图，将图30的局部A经过放大加以展示。图31所示的电介质膜111a是在电介质膜111的成膜过程中的初始阶段形成的，在下部电极110的表面产生的催化作用的影响下，其组成发生异常。而图31所示的电介质膜111b是随着电介质膜111成膜过程的进行、下部电极110被电介质膜111a覆盖之后形成的。因此，未受到下部电极110表面所产生的催化作用的影响而具有正常的组成。
如上所述，下部电极110表面附近的电介质膜111a的组成多与之后形成的、具有正常组成的电介质膜111b的组成有很大差异。例如，在电介质膜111的材料采用BST的场合，构成BST的金属元素之间、具体地说是Ba或Sr与Ti之间的组成比例，电介质膜111a和电介质膜111b二者有时相差很大。
此外，如图32所示，在下部电极110表面所产生的催化作用的影响下，电介质膜111有时会变成局部异常突起的形状。图32示出上部电极112形成之前电容器的结构。
为避免上述问题的发生，提出了下述现有技术2，即，在形成电容器的电介质膜时，首先以PVD(Physical Vapor Deposition)法在下部电极110上形成电介质膜的一部分，再在以该PVD法形成的电介质膜上以CVD法形成其余的电介质膜。
图33是对采用现有技术2的制造方法制造的电容器的结构加以展示的剖视图，示出上部电极形成前的电容器的结构。如图33所示，在下部电极110上，形成有由电介质膜120a、120b构成的电介质膜120，电介质膜120a是在下部电极110上以PVD法形成。并且，在以PVD法形成的电介质膜120a上形成有以CVD法形成的电介质膜120b。
PVD法与CVD法不同，是几乎不涉及化学反应的物理成膜法，因此，以PVD法形成下部电极110上的电介质膜120a，可避免下部电极110产生催化作用。此外，以CVD法形成电介质膜120b时，由于下部电极110的表面被电介质膜120a覆盖，因此，即使以该电介质膜120a的同种材料形成电介质膜120b时，也能够避免下部电极110产生催化作用。因此，不会引起电介质膜120的组成及形状的异常，不会导致电容器的电气性能变差。
但是，与CVD法相比，PVD法的台阶部位被覆性差，因此，作为采用PVD法的现有技术2，如图33的局部B所示，有时会出现电介质膜120a的膜厚不足的现象。因而，如上所述的现有技术2，难以适应形成高长径比下部电极110的需要。
为此，本发明是针对上述状况而提出的，其目的是，提供一种即使在下部电极的材料采用铂族金属、电介质膜的材料采用高介电常数的金属氧化物的场合，也能够适应形成高长径比下部电极的需要而不会使电容器的电气性能变差的电容器的制造方法。
发明内容
本发明中的技术方案1所说的电容器的制造方法具有如下工序，即，(a)放置连接对象物的工序，(b)在所说连接对象物上形成绝缘膜的工序，(c)在所说绝缘膜中开设第1孔的工序，(d)不对所说第1孔的内部进行填充地、在所说第1孔的表面形成第1电介质膜的工序，(e)不对所说第1孔的内部进行填充地、在所说第1电介质膜上形成下部电极的一部分的工序，(f)对通过实施所说工序(e)而得到的结构，从形成于所说第1孔的底部的所说下部电极的一部分的上表面开始进行腐蚀，从而在所说结构上形成抵达至所说连接对象物处的第2孔的工序，(g)形成填充所说第1、第2孔的内部的、所说下部电极的其余部分的工序，(h)在所说工序(g)之后将所说绝缘膜除去的工序，(i)在所说工序(h)之后在所说第1电介质膜上形成上部电极的工序。
此外，本发明中的技术方案2所说的电容器的制造方法是在技术方案1所说的电容器的制造方法中，在所说工序(c)中，形成朝向所说绝缘膜的上表面开口而形成的所说第1孔，在所说工序(e)中，在通过实施所说工序(d)而得到的结构的上表面上，不对所说第1孔的内部进行填充地形成所说下部电极的一部分的电极材料，在所说工序(f)中，对通过实施所说工序(e)而得到的结构，从所说下部电极的一部分的电极材料的上表面开始进行腐蚀以形成所说第2孔，同时，将所说第1孔上方的、所说下部电极的一部分的电极材料除去，所说工序(g)包括(g-1)在通过实施所说工序(f)而得到的结构的上表面上，边填充所说第1、第2孔的内部边形成所说下部电极的其余部分的电极材料的工序；(g-2)在所说工序(g-1)之后，将所说第1、第2孔上方的所说下部电极的其余部分的电极材料除去的工序。
此外，本发明中的技术方案3所说的电容器的制造方法是在技术方案1或2所说的电容器的制造方法中，还具有(j)在所说工序(i)之前，在通过实施所说工序(h)而得到的结构上的整个表面上形成第2电介质膜的工序。
此外，本发明中的技术方案4所说的电容器的制造方法是在技术方案1至3之任一技术方案所说的电容器的制造方法中，所说工序(e)中所形成的所说下部电极的一部分，与所说工序(g)中所形成的所说下部电极的其余部分二者的材料彼此不同。
根据本发明中的技术方案1所涉及的电容器的制造方法，在形成下部电极之前，已形成了第1电介质膜。因此，即使在下部电极的材料采用铂族金属、第1电介质膜的材料采用高介电常数金属氧化物的情况下，下部电极也不会产生催化作用。其结果，能够在电气性能不变差的状况下进行电容器的制造。
此外，由于在形成下部电极之前已形成了第1电介质膜，因而可以采用CVD法来形成第1电介质膜。因此，与采用PVD法相比，能够在不会出现膜厚不足现象的状况下在高长径比的孔的表面形成第1电介质膜。因此，还能够适应形成高长径比下部电极的需要。
而且，在工序(f)中，形成第2孔时是从下部电极的一部分的上表面进行腐蚀的，因而第1电介质膜上不会产生腐蚀性损伤。因此，在工序(f)中，第1电介质膜的电气性能不会变差。其结果，电容器的电气性能得以提高。
此外，根据本发明中的技术方案2所涉及的电容器的制造方法，在工序(f)、(g-2)中，将第1孔上方的下部电极的电极材料除去。因此，实施工序(g-2)后而得到的下部电极仅其上表面未被第1电介质膜覆盖。因而，只要以仅将下部电极的上表面充分覆盖的状况形成其余的电介质膜即可。因此，能够以台阶部位被覆性差的PVD法形成其余的电介质膜。其结果，能够在下部电极不产生催化作用的状况下形成其余的电介质膜。
此外，根据本发明中的技术方案3所涉及的电容器的制造方法，是在绝缘膜被除去后的结构的整个表面上形成第2电介质膜的，因此，能够简单地形成第2电介质膜。
此外，根据本发明中的技术方案4所涉及的电容器的制造方法，工序(e)中的下部电极的一部分的材料与工序(g)中的下部电极的其余部分的材料彼此不同，因此，对于工序(g)中的下部电极的其余部分，能够使用比工序(e)中的下部电极的一部分更便宜的材料。因此，能够低成本制造电容器。
图1是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图2是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图3是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图4是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图5是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图6是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图7是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图8是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图9是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图10是将本发明实施方式1所涉及的电容器的结构加以展示的剖视图。
图11是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图12是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图13是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图14是将本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图15是将本发明实施方式2所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图16是将本发明实施方式2所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图17是将本发明实施方式2所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图18是将本发明实施方式2所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图19是将本发明实施方式2所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图20是将本发明实施方式2所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图21是将本发明实施方式2所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图22是将本发明实施方式2所涉及的电容器的结构加以展示的剖视图。
图23是将本发明实施方式2所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图24是将本发明实施方式2所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图25是将本发明实施方式2所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。
图26是将现有技术1的电容器的制造方法按照工序顺序加以展示的剖视图。
图27是将现有技术1的电容器的制造方法按照工序顺序加以展示的剖视图。
图28是将现有技术1的电容器的制造方法按照工序顺序加以展示的剖视图。
图29是将现有技术1的电容器的制造方法按照工序顺序加以展示的剖视图。
图30是将现有技术1的电容器的制造方法按照工序顺序加以展示的剖视图。
图31是对现有技术1的电容器的结构加以展示的剖视图。
图32是对现有技术1的电容器的结构加以展示的剖视图。
图33是对现有技术2的电容器的结构加以展示的剖视图。
具体实施例方式
实施方式1图1～9是将下部电极的材料采用铂族金属而电介质膜的材料采用高介电常数的金属氧化物的、本发明实施方式1所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。下面，结合图1～9，对实施方式1所涉及的电容器的制造方法进行说明。
如图1所示，设有内部形成有连接插头2的层间绝缘膜1。连接插头2，是与电容器的下部电极进行电气连接的连接对象物，其上表面从层间绝缘膜1的上表面露出。并且，层间绝缘膜1的上表面与连接插头2的上表面位于同一平面上。
其次，在层间绝缘膜1及连接插头2上形成绝缘膜7。绝缘膜7具有阻挡膜3、层间绝缘膜4、阻挡膜5及层间绝缘膜6，并按照这一顺序层叠而成。并且，在形成绝缘膜7时，使阻挡膜3位于层间绝缘膜1一侧。
层间绝缘膜1、4、6例如采用BPSG(boro-phospho silicateglass)膜，阻挡膜3、5例如采用氮化硅膜。而连接插头2的材料例如采用多晶硅。虽未图示，在层间绝缘膜1的下方(即与绝缘膜7相反的一侧)，存在着形成有与连接插头2进行连接的半导体元器件的半导体电路板。
其次，如图2所示，对绝缘膜7从其上表面进行腐蚀，在绝缘膜7上开设抵达至连接插头2处的孔8。具体地说，首先，在层间绝缘膜6上形成具有既定的开孔图案的光敏抗蚀剂层。之后，以该光敏抗蚀剂层作为掩膜，阻挡膜5作为腐蚀阻挡膜对层间绝缘膜6进行腐蚀，在层间绝缘膜6上开设抵达至阻挡膜5处的孔。之后，将所露出的阻挡膜5除去，使层间绝缘膜4露出。进而，以阻挡膜3作为腐蚀阻挡膜，对层间绝缘膜4进行腐蚀，在层间绝缘膜4上开设抵达至阻挡膜3处的孔。之后，将露出的阻挡膜3除去，使连接插头2露出。由此，在绝缘膜7上形成朝向绝缘膜7上表面开口的、抵达至连接插头2处的孔8。
其次，采用CVD法，如图3所示在绝缘膜7的上表面及孔8的表面，不对孔8的内部进行填充地形成电介质膜9。由此，在所露出的、绝缘膜7的表面、层间绝缘膜1的上表面以及连接插头2的上表面形成电介质膜9。其中，电介质膜9的材料例如采用BST、氧化钽、PZT(钛酸锆酸铅，Pb(ZrXTi(1-X)O3)等高介电常数的金属氧化物。
其次，如图4所示，对通过实施图3所示工序而得到的结构的整个表面，实施在绝缘膜7的膜厚方向上腐蚀速率高的各向异性干式腐蚀。由此，对于通过实施图3所示的工序而得到的结构，从形成于孔8的底部的电介质膜9的上表面进行腐蚀，将层间绝缘膜1的上表面及连接插头2的上表面的电介质膜9除去。其结果，抵达至连接插头2处的孔18在通过实施图3所示工序而得到的结构中形成。此外，对于通过实施图3所示工序而得到结构，也从形成于层间绝缘膜6上表面的电介质膜9的上表面进行腐蚀，将层间绝缘膜6的上表面上的电介质膜9除去。
其次，如图5所示，采用CVD法或电镀法，边将下部电极的电极材料10填充到孔8的内部，边形成一直到将绝缘膜7的上表面覆盖的电极材料10。其中，电极材料10由Ru等铂族金属构成。
之后，如图6所示，例如采用CMP法，对通过图5所示工序而得到的结构从其上表面进行研磨，将孔8上方的电极材料10除去。由此，形成填充孔8、18的内部的、由铂族金属构成的、杆状下部电极11。下部电极11已与连接插头2实现了电气连接，仅其上表面从绝缘膜7中露出。
其次，如图7所示，将通过实施图6所示工序而得到的结构中的绝缘膜7的一部分、具体地说是层间绝缘膜6，通过湿式腐蚀或者干式腐蚀有选择地除去。此时，阻挡膜5起着阻挡腐蚀的作用。
其次，在通过实施图7所示工序而得到的结构的整个表面上，例如采用PVD法，形成以与电介质膜9相同的材料构成的电介质膜12。由此，如图8所示，在下部电极11的上表面、电介质膜9的表面以及阻挡膜5的上表面上形成电介质膜12，完成由电介质膜9和电介质膜12构成的电容器的电介质膜90的制造。
之后，如图9所示，在电介质膜90上，形成以Ru等铂族金属为材料的上部电极13，从而完成电容器的制造。
如上所述，根据本实施方式1所涉及的电容器的制造方法，在形成以铂族金属为材料的下部电极11之前已形成有电介质膜9。因此，即使是采用在形成以BST那样的高介电常数金属氧化物构成的电介质膜时所一般采用的、呈现出氧化性有机化学反应的MOCVD法来形成电介质膜9的场合，下部电极11也不会产生催化作用。即，即使像本实施方式1这样，下部电极11的材料采用铂族金属、电介质膜9的材料采用高介电常数的金属氧化物的场合，也不同于前述现有技术1，下部电极11不会产生催化作用。其结果，能够在电气性能不变差的状况下制造出电容器。换言之，采用本实施方式1所涉及的制造方法制造的电容器与采用前述现有技术1的电容器的制造方法制造的电容器相比，电气性能得到提高。另外，构成绝缘膜7的层间绝缘膜4、6，以及阻挡膜3、5、层间绝缘膜1、连接插头2等，一般采用的是相对于CVD法不具有催化活性的材料，因此，在形成电介质膜9时，不会对绝缘膜7、层间绝缘膜1以及连接插头2产生催化作用。
此外，由于在形成下部电极11之前已形成有电介质膜9，因此，像本实施方式1这样，电介质膜9的形成可以采用CVD法。因此，与采用PVD法相比，能够在高长径比的孔8的侧面形成电介质膜9而不会发生膜厚不足的现象。因此，与前述现有技术2不同，还能够适应形成高长径比下部电极11的需要。
此外，根据本发明实施方式1所涉及的电容器的制造方法，在形成下部电极11时，对通过实施图5所示工序而得到的结构，从其上表面进行研磨而将孔8上方的电极材料10除去，因此，作为下部电极11，最初仅其上表面未被电介质膜9覆盖。因此，只要在形成电介质膜9之后，使电容器的电介质膜90的其余的电介质膜、即电介质膜12像本实施方式1这样以仅将下部电极11的上表面充分覆盖的状况形成即可。因此，即使在孔8内形成有高长径比的下部电极11的场合，也能够像本实施方式1这样，以台阶部位被覆性差的PVD法，在下部电极11上形成其余的电介质膜。其结果，能够在下部电极11不产生催化作用的状况下形成电介质膜12。
在本实施方式1所涉及的电容器的制造方法中，电容器的电介质膜90是由电介质膜9和电介质膜12而成的电介质膜，但也可以在电介质膜12上再形成电介质膜。图10是对电介质膜12上再形成电介质膜15的电容器的结构加以展示的剖视图。下面，对图10所示结构的制造方法进行说明。
在将作为绝缘膜7的一部分的层间绝缘膜6除去(参照图7)、形成电介质膜12之后(参照图8)，采用CVD法在电介质膜12上形成电介质膜15。其中，电介质膜15的材料是与电介质膜9、12的材料相同的材料。之后，在电介质膜15上形成上部电极13。于是，如图10所示，完成具有由电介质膜9、电介质膜12以及电介质膜15构成的电介质膜90的电容器的制造。
此外，作为本实施方式1所涉及的电容器的制造方法，在图2所示工序中，形成了抵达至连接插头2处的孔8，但孔8只要至少抵达至绝缘膜7的阻挡膜5的上表面处即可。作为其一例，就图2所示工序中形成抵达至阻挡膜5的上表面且经过该上表面抵达至阻挡膜3的上表面的孔8这样一种电容器的制造方法进行说明。
如图11所示，对绝缘膜7从其上表面进行腐蚀，在绝缘膜7上开设抵达至阻挡膜3的上表面处的孔8。具体地说，以阻挡膜5作为腐蚀阻挡膜对层间绝缘膜6进行腐蚀。其次，将因层间绝缘膜6的腐蚀而露出的阻挡膜5除去，使层间绝缘膜4露出。进而，以阻挡膜3作为腐蚀阻挡膜，对层间绝缘膜4进行腐蚀。由此，在绝缘膜7上形成抵达至阻挡膜3的上表面的孔8。
其次，采用CVD法，如图12所示在层间绝缘膜6的上表面以及孔8的表面，不对孔8的内部进行填充地形成电介质膜9。于是，在所露出的绝缘膜7的上表面上形成电介质膜9。
之后，如图13所示，对通过实施图12所示工序而得到的结构的整个表面，进行在绝缘膜7的膜厚方向上腐蚀速率高的各向异性干式腐蚀。由此，对于通过实施图12所示工序而得到的结构，从形成于孔8的底部的电介质膜9的上表面进行腐蚀，将阻挡膜3上的电介质膜9与该阻挡膜3除去。其结果，抵达至连接插头2处的孔19，在通过实施图12所示工序而得到的结构中形成。此外，对于通过实施图12所示工序而得到的结构，还从层间绝缘膜6的上表面上的电介质膜9的上表面进行腐蚀，将层间绝缘膜6的上表面上的电介质膜9除去。
其次，采用CVD法或电镀法，边将由Ru等铂族金属构成的、下部电极的电极材料10填充到孔8、19的内部，边形成一直到将绝缘膜7的上表面覆盖的电极材料10。之后，实施前述图6所示工序。其结果，形成填充孔8、19的内部的下部电极11。继而，实施前述图7、8所示工序。之后，通过在电介质膜12上形成上部电极13而得到图14所示的电容器。
如上所述，只要孔8至少抵达至绝缘膜7的阻挡膜5的上表面，便能够将从绝缘膜7突出的下部电极11的侧面、即位于阻挡膜5的上表面的上方的下部电极11的侧面以电介质膜9进行覆盖。
此外，在本实施方式1所涉及的电容器的制造方法中，是在将绝缘膜7的一部分除去之后形成电介质膜12的，但也可以在下部电极11的上表面上形成电介质膜12之后将绝缘膜7的一部分除去。具体地说，是在通过实施图6所示工序而得到的结构的整个表面上形成电介质膜12，在该电介质膜12上作出图案，从而在下部电极11的上表面形成电介质膜12。并且，将作为绝缘膜7的一部分的层间绝缘膜6除去，之后在整个表面上形成上部电极13，从而制造出电容器。而以这样的方法制造电容器时，与将绝缘膜7除去之后形成电介质膜12时的场合不同，增加了电介质膜12的图案形成工序。即，以图7、8所示工序制造电容器时，并不是在局部而是在整个表面上形成电介质膜12的，因此，与形成电介质膜12之后将绝缘膜7除去的场合相比，能够简单地形成电介质膜12。因此，从提高电容器制造效率的观点来说，最好是如前述图7、8所示，将绝缘膜7除去之后形成电介质膜12。
实施方式2图15～21是将下部电极的材料采用铂族金属而电介质膜的材料采用高介电常数金属氧化物的、本发明实施方式2所涉及的电容器的制造方法按照工序顺序加以展示的剖视图。下面，结合图15～21，对实施方式2所涉及的电容器的制造方法进行说明。图15所示工序是前述图3所示工序的下一道工序，因此，对于图15所示工序之前的工序，将其说明省略。
在通过实施图3所示工序而得到的结构的上表面，在不对孔8的内部进行填充的状况下，形成下部电极的电极材料40。由此，如图15所示，在不对孔8的内部进行填充的状况下，在电介质膜9上形成下部电极的电极材料40。电极材料40由Ru等铂族金属构成，采用CVD法或电镀法形成。
之后，如图16所示，对通过实施图15所示工序而得到的结构的整个表面，进行在绝缘膜7的膜厚方向上腐蚀速率高的各向异性干式腐蚀。由此，对于通过实施图15所示工序而得到的结构，从形成于孔8的底部的电极材料40的上表面进行腐蚀，将层间绝缘膜1及连接插头2上的电介质膜9及电极材料40除去。其结果，抵达至连接插头2的孔21在通过实施图15所示工序而得到的结构中形成。进而，对于通过实施图15所示工序而得到的结构，还从层间绝缘膜6的上表面上的电极材料40的上表面进行腐蚀，将孔8上方的、即层间绝缘膜6的上表面上的电介质膜9及电极材料40除去。于是，作为下部电极的一部分的金属膜20便在孔8的侧面上形成。
其次，采用CVD法或者电镀法，边填充孔8的内部，边在通过实施图16所示工序而得到的结构的上表面形成由Ru等铂族金属构成的电极材料22。于是，如图17所示，边填充孔8的内部，边在绝缘膜7的上表面形成下部电极的电极材料22。之后，如图18所示，例如采用CMP法，对通过实施图17所示工序而得到的结构从上表面进行研磨，将孔8上方的电极材料22除去。于是，形成填充孔8、21的内部的、由铂族金属构成的插头23。其结果，形成由金属膜20和插头23构成的、填充孔8、21的内部的杆状的下部电极24。下部电极24已与连接插头2实现电气连接，仅其上表面从绝缘膜7中露出。
其次，如图19所示，将通过实施图18所示工序而得到的结构中的绝缘膜7的一部分、具体地说是层间绝缘膜6，通过湿式腐蚀或干式腐蚀有选择地除去。此时，阻挡膜5起着阻挡腐蚀的作用。
其次，在通过实施图19所示工序而得到的结构的整个表面上，例如采用PVD法，形成由与电介质膜9相同的材料构成的电介质膜25。于是，如图20所示，在下部电极11的上表面、电介质膜9的表面以及阻挡膜5的上表面形成电介质膜25，完成由电介质膜9和电介质膜25构成的电容器的电介质膜91的制造。
之后，如图21所示，在电介质膜91上，形成以Ru等铂族金属为材料的上部电极26，完成电容器的制造。
如上所述，根据本实施方式2所涉及的电容器的制造方法，在图16所示的工序中，在形成孔21时，是从作为下部电极24的一部分的金属膜20的上表面开始进行腐蚀的，因此，电介质膜9上不会产生腐蚀性损伤。而在前述实施方式1中，在开设抵达至连接插头2处的孔18时，是从电介质膜9的上表面进行腐蚀的，因而当时在电介质膜9上产生了腐蚀性损伤。因此，电介质膜9的电气性能有时会变差。
作为本实施方式2所涉及的电容器的制造方法，如上所述，在开设抵达至连接插头2处的孔21时，电介质膜9上未产生腐蚀性损伤，因此，此时电介质膜9的电气性能不会变差。其结果，与前述实施方式1所涉及的电容器的制造方法相比，可提高电容器的电气性能。
此外，根据本实施方式2的电容器的制造方法，在形成下部电极24时，是如图16、18所示，将孔8上方的电极材料22、40除去的，因此，作为下部电极24，最初仅其上表面未被电介质膜9覆盖。因此，只要在形成电介质膜9之后，使电容器的电介质膜91的其余的电介质膜、即电介质膜25，像本实施方式2这样以仅将下部电极24的上表面充分覆盖的状况形成即可。因此，即使在孔8内已形成高长径比下部电极24的场合，也能够像本实施方式2这样，以台阶部位被覆性差的PVD法，在下部电极24上形成其余的电介质膜。其结果，能够在下部电极24不产生催化作用的状况下形成电介质膜25。
另外，在本实施方式2所涉及的电容器的制造方法中，电容器的电介质膜91是由电介质膜9和电介质膜25而成的电介质膜，但也可以在电介质膜25上再形成电介质膜。图22是对电介质膜25上再形成电介质膜27的电容器的结构加以展示的剖视图。下面，对图22所示结构的制造方法进行说明。
在将作为绝缘膜7的一部分的层间绝缘膜6除去(参照图19)、形成电介质膜25之后(参照图20)，采用CVD法在电介质膜25上形成电介质膜27。其中，电介质膜27的材料是与电介质膜9、25的材料相同的材料。之后，在电介质膜27上形成上部电极26。于是，如图22所示，完成具有由电介质膜9、电介质膜25以及电介质膜27构成的电介质膜91的电容器的制造。
此外，本实施方式2所涉及的电容器的制造方法中，与前述实施方式1所涉及的电容器的制造方法同样，在图2所示工序中，形成抵达至连接插头2处的孔8，但作为孔8，只要至少抵达至绝缘膜7的阻挡膜5的上表面处即可。作为其一例，就图2所示工序中形成抵达至阻挡膜5的上表面且经过该上表面而抵达至阻挡膜3的上表面的孔8这样一种电容器的制造方法进行说明。
首先，实施图11、12所示的工序，即，对绝缘膜7从其上表面进行腐蚀，在绝缘膜7上开设抵达至阻挡膜3的上表面处的孔8，采用CVD法，在层间绝缘膜6的上表面及孔8的表面，不对孔8的内部进行填充地形成电介质膜9。
其次，如图23所示，不对孔8的内部进行填充地在电介质膜9上形成电极材料40。并且，如图24所示，对通过实施图23所示工序而得到的结构的整个表面，进行在绝缘膜7的膜厚方向上腐蚀速率高的各向异性干式腐蚀。由此，对于通过实施图23所示工序而得到的结构，从形成于孔8的底部的电极材料40的上表面进行腐蚀，将阻挡膜3上的电介质膜9和电极材料40以及该阻挡膜3除去。其结果，抵达至连接插头2处的孔30在通过实施图23所示工序而得到的结构中形成。进而，对于通过实施图23所示工序而得到的结构，还从层间绝缘膜6的上表面上的电极材料40的上表面进行腐蚀，将孔8上方的电介质膜9及电极材料40除去。由此，作为下部电极的一部分的金属膜20便在孔8的侧面上形成。
其次，采用CVD法或者电镀法，将由Ru等铂族金属构成的电极材料22填充到孔8、30内，进而形成也将绝缘膜7的上表面覆盖的电极材料22。之后，实施前述图18所示的工序。其结果，形成填充孔8、30的内部的下部电极24。其次，实施前述图19、20所示的工序。之后，通过在电介质膜25上形成上部电极26，得到图25所示的电容器。
如上所述，只要与前述实施方式1所涉及的电容器的制造方法同样，使孔8至少抵达至绝缘膜7的阻挡膜5的上表面，便能够将自绝缘膜7突出的下部电极24的侧面、即位于阻挡膜5的上表面上方的下部电极24的侧面以电介质膜9进行覆盖。
此外，本实施方式2所涉及的电容器的制造方法中，是在将绝缘膜7的一部分除去之后形成电介质膜25的，但也可以与前述实施方式1同样，在下部电极24的上表面形成电介质膜25之后将绝缘膜7的一部分除去。具体地说，也可以在通过实施图18所示工序而得到的结构的整个表面上形成电介质膜25，在该电介质膜25上作出图案，从而在下部电极24的上表面形成电介质膜25，之后，将作为绝缘膜7的一部分的层间绝缘膜6除去，然后在整个表面上形成上部电极26，从而制造出电容器。但是，以这样的方法制造电容器，与将绝缘膜7除去之后形成电介质膜25的场合不同，增加了电介质膜25的图案形成工序。因此，从提高电容器制造效率的观点来说，最好是如前述图19、20所示，将绝缘膜7除去之后形成电介质膜25。
此外，在本实施方式2所涉及的电容器的制造方法中，金属膜20、以及、形成金属膜20后形成的作为下部电极24的一部分的插头23二者均以铂族金属为材料，但也可以是与电介质膜9相接触的金属膜20的材料采用铂族金属，而与电介质膜9不相接触的插头23的材料采用与铂族金属不同的材料。具体地说，例如将氮化钛(TiN)作为插头23的材料使用。另外，由于以下理由，在本实施方式中，与电介质膜9相接触的金属膜20的材料采用的是铂族金属。
电容器的典型电气性能有电容量和漏电流。决定其中的漏电流的大小的一个因素是在下部电极与电介质膜二者的界面之中所形成的“势垒高度”。该“势垒高度”由电介质膜的电介质的导带端与价电子带端的能量水平的相对关系、以及电极材料的功函数决定。要想减小电容器的漏电流，需要增加该“势垒高度”。
另一方面，随着电介质的介电常数的增大，其禁带宽度(带隙)减小的倾向越加明显。因此，在将高介电常数的电介质作为电介质膜的材料加以使用的场合，若下部电极的功函数不大，则难以保证“势垒高度”达到所希望的值，有可能导致从电极材料向电介质的导带注入的电子增加，引起漏电流增大。
因此，对于以增加电容量为目的而将BST那样高介电常数的电介质作为电介质膜的材料使用的场合，为了消除或减轻上述副作用的影响，至少下部电极的与电介质膜相接触部分的材料需要采用铂族金属那样功函数大的材料。本实施方式2中，电介质膜91的材料采用的是高介电常数电介质，为防止漏电流因此而增大，与电介质膜91接触的金属膜20的材料采用了铂族金属。这样，可使电容器的漏电流维持在满足实用要求的低水平。
此外，在图20所示的工序中，电介质膜25是在高温的氧化性气氛中形成的。此时，下部电极24的侧面被电介质膜9覆盖，但由于氧化种可透过该电介质膜9，因此，不仅露出的下部电极的上表面，而且其侧面也暴露在高温氧化性气氛中。因此，为了使电介质膜9与下部电极24二者的界面之中不会形成有害的低介电常数氧化物，与电介质膜9接触的金属膜20的材料，以采用抗氧化性铂族金属为宜。
如上所述，由于金属膜20和插头23采用彼此不同的材料，使得能够将比金属膜20的材料便宜的材料、例如氮化钛(TiN)用于插头23。因此，与金属膜20和插头23使用彼此相同的材料的场合相比，能够以低成本制造电容器。另外，作为铂族金属，若与铂族金属之外的金属或半导体形成合金，则一般来说其抗氧化性会降低，因此，插头23所使用的材料，最好是以氮化钛为代表的金属氮化物等不会与铂族金属形成合金的材料。
此外，若不是用铂族金属而是用氮化钛等材料形成插头23，则在下部电极24的上表面形成电介质膜25时，插头23的上表面会被氧化，从而在插头23的上表面与电介质膜25二者的界面中形成介电常数低于电介质膜9的、氧化钛(TiO2)之类氧化物。其结果，电容器的容量将减小。
但是，对于发挥本发明的效果或者以此为应用目的的电容器来说，由于通常下部电极24的长径比非常大，因此，插头23的上表面的面积在下部电极24的整个表面积中所占的比例足够小，前述低介电常数氧化物所引起的电容器容量的减小能够被抑制在允许范围内。
另外，与电介质膜9接触的金属膜20的材料，使用的是铂族金属，因此，电介质膜9与下部电极24二者的界面之中不会形成有害的低介电常数氧化物。
此外，在实施方式1、2中，电容器的下部电极11、24所使用的材料不仅可以是铂族金属单体，也可以是铂族金属与铂族金属的合金。
权利要求
1.一种电容器的制造方法，其特征是，具有如下工序(a)放置连接对象物的工序，(b)在所说连接对象物上形成绝缘膜的工序，(c)在所说绝缘膜中开设第1孔的工序，(d)不对所说第1孔的内部进行填充地、在所说第1孔的表面形成第1电介质膜的工序，(e)不对所说第1孔的内部进行填充地、在所说第1电介质膜上形成下部电极的一部分的工序，(f)对通过实施所说工序(e)而得到的结构，从形成于所说第1孔的底部的所说下部电极的一部分的上表面开始进行腐蚀，从而在所说结构上形成抵达至所说连接对象物处的第2孔的工序，(g)形成填充所说第1、第2孔的内部的、所说下部电极的其余部分的工序，(h)在所说工序(g)之后将所说绝缘膜除去的工序，(i)在所说工序(h)之后在所说第1电介质膜上形成上部电极的工序。
2.如权利要求1所说的电容器的制造方法，其特征是，在所说工序(c)中，形成朝向所说绝缘膜的上表面开口而形成的所说第1孔，在所说工序(e)中，在通过实施所说工序(d)而得到的结构的上表面，不对所说第1孔的内部进行填充地形成所说下部电极的一部分的电极材料，在所说工序(f)中，对通过实施所说工序(e)而得到的结构，从所说下部电极的一部分的电极材料的上表面开始进行腐蚀以形成所说第2孔，同时，将所说第1孔上方的、所说下部电极的一部分的电极材料除去，所说工序(g)包括(g-1)在通过实施所说工序(f)而得到的结构的上表面，边填充所说第1、第2孔的内部边形成所说下部电极的其余部分的电极材料的工序；(g-2)在所说工序(g-1)之后，将所说第1、第2孔上方的所说下部电极的其余部分的电极材料除去的工序。
3.如权利要求1或2所说的电容器的制造方法，其特征是，还具有(j)在所说工序(i)之前，在通过实施所说工序(h)而得到的结构的整个表面上形成第2电介质膜的工序。
4.如权利要求1或2所说的电容器的制造方法，其特征是，在所说工序(e)中形成的所说下部电极的一部分与在所说工序(g)中形成的所说下部电极的其余部分二者的材料彼此不同。
5.如权利要求3所说的电容器的制造方法，其特征是，在所说工序(e)中形成的所说下部电极的一部分与在所说工序(g)中形成的所说下部电极的其余部分二者的材料彼此不同。
6.如权利要求1所说的电容器的制造方法，其特征是，在所说工序(d)中，采用CVD法形成所说第1电介质膜。
7.如权利要求3所说的电容器的制造方法，其特征是，在所说工序(j)中，采用PVD法形成所说第2电介质膜。
8.如权利要求1所说的电容器的制造方法，其特征是，所说下部电极由铂族金属构成，所说第1电介质膜由金属氧化物构成。
9.如权利要求4所说的电容器的制造方法，其特征是，在所说工序(e)中形成的所说下部电极的一部分由铂族金属构成，在所说工序(g)中形成的所说下部电极的其余部分由金属氮化物构成，所说第1电介质膜由金属氧化物构成。
10.如权利要求8所说的电容器的制造方法，其特征是，所说金属氧化物是BST、氧化钽和PZT中的任意一种。
11.如权利要求9所说的电容器的制造方法，其特征是，所说金属氧化物是BST、氧化钽和PZT中的任意一种。
全文摘要
提供一种电容器的制造方法，即使在下部电极的材料采用铂族金属、电介质膜的材料采用高介电常数金属氧化物的场合，也能够适应形成高长径比下部电极的需要而不会使电容器的电气性能变差。在绝缘膜(7)中开设抵达至连接插头(2)处的孔(8)。并且，在孔(8)的表面形成电介质膜(9)。其次，通过腐蚀将孔(8)的底部的电介质膜(9)除去，开设抵达至连接插头(2)的孔(18)。之后，形成填充孔(8、18)的内部的下部电极(11)。
文档编号H01L27/108GK1467822SQ0310410
公开日2004年1月14日 申请日期2003年2月12日 优先权日2002年6月5日
发明者伊藤博巳, 常峰美和, 柏原庆一朗, 油谷明荣, 奥平智仁, 一朗, 仁, 和, 荣 申请人:三菱电机株式会社