专利名称：Pmos管解决cslic1b01集成电路失效的方法
技术领域：
本发明涉及一种CSLIC1B01集成电路。
背景技术：
DMOS管电路是高压集成电路管件之一，属于一种微电子电路，该电路被广泛应用于通信领域。
DMOS管件可以有很短的沟道，且可以不依靠光刻掩模工艺技术来决定沟道长度。这种结构由于有重掺杂屏蔽区，而使穿通能够得到很好的控制。轻掺杂漂移区通过采取保持均匀电场，实现速度饱和，使得该区的电压降减至最小。漏区附近的电场与漂移区电场相同，所以比起常规的各种MOSFET和HMOS，其雪崩击穿，倍增和氧化物充电均减弱了。因此它的主要特点就是高阈值、高耐压，并且被广泛用于通信电路中。
然而，DMOS的阀值电压VT是比较难控制的。阀值电压在工艺上表现为电路匹配性差，常常造成镜像电流的偏移，从而导致器件失效。在如图2所示的电路中，可以看到两个DMOS管MND8和MND9的宽度分别是10um和20um。这样理论上总电流分到它们上的比例就应该是1∶2。但实际上并不如此，由于DMOS的失配，实际测量到的电流比例是1∶1或者2∶1，这样大的差距导致了该电路的失效。
发明内容
本发明需要解决的技术问题在于提供一种PMOS管解决CSLIC1B01集成电路失效的方法，以克服现有技术存在的问题。
本发明的技术方案
通过改变CSLIC1B01集成电路关键路径上PMOS管的尺寸，调节其电流流量，从而大大提高了总电流I1的电流量，使NDB有足够能力驱动下一级电路，达到消除由DMOS电路失配造成集成电路器件的失效。
图1是PMOS的工作原理图。
图2是CSLIC1B01集成电路图。
具体实施例方式
如图1所示，当在栅(Gate)上施以负电压时，就会在氧化层下方薄区内感应出许多空穴，并逐渐聚集起来；当在源极(Source)上施加一个偏压后，聚集的空穴经由源极(Source)和漏极(Drain)之间的通道导通(沟道)，产生了电流。PMOS管电流的大小与其沟道长度(L)成反比，即沟道长度越长，电流越小，反之，沟道长度越短，电流越大，通过改变沟道长度长短，就能改变PMOS管导通电流的大小。
本发明改变了PMOS管(MPD5)的沟道长度，从10μm改到8μm，从而增加了其电流流量，以使其具有足够能力驱动下一级电路。
图2是CSLIC1B01集成电路，包括DMOS管和PMOS管。在CSLIC1B01集成电路中，MND8和MND9两个DMOS管的尺寸不同，由于DMOS阀值电压很难控制，导致实际电路中MND8分流了过多电流，从而使NDB无法驱动下一级电路。本发明改变了关键路径上PMOS管的尺寸大小，从而大大提高了总电流I1的电流量，使NDB有足够能力驱动下一级电路。
权利要求
1.一种PMOS管解决CSLIC1B01集成电路失效的方法，其特征在于，通过改变CSLIC1B01集成电路关键路径上PMOS管的尺寸，调节其电流流量，从而大大提高了总电流I1的电流量，使NDB有足够能力驱动下一级电路，达到消除由DMOS电路失配造成集成电路器件的失效。
2.根据权利要求1所述的方法，其特征在于，PMOS管(MPD5)的沟道长度，从10μm改到8μm。
全文摘要
本发明公开了一种PMOS管解决CSLIC1B01集成电路失效的方法。DMOS管电路是高压集成电路管件之一，属于一种微电子电路，该电路被广泛应用于通信领域。本发明通过改变CSLIC1B01集成电路关键路径上PMOS管的尺寸，调节其电流流量，从而大大提高了总电流I1的电流量，使NDB有足够能力驱动下一级电路，达到消除由DMOS电路失配造成集成电路器件的失效。
文档编号H01L21/70GK1510736SQ02157799
公开日2004年7月7日 申请日期2002年12月26日 优先权日2002年12月26日
发明者谈毅平, 聂纪平, 朱朝晖, 谢玉森, 戚盛勇, 蔡敏 申请人:上海贝岭股份有限公司