专利名称：具有高介电常数穿隧介电层只读存储器的结构与制造方法
技术领域：
本发明是有关于一种集成电路(Integrated circuit，IC)的结构以及制造方法，且特别是有关于一种具有高介电常数穿隧介电层(High-Ktunneling dielectric)的只读存储器的结构与制造方法。
背景技术：
现今半导体产业的发展趋势朝向缩小半导体元件尺寸的方向发展，此因为元件尺寸的缩小是具有能够增加半导体元件的集成度、增强集成电路的功能、降低其使用的成本、改善元件切换速度与降低元件消耗功率等优点。而随着半导体元件的尺寸缩小，为了保持栅极与信道之间的电容值，栅极与基底之间的介电层(氧化层)厚度亦必须随的调整而变薄。
对于可写入与抹除的只读存储器而言，穿隧氧化层的材质通常是采用热氧化法所形成的二氧化硅。承上所述，随着只读存储元件的尺寸缩小，穿隧氧化层的厚度必须相对应的变薄，然而，穿隧氧化层的厚度具有一个下限值，亦即是必须具有一定的厚度，当此穿隧氧化层的厚度小于下限值的时候，将会引发诸多的问题。例如是在随后进行的热工艺中，此过薄的穿隧氧化层将会无法防止氧或是掺质扩散进入基底中或是陷入于穿隧氧化层中，进而使得元件的启始电压改变，此外，当此穿隧氧化层的厚度小于下限值时，由于此穿隧氧化层的保持(retention)特性较差，使得储存于电荷陷入层(charge trapping layer)中的电子亦可能会经由穿隧氧化层流至基底中，进而造成储存数据的流失与产生漏电流。因此，由上述可知，只读存储器元件将会受限于穿隧氧化层(二氧化硅)的厚度最小值而无法再向下持续的缩小。
发明内容
因此，本发明的目的在提供一种具有高介电常数穿隧介电层的只读存储器的结构与制造方法，能够避免氧或是掺质扩散进入基底或是陷入穿隧介电层中而造成启始电压改变。
本发明的另一目的在提供一种具有高介电常数穿隧介电层的只读存储器的结构与制造方法，能够避免储存于电荷陷入层中的电子流入基底中而造成储存数据流失或是漏电流。
本发明的再一目的在提供一种具有高介电常数穿隧介电层的只读存储器的结构与制造方法，能够避免穿隧介电层与基底或是电荷陷入层的交界面处产生氧化反应而产生二氧化硅。
本发明的更一目的在提供一种具有高介电常数穿隧介电层的只读存储器的结构与制造方法，其中此穿隧介电层具有较低的界面陷入密度(interfacial trap density)，而能够避免氧、掺质或是电子陷入在穿隧介电层与电荷陷入层或是基底的界面处，本发明的再另一目的在提供一种具有高介电常数穿隧介电层的只读存储器的结构与制造方法，能够适用于现行所使用的工艺。
本发明的更另一目的在提供一种具有高介电常数穿隧介电层的只读存储器的结构与制造方法，能够以较低的操作电压以进行元件的操作。
本发明的再更另一目的在提供一种具有高介电常数穿隧介电层的只读存储器的结构与制造方法，能够使只读存储器的元件具备进一步再向下缩小的能力。
本发明提出一种具有高介电常数穿隧介电层的只读存储器的制造方法，此方法是于基底上形成穿隧介电层，其中此穿隧介电层的材质选自氮氧化铪(HfOxNy)与氮氧化硅铪(HfSiON)所组的族群其中之一，接着，于穿隧介电层上依序形成电荷陷入层与顶氧化层(top oxidelayer)。然后，定义顶氧化层、浮置栅极层与穿隧介电层以形成多个堆栈结构，再于堆栈结构之间的基底中形成掺杂区域，其后，于掺杂区域表面形成埋入式漏极氧化层，再于基底上形成图案化导体层以作为只读存储器的字符线。
本发明提出一种具有高介电常数穿隧介电层的只读存储器的结构，此结构至少包括基底、穿隧介电层、电荷陷入层、顶氧化层、导体层与埋入式漏极。其中穿隧介电层，设置于基底上，且此穿隧介电层的材质选自氮氧化硅铪与氮氧化铪所组的族群其中之一。电荷陷入层设置于穿隧介电层上，顶氧化层设置于电荷陷入层上，其中穿隧介电层、电荷陷入层与顶氧化层系形成堆栈结构。导体层至少设置于顶氧化层上，以及埋入式漏极设置于堆栈结构两侧的基底中。
由上述可知，本发明的特征在于使用氮氧化铪或是氮氧化硅铪取代常用的二氧化硅以作为只读存储器的穿隧介电层，由于上述的穿隧介电层能够具有较常用的二氧化硅更厚的膜厚，因此能够具有足够的膜厚以阻挡氧、掺质或是电子穿过穿隧介电层而进入基底。
而且，由于上述的穿隧介电层的材质中具有氮，因此所形成的穿隧介电层的结构较为致密，除了同样有助于阻挡氧、掺质或是电子穿过穿隧介电层而进入基底之外，亦能够防止上述的氧、掺质或是电子陷入于穿隧介电层中。
尚且，本发明的以氮氧化铪或是氮氧化硅铪作为穿隧介电层的只读存储器除了能够解决上述的公知问题之外，更具有下述的优点由于上述的穿隧介电层中具有氮，因此能够避免穿隧介电层与基底或是电荷陷入层的交界面处产生氧化反应而产生二氧化硅。
而且，由于上述的穿隧介电层的材质具有较低的界面陷入密度(interfacial trap density)，因此氧、掺质或是电子并不会陷入在穿隧介电层与电荷陷入层或是基底的界面处，因而能够提高元件启始电压的稳定性。
此外，由于上述的穿隧介电层在高温时能够与多晶硅材质保持良好的接触，因此，即使在经由后续的源极/漏极等的高温热回火工艺，亦能够保持穿隧介电层与基底以及电荷陷入层接面的完整，因而相当适用于现行所使用的工艺。
另外，由于上述穿隧介电层的材质能够提供较高的电流，因此只读存储器能够以较低的操作电压进行写入或抹除的操作。
再者，由于具有本发明的穿隧介电层的只读存储器能够克服上述的课题，因此相当适用于元件的进一步缩小化，而提升元件的集成度。
图1A至图1E为本发明较佳实施例的一种具有高介电常数穿隧介电层的只读存储器的制造流程示意图。
100基底102、102a穿隧介电层104、104a电荷陷入层106、106a顶部氧化层108堆栈结构110罩幕层112离子植入工艺114掺杂区域116埋入式漏极氧化层118导体层具体实施方式
图1A至图1E为本发明较佳实施例的一种具有高介电常数穿隧介电层的只读存储器的制造流程示意图。
首先，请参照图1A，提供一个基底100，接着，在基底100上形成一层高介电常数的穿隧介电层102。其中此穿隧介电层102的材质例如是氮氧化铪(HfOxNy)或是氮氧化硅铪(HfSiON)，并且此些材质的介电常数大于二氧化硅的介电常数。
而且，当此穿隧介电层102的材质为氮氧化铪时，形成此穿隧介电层102的方法例如是使用溅镀法(sputtering)，且此溅镀法例如是使用氮化铪(HfN)所形成的靶材(target)，再以钝气例如是氩气或是氮气撞击靶材，以于基底100上形成固态的氮化铪薄膜。接着，对形成有氮化铪薄膜的基底100进行一再氧化(reoxidation)工艺以使氮化铪薄膜转变为氮氧化铪薄膜(穿隧介电层102)。其中进行此再氧化工艺的方法例如是通入氮气与氧气作为环境气体，并以摄氏400度至摄氏650度左右的温度进行回火以形成此氮氧化铪材质的穿隧介电层102。
尚且，当此穿隧介电层102的材质为氮氧化硅铪时，形成此穿隧介电层102的方法例如是能够使用化学气相沉积法(Chemical VaporDeposition，CVD)，且此化学气相沉积法例如是以十六烷铪酸(C16H36HfO4)作为前趋气体(precursor gas)，并以氧气、氮气与硅烷为反应气体源，于摄氏500度至700度左右的操作温度下进行沉积，以在基底100上形成氮氧化硅铪材质的穿隧介电层102。
接着，请参照图1B，于穿隧介电层102上依序形成一层电荷陷入层104与一层顶氧化层106。其中电荷陷入层104的材质例如是氮化硅，其形成的方法例如是化学气相沉积法，而顶氧化层106的材质例如是氧化硅，其形成的方法例如是通过使用湿氢/氧气(H2/O2gas)氧化部分的电荷陷入层(氮化硅层)104以形成。
接着，请参照图1C，定义顶氧化层106、电荷陷入层104与穿隧介电层102以形成由条状的顶氧化层106a、条状的电荷陷入层104a与条状的穿隧介电层102a所堆栈形成的堆栈结构108。其中形成此堆栈结构108的方法例如是在顶氧化层106上形成图案化的罩幕层110，并以罩幕层110为罩幕，以非等向性蚀刻法移除部分的顶氧化层106、电荷陷入层104与穿隧介电层102以形成。
接着，请参照图1D，于堆栈结构108之间的基底100中形成掺杂区域114以作为埋入式漏极(buried drain)。其中形成掺杂区域114的方法例如是以罩幕层110为罩幕，进行一离子植入步骤112以于基底100中形成掺杂区域114，之后再将堆栈结构110上的罩幕层110移除。
接着，请参照图1E，于掺杂区域114表面形成埋入式漏极氧化层116，其中形成此埋入式漏极氧化层116的方法例如是使用湿式氧化法以于掺杂区域114表面形成氧化绝缘层。随后，于基底100上形成例如是多晶硅的导体层118并加以定义以作为只读存储器的字符线。并且，由于后续形成只读存储器元件的工艺为熟悉此技艺者所周知，因此在此不再赘述。
接着说明本发明较佳实施例的具有高介电常数穿隧介电层的只读存储器的结构。请继续参照图1E，本发明的具有高介电常数穿隧介电层的只读存储器至少包括基底100、穿隧介电层102a、电荷陷入层104a、顶氧化层106a、导体层118与掺杂区域(埋入式漏极)114。
其中穿隧介电层102a设置于基底100上，其材质例如是氮氧化铪或是氮氧化硅铪，并且此些材质的介电常数大于二氧化硅的介电常数。
电荷陷入层104a设置于穿隧介电层102a上，且电荷陷入层104a的材质例如是氮化硅。
顶氧化层106a设置于电荷陷入层104a上，且顶氧化层106a的材质例如是氧化硅。其中顶氧化层106a、电荷陷入层104a、穿隧介电层102a形成一堆栈结构108。
掺杂区域114设置于堆栈结构108两侧的基底100中，而导体层118至少设置于堆栈结构108上，其中导体层108的材质包括多晶硅。
此外，更可以将一埋入式漏极氧化层116设置于掺杂区域114之上，以将导体层118与掺杂区域114隔离。
在上述图1A至图1E的具有高介电常数穿隧介电层的只读存储器的制造方法与结构中，以制造氮化硅只读存储器(nitride read onlymemory，NROM)的工艺与结构以作说明，然而本发明并不限定于此，本发明的穿隧介电层亦能够适用于具有浮置栅极层(掺杂多晶硅)的只读存储器。
而且，本发明的穿隧介电层除了使用氮氧化铪或是氮氧化硅铪之外，亦可以使用其它的高介电常数材质例如是二氧化锆(ZrO2)、二氧化铪(HfO2)、氮氧化锆(ZrOxNy)以取代。
综上所述，本发明的具有高介电常数穿隧介电层至少具有下列优点1.本发明所形成的氮氧化铪或是氮氧化硅铪材质的穿隧介电层具有高达12～14左右的介电常数，因此所形成的穿隧介电层将能够具有较厚的等效氧化物膜厚(Equivalent Oxide Thickness，EOT)，亦即是在相同的电容值下，本发明的穿隧介电层系具有较常用的二氧化硅更厚的膜厚，因此能够避免氧、掺质的扩散或是避免电子的流失进入基底中。
2.由于本发明较佳实施例所形成的穿隧介电层中具有氮，因此所形成的穿隧介电层结构较为致密，同样有助于避免氧、掺质的扩散或是避免电子的流失进入基底中，亦能够防止氧、掺质或是电子陷入于穿隧介电层中。
3.由于本发明所使用的穿隧介电层的材质中具有氮，因此能够避免穿隧介电层与基底或是电荷陷入层的界面处产生氧化反应而产生二氧化硅。
4.由于依本发明较佳实施例所形成的穿隧介电层具有较二氧化硅低的界面陷入密度，因此电子并不会陷入于穿隧介电层与电荷陷入层或是基底的界面处，因而能够提高只读存储器元件的启始电压的稳定性。
5.由于依本发明较佳实施例所形成的穿隧介电层在高温时亦能够与多晶硅材质保持良好的接触，因此，即使在经由后续的高温热回火工艺，亦能够保持穿隧介电层与基底以及电荷陷入层的界面处的完整，因此本发明能够适用于现行所使用的工艺。
6.由于具有本发明较佳实施例的穿隧介电层的只读存储器能够提供较高的电流，因此只读存储器系能够以较低的操作电压进行写入或抹除的操作。
7.由于具有本发明的穿隧介电层的只读存储器能够克服氧、掺质与电子等的扩散穿过穿隧介电层等的问题，因此只读存储器元件能够再向下缩小，进而提高元件的集成度。
权利要求
1.一种具有高介电常数穿隧介电层的只读存储器的制造方法，其特征是，该方法包括于一基底上形成一穿隧介电层，其中该穿隧介电层的材质选自氮氧化硅铪与氮氧化铪所组的族群其中之一；于该穿隧介电层上依序形成一电荷陷入层与一顶氧化层；定义该顶氧化层、该浮置栅极层与该穿隧介电层以形成多个堆栈结构；进行一离子植入工艺，以于该些堆栈结构之间的该基底内形成一掺杂区域；于该掺杂区域表面形成一埋入式漏极氧化层；以及于该基底上形成一图案化导体层，以作为该只读存储器的字符线。
2.如权利要求1所述的高介电常数穿隧介电层的只读存储器的制造方法，其特征是，形成该穿隧介电层的工艺更包括下列步骤于该基底上形成一氮化铪层；进行一再氧化工艺，以将该氮化铪层转变为氮氧化铪材质的该穿隧介电层。
3.如权利要求2所述的高介电常数穿隧介电层的只读存储器的制造方法，其特征是，于该基底上形成该氮化铪层的方法包括使用溅镀法以一钝气轰击组成材质为氮化铪的一靶材，以于该基底上沉积形成该氮化铪层。
4.如权利要求3所述的高介电常数穿隧介电层的只读存储器的制造方法，其特征是，该溅镀法所使用的钝气选自氩气与氮气所组的族群。
5.如权利要求2所述的高介电常数穿隧介电层的只读存储器的制造方法，其特征是，于该再氧化工艺所通入的环境气体包括氧气与氮气。
6.如权利要求2所述的高介电常数穿隧介电层的只读存储器的制造方法，其特征是，该再氧化工艺的操作温度为摄氏400至摄氏650度左右。
7.如权利要求1所述的高介电常数穿隧介电层的只读存储器的制造方法，其特征是，形成该穿隧介电层的方法包括一化学气相沉积法。
8.如权利要求7所述的高介电常数穿隧介电层的只读存储器的制造方法，其特征是，该化学气相沉积法所使用的前趋气体包括十六烷铪酸。
9.如权利要求7所述的高介电常数穿隧介电层的只读存储器的制造方法，其特征是，该化学气相沉积法所使用的反应气体包括氧气、氮气与硅烷。
10.如权利要求7所述的高介电常数穿隧介电层的只读存储器的制造方法，其特征是，该化学气相沉积法的操作温度为摄氏500至摄氏700度左右。
11.如权利要求1所述的高介电常数穿隧介电层的只读存储器的制造方法，其特征是，该穿隧介电层的介电常数大于二氧化硅的介电常数。
12.如权利要求1所述的高介电常数穿隧介电层的只读存储器的制造方法，其特征是，该电荷陷入层的材质包括氮化硅。
13.如权利要求1所述的高介电常数穿隧介电层的只读存储器的制造方法，其特征是，该穿隧介电层的材质是以选自二氧化锆、二氧化铪、氮氧化锆的其中之一取代。
14.一种具有高介电常数穿隧介电层的只读存储器的结构，其特征是，该结构包括一基底；一穿隧介电层，设置于该基底上，其中该穿隧介电层的材质系选自氮氧化硅铪、氮氧化铪所组的族群其中之一；一电荷陷入层，设置于该穿隧介电层上；一顶氧化层，设置于该电荷陷入层上，其中该穿隧介电层、该电荷陷入层与该顶氧化层形成一堆栈结构；一导体层，至少设置于该顶氧化层上；以及一埋入式漏极，设置于该堆栈结构两侧的该基底中。
15.如权利要求14所述的高介电常数穿隧介电层的只读存储器的结构，其特征是，该穿隧介电层的介电常数大于二氧化硅的介电常数。
16.如权利要求14所述的高介电常数穿隧介电层的只读存储器的结构，其特征是，于该堆栈结构两侧的该埋入式漏极上更设置有一埋入式漏极氧化层。
17.如权利要求14所述的高介电常数穿隧介电层的只读存储器的结构，其特征是，该电荷陷入层的材质包括氮化硅。
18.如权利要求14所述的高介电常数穿隧介电层的只读存储器的结构，其特征是，该穿隧介电层的材质以选自二氧化锆、二氧化铪、氮氧化锆的其中之一取代。
全文摘要
一种具有高介电常数穿隧介电层的只读存储器的制造方法，此方法是于基底上形成穿隧介电层，其中此穿隧介电层的材质选自氮氧化铪(H
文档编号H01L27/112GK1507062SQ02155359
公开日2004年6月23日 申请日期2002年12月9日 优先权日2002年12月9日
发明者张国华 申请人:旺宏电子股份有限公司