专利名称：使用低介电常数膜的半导体装置的制造方法及晶片构造体的利记博彩app
技术领域：
本发明涉及半导体装置的制造方法，尤其涉及在多层布线的层间绝缘膜上使用低k(低介电常数)膜的半导体装置的制造方法及晶片构造体。
随着集成电路的高集成化、微细化，人们以降低布线间的寄生容量为目标，采用低介电常数的低k膜作为层间绝缘膜。特别是设计标准取0.25μm以后，从设备的高速化的观点出发，要求使用介电常数k的值小于3的材料。
过去，k值为4～5左右的层间绝缘膜是通过CVD(化学蒸汽沉积)等形成的，膜自身的密度比较高，外部气体透过性低。因此，在形成所有的多层布线以后，作为钝化膜，如果用同样外部气体透过性低的SiN膜进行保护，就不会发生导致层间绝缘膜的后发的介电常数上升的问题。
但是，k值取得更小的低k膜，一般膜密度低，容易受外部气体的影响。k值如不满3(k＜3)，外部气体容易侵入膜中，膜如果吸收含于侵入的外部气体中的水分，膜本来的低介电常数特性将受到损害。但是，在如图1A所示的那种多层构造中，作为层间绝缘膜，在使用低K膜103、105的情况下，对于每一层抽去低k膜的气体，然后，有必要用遮断外部气体的保护膜104将低k膜覆盖起来。
例如，即使在涂层上用保护膜104保护低k膜的表面，如图1B所示，若不当心晶片101的周边旁边，则沿晶片的外周会露出低k膜103、105的侧壁。如果光致抗蚀膜及绝缘膜一直形成到晶片的周边，则晶片周边的膜与晶片过滤片等的晶片载流子接触而会产生粉末，通常，晶片周边应进行边缘处理。对于晶片上堆积低k膜的情况，在沿晶片外周例如以箭头a指示的位置，切割堆积膜的边缘。这时，如果对于低k膜103、105的切割面即侧壁不加处理，则由于从侧壁侵入外部气体，介电常数会上升。
因此，如图2A及2B所示，将低k膜的边缘切割位置差不多都建议设定靠近上层的外侧。即如图2A所示，在箭头a的位置切割下层的低k膜103的边缘，其上面与侧壁用外部气体遮断保护膜104覆盖。又，形成第2低k膜105，在外部气体遮断保护膜104的更外侧a’的位置切割其边缘。又，如图2B所示，形成第2外部气体遮断保护膜107，覆盖第2低k膜105的上面及侧壁。第2外部气体遮断保护膜107上形成的第3低k膜109的侧壁位置a”位于更外侧。还有，箭头b，就是形成布线102及层间布线(或VIA)106时的保护膜的边缘切割位置。
这样，依次用保护膜覆盖低k膜的上面及侧壁并使叠层构造向外侧扩展，可防止外部气体的侵入。但是如半导体装置的不断多层化，必须将最初的低k膜的边缘切割位置设定在晶片的最内侧。如边缘切割位置设定在内侧，芯片的有效面积就狭窄了。叠层的层数越多，芯片的有效面积就明显减小。按现状，在外侧每层边缘切割位置错开约0.5mm，则制造10层的芯片的情况，就要将最初的低k膜的边缘(圆周)设定在离通常的边缘位置大于5mm以上的内侧。
又，如低k膜的边缘切割位置逐渐向外侧扩展，在图案形成布线102及层间布线(或VIA)106的暴光过程(照相暴光过程，PEP)中所使用的保护膜的边缘切割位置也必须向外侧扩展。如图2B所示，扩展到外侧的上层的低k膜的边缘切割位置a”如果位于保护膜的边缘切割位置b的更外侧，好不容易形成的保护膜110在形成布线图案时就被腐蚀，低k膜的侧壁就完全剥离出来了。
一般，PEP中的保护膜的边缘切割位置b是固定的。使PEP边缘切割位置在涂层上向外侧变化，对掩膜的设计、完成工艺前都有影响，并导致半导体装置的制造工艺整体的复杂化。
发明内容
在本发明的第1方面中，半导体装置的制造方法包含以下工艺。
(a)在晶片上形成介电常数k值不满3(k＜3的第1低介电常数膜，使得它的边缘与沿晶片园周的第1位置一致。(b)将气体透过率低于第1低介电常数膜的第1保护膜形成在第1低介电常数膜及晶片上，以使它的边缘与比上述第1位置更外侧的第2位置相一致。(c)在第1保护膜上形成k＜3的第2低介电常数膜，使得它的边缘与上述第1位置一致。
在第2方面中，半导体装置的制造方法包含以下工艺。(a)在晶片上形成介电常数K值不满3(k＜3)的第1低介电常数膜。(b)在沿晶片的圆周的第1边缘切割位置切割第1低介电常数的边缘。(c)用气体透过率低于第1低介电常数膜的第1保护膜覆盖第1低介电常数膜与晶片。(d)在靠第1边缘切割位置更外侧的第2边缘切割位置上切割第1保护膜的边缘。(e)在第1保护膜上形成k＜3的第2低介电常数膜。(f)在上述第1边缘切割位置上切割第2低介电常数膜的边缘。
在第3方面中，提供一种晶片构造。这晶片构造体包括(a)晶片；(b)位于晶片上、其边缘位于沿晶片的圆周的第1边缘切割位置的第1低介电常数膜；(c)位于第1低介电常数膜上、其边缘位于比第1边缘切割位置更外侧的第2边缘切割位置的第1保护膜；(d)位于第1保护膜上、其边缘位于上述第1边缘切割位置的第2低介电常数膜。
在第4方面中，晶片的构造中具有(a)晶片；(b)叠层在晶片上的多层低介电常数膜；(c)覆盖各层低介电常数膜、其边缘位于比对应的低介电常数膜的边缘更外侧的、大体处在一定位置上的外部气体遮断保护膜。至少2层低介电常数膜的边缘切割位置是大体一致的。
图1A及图1B是表示以往的多层布线构造的层间绝缘膜上原样地采用低k膜的结构图。
图2A及图2B是表示为了保护低k膜的侧壁，将越向上层边缘位置配置在越外侧的已知晶片构造的图。
图3A～3F是表示关于本发明的第1实施形态的半导体装置的制造工艺的图。
图4A及图4B是表示在图3A中的低k膜的边缘位置控制的一例的图。
图5A及图5B是表示在图3B中的保护膜的边缘位置控制的一例的图。
图6A～6I是表示与本发明的第2实施形态相关的半导体装置的制造工艺的图。
具体实施例方式
如上述那样，本发明提供一种维持制作在晶片上的芯片的有效面积为最大的同时能够防止外部气体侵入低k膜的半导体装置的制造方法及晶片构造体。为实现这一目的，把低k膜的边缘切割位置设定在比PEP保护膜的边缘切割位置更内侧，而且，将至少2层的低K膜的边缘切割位置维持在大体一定的位置上。
在本说明书中，“晶片上”或“膜上”的表现，都是表示以衬底层的表面作为基准的相对位置关系，并不是只表示直接接触的层的上下关系。因此，即使中间隔着不止1层，仍可使用“晶片上”或“膜上”的表现的说法。
第1实施形态图3A～3F表示本发明的第1实施形态的半导体装置的制造过程的一例。第1实施形态的过程，在半导体装置的制造工艺中，特别是，如在晶片上形成布线图案，在使用介电常数k＜3的低k膜的层间绝缘膜的叠层工艺中十分适用。
对于第1实施形态，在半导体装置的制造工艺中，无论用介电常数k不满3(k＜3的低k材料的层间绝缘膜(以下，称为低k膜)堆积多少层，都将其边缘切割位置(第1边缘切割位置)保持在大体一定的位置上。而低k膜上形成布线图案的暴光过程(PEP)中所使用的保护膜的边缘切割位置，保持在比低k膜的边缘切割位置更外侧的大体一定的位置上。又，为保护低k膜不受外部气体影响，应使低k膜上形成的外部气体遮断保护膜的边缘位置与PEP保护膜的边缘切割位置(第2边缘切割位置)相一致。这样，被边缘处理的低k膜的侧壁在大体一定的位置上被外部气体遮断保护膜所覆盖。
下面更具体地说明这样的半导体装置的制造方法。
首先，如图3A所示，晶片11上k＜3的低k膜13被成膜在其边缘位置位于以箭头a所示的位置上(第1边缘切割位置)。对于第1实施形态，例如通过转动涂覆甲基硅氧烷(SiO2-CH3)，形成低k膜13。但是，不应限于这个示例，用任意的聚甲烯及低介电常数无机SOG材料即HSQ(hydrogensilsesquioxane，氢倍半氧化物)，也可形成低k膜13。
例如图4B所示，通过控制冲洗边缘的喷嘴的位置来控制低k膜13的的边缘位置。此时如图4A所示，从喷嘴31使k＜3的ILD(intel-level dielectric中等长度的绝缘材料)材料的溶剂32滴到晶片11上，使晶片11转动，使均匀地涂布在晶片11的整个面上。次后，如图4B所示，使晶片11转动的同时，在晶片11的外周进行边缘切割的位置，把溶解ILD溶剂32的药液(例如稀释剂)34从喷嘴33喷出，从晶片周边到边缘切割位置a的范围内使得涂布在晶片11周边部的ILD膜32溶解、并除去。这样，就使低k膜13的边缘位置与箭头a一致。
其次，如图3B所示，覆盖低k膜13及晶片11，涂布光致抗蚀剂14，进行图案暴光的同时，切割光致抗蚀剂14的边缘部分，以使与箭头b(第2边缘切割位置)一致。具体地，例如，如图5A所示，在晶片11及低k膜13上滴下保护膜溶剂，使晶片11转动，在整个面上均匀地涂布保护膜14。此后，进行使保护膜14稳定化的热处理之后，一面使晶片11转动，一面沿晶片11的外周把进行边缘切割的部分用例如紫外线照射源35进行照射。如图5B所示，用通常的方法，在保护膜上14上对掩膜图案(芯片图案)39暴光后，用喷嘴37滴下现象液38，使感光部分的保护膜溶解除去。这样，在保护膜层14上形成芯片图案的同时，周边部被除去直到第2的边缘切割位置b为止。在这个例子中，虽使用溶解感光部分的正型保护膜，但使用负型保护膜及覆盖晶片周边部和图案部的中间掩膜，也可同时进行图案形成及保护膜的边缘切割。把经过图案形成的保护膜4进行掩膜，在下层的第1低k膜13上用RIE等形成布线图案。
其次，如图3c所示，在除去保护膜14后，经过溅射、电镀、CMP等过程，在布线槽15例如埋入铜(Cu)，使其表面平坦并以形成主布线16。此后，为了使低k膜13对外部气体遮断，全面地形成外部气体遮断保护膜17。外部气体遮断保护膜17通过例如等离子体CVD，形成SiN膜，SiC膜，SiO2膜，SiOC膜，SiOF膜，SiON膜等。作为对外部气体遮断保护膜17进行成膜之前的处理，最好进行高温真空退火，从低k膜13中抽气。以后，继续维持真空，连续地使外部气体遮断保护膜17成膜，把残留在低k膜中的包含水分的气泡排出去。然后，在外部气体遮断保护膜17上让第2低k膜19转动，在箭头a的位置作边缘切割。使芯片的有效面积为最大，最好让第2低k膜19的边缘位置与位于下层的第1低k膜13的边缘位置对齐，而只要位于第2边缘切割位置的更内侧，以第1边缘切割位置作为基准稍有偏差也是可以的。
其次，如图3D所示，在第2低k膜19上再次涂布光致抗蚀剂膜，与图3B的工艺一样，进行Via及层间布线槽的图案暴光。图案暴光时，如图5B所示，预先在边缘切割位置b进行边缘切割用暴光。然后，对保护膜14进行掩膜，用RIE法等加工Via及布线槽18。使得PEP保护膜14的边缘切割位置与箭头b的位置一致，通过对保护膜层14进行掩膜的RIE工艺，使得先前(以图3c的工艺)形成的外部气体遮断保护膜17的边缘也与PEP的边缘切割位置b一致。这样，就不会使第1低k膜13的侧壁露出，就可形成布线图案的槽18。
而后，如图3E所示，除去保护膜14，利用Al等金属埋入Via或布线槽18，使其表面作平坦化，形成层间布线20。此时的低k膜13被外部气体遮断保护膜17保护，故能够保护外部气体侵入低k膜13，并可继续保持低介电常数而形成层间布线20。又，第2低k膜19的侧壁在最终剩余的Al层被除去之前被覆盖，外部气体侵入的可能性是很少的。
其次，如图3F所示，重复进行如图3C～3E所示的工艺。这样，形成第2的外部气体遮断保护膜21，第3的低k膜23，在第3层上形成层间布线20。对第3的低k膜23作除气处理后，形成第3的外部气体遮断保护膜24。这样依次形成多层化的场合，使得外部气体遮断保护膜的边缘部与PEP保护膜的边缘切割位置b一致，且将低k膜的边缘切割位置设定在PEP边缘切割位置的内侧的固定位置上。
用这样的制造方法制造的晶片构造体，具有如图3F所示的构成。即，晶片构造体10包括晶片11；位于晶片11上且其边缘与第1边缘切割位置a一致的第1的低k膜13；位于第1的低k膜13上且其边缘与比第1边缘切割位置a更外侧的第2边缘位置b一致的第1保护膜17；以及位于第1保护膜17上且其边缘与第1边缘切割位置a一致的第2或第3的低k膜19、23。在图3F的例中，第1～第3的低k膜的边缘都与第1边缘切割位置a一致。但是，只要在第2的边缘位置b更内侧，至少2个低k膜的边缘一致的构成也是可以的。
对于第1实施形态的半导体装置的制造方法及晶片构造体，不使芯片的有效面积减少，就可有效地遮断外部气体对低k膜的侵入，能够保持低的介电常数。特别是，对于半导体装置为10层以上的多层布线构造的情况，与在各层使得低k膜的边缘每向外侧错开0.5mm的方法比较，可增加每晶片的芯片数。由于维持低介电常数，能防止寄生容量的产生，使设备的动作特性的可靠性提高。
第2实施形态图6A～6I表示出与本发明的第2实施形态的半导体装置的制造方法。在第2实施形态中，除了将低k膜与外部气体截断外部气体遮断保护膜之外，还加上了避免CMP及RIE等过程中的故障的被覆膜。此时，外部气体遮断保护膜与被覆膜的边缘位置与PEP保护膜的边缘切割位置大体一致。低k膜的边缘切割位置处在比它更内侧的大体一定的位置上。
首先，如图6A所示，在晶片41上形成第1低k膜43并使其边缘与第1边缘切割位置a一致。其边缘的位置与第1实施形态同样地，例如可通过图4A及4B所示的喷嘴位置的控制来进行控制。即，把低k膜材料的溶剂从喷嘴涂布到整个面后，用稀释剂在边缘切割位置a作边缘切割。
其次，如图6B所示，通过CVD等形成用来保护低k膜43的被覆膜42，使之避免在后而工艺中的CMP及RIE过程的影响。该被覆膜42不必特地设置对低k膜遮断外部气体的性能，用p-SiO2膜及p-TEOS膜等也可以。
其次，如图6c所示，在被覆膜42上，涂布用来形成图案的保护膜44，把其边缘的位置控制在比第1的边缘切割位置a更外侧的第2边缘切割位置b，通过RIE等形成布线槽45。在RIE工艺中，被覆膜42的边缘也与第2的边缘切割位置b一致。
其次，如图6D所示，除去保护膜44，经过溅射、电镀、CMP等过程，形成例如铜Cu的主布线46。
其次，如图6E所示，通过CVD等形成用来对低k膜遮断外部气体的外部气体遮断保护膜47。外部气体遮断保护膜是SiN、SiC、SiON等。在外部气体遮断保护膜47成膜时，首先作为前处理通过高温真空退火从低k膜43中进行排气。然后继续维持真空，连续地对外部气体遮断保护膜成膜，可使低k膜抽气后保持密闭。
其次，如图6F所示，形成第2的低k膜49，控制其边缘的位置于第1的边缘位置a，在它上而形成第2的被覆膜51。
其次，如图6G所示，涂布保护膜54，在进行Via或层间布线图案同时，以PEP烧结第2边缘切割位置b，对保护膜54进行掩膜，通过RIE等进行Via或布线槽55的加工。由于有被覆膜51，通过RIE加工图案时，第2低k膜49上的故障就少了。在进行RIE之时，第1的外部气体遮断保护膜47与第2的被覆膜51的边缘在PEP的边缘位置b被切割，以使得与第2边缘切割位置b一致。
其次，如图6H所示，除去保护膜54，用Al等金属埋入布线槽55，通过CMP等使其进行表面平坦，形成层间布线56。在如图6G所示的工艺中，在PEP的保护膜的边缘切割位置，处在比第2的低k膜49的边缘位置更外侧的第2的边缘切割位置b，第1的外部气体遮断保护膜47的边缘位置也与第2的边缘切割位置对齐，所以，第2的低k膜49的侧壁不会露出来。因此，在防止外部气体侵入的状态，可形成层间布线56。
最后，重复进行图6E～6F，形成第3层的布线图案，完成如图6I所示的晶片构造体40。
图6I所示的晶片构造体40，3层低k膜的边缘都与第1边缘切割位置a一致，各自对应的外部气体遮断保护膜的边缘也与其外侧的第2边缘切割位置b一致。但是，在3层以上的多层构造中，没有必要让所有的低k膜的边缘与第1的边缘切割位置一致。至少2层的低k膜的边缘的位置与第1边缘切割位置a一致，并且其他的低k膜的边缘位置只要在第2边缘切割位置的内侧，以第1边缘切割位置a为基准多少有点偏差也是可以的。这样，芯片的有效面积不会减少，能防止外部气体侵入低k膜。
在第2实施形态中，除了对低k膜的外部气体遮断效果之外，可保护CMP及RIE的过程中的故障对低k膜的影响，使动作的可靠性得到提高。
在上述任何一种实施形态中，在进一步增加叠层的情况下，保持外部气体遮断保护膜的边缘切割位置于第2的边缘切割位置，使之处在比低介电常数膜的边缘的更外侧。使得第2的边缘切割位置与低介电常数膜上形成布线图案用的保护膜被暴光时的固定的边缘切割位置一致。因此，没有必要在各层调整PEP边缘切割位置，照样利用传统的制造工艺，也能使晶片上的有效面积最大。
以上，以本发明的实施形态为主进行了说明，其实不限于本发明的这些例子，还包含多种的变形及替换。例如，以激光加工进行低k膜的边缘处理以代替用溶剂进行去湿处理也可以。此时，还可进一步提高加工精度。另外用其他的激光加工也可以取代在暴光图案的同时进行保护膜的边缘处理。在这种场合下，保护膜的边缘位置由于与在低k膜的边缘位置更外侧的一定位置上对齐，作为掩膜加工保护膜的外部气体遮断保护膜的边缘位置可以在比低k膜更外侧的一定位置上对齐。激光的波长及能量密度根据加工对象的种类(是否低k材料是否保护膜材料)及膜厚可作适当选择。
权利要求
1.一种半导体装置的制造方法，其特征在于，在晶片上形成第1低介电常数膜，且其边缘与沿晶片圆周的第1位置一致；在上述第1低介电常数膜及晶片上形成比上述第1低介电常数膜气体透过率更低的第1保护膜，并使得其边缘与比上述第1位置更外侧的第2位置一致；在上述第1保护膜上形成第2低介电常数膜，并使得其边缘与上述第1位置大体一致。
2.如权利要求1所述的方法，其特征在于，在上述第2低介电常数膜上形成第2保护膜，并使其边缘与上述第2位置大体一致。
3.如权利要求1所述的方法，其特征在于，还包含在上述第1低介电常数膜上形成布线图案的步骤，使上述第2位置与布线图案形成时所使用的保护膜的边缘切割位置一致。
4.如权利要求3所述的方法，其特征在于，上述保护膜的边缘切割位置是暴光过程中所设定的位置。
5.如权利要求1所述的方法，其特征在于，在形成上述第1保护膜前，还从上述第1低介电常数膜中抽气。
6.如权利要求1所述的方法，其特征在于，上述第1保护膜是以等离子体CVD形成。
7.一种半导体装置的制造方法，其特征在于，在晶片上形成介电常数k＜3的第1低介电常数膜，在沿晶片圆周的第1边缘切割位置切割上述第1低介电常数膜的边缘，在上述晶片及第1低介电常数膜上形成比上述第1低介电常数膜气体透过率更低的第1保护膜，在比上述第1边缘切割位置更外侧的第2边缘切割位置切割上述第1保护膜的边缘，在上述第1保护膜上形成k＜3的第2低介电常数膜，并在上述第1边缘切割位置上切割该第2低介电常数膜的边缘。
8.如权利要求7所述的方法，其特征在于，在上述第2低介电常数膜上还形成第2保护膜，在上述第2边缘切割位置切割上述第2保护膜的边缘。
9.如权利要求7所述的方法，其特征在于，在上述第1低介电常数膜上形成布线图案，使上述第2边缘切割位置与形成布线图案时使用的保护膜的边缘切割位置一致。
10.如权利要求9所述的方法，其特征在于，上述保护膜的边缘切割位置是暴光过程中被设定的位置。
11.如权利要求7所述的方法，其特征在于，在形成上述第1保护膜前，从上述第1低介电常数膜中抽气。
12.如权利要求7所述的方法，其特征在于，上述第1的保护膜是以等离子体CVD形成的。
13.一种晶片构造体，其特征在于，包括晶片；位于上述晶片上且其边缘位于沿上述晶片圆周的第1边缘切割位置的第1低介电常数膜；位于上述第1低介电常数膜上且其边缘位于上述第1边缘切割位置更外侧的第2边缘切割位置的第1保护膜；以及位于上述第1保护膜上且其边缘位于上述第1边缘切割位置的第2低介电常数膜。
14.如权利要求13所述的晶片构造体，其特征在于，上述低介电常数膜的介电常数小于3。
15.如权利要求13所述的晶片构造体，其特征在于，上述第1保护膜的气体透过性比第1低介电常数膜低。
16.如权利要求13所述的晶片构造体，其特征在于，上述第1保护膜是SiN、SiC、SiO2、SiOC、SiOF、或SiON的CVD层。
17.一种晶片构造体，其特征在于，包括晶片；叠层在上述晶片上的多层低介电常数膜；以及覆盖上述各低介电常数膜、其边缘位于对应的低介电常数膜的边缘的外侧且在大体一定位置上的保护膜，至少2层低介电常数膜的边缘切割位置为大体一致。
18.如权利要求17所述的晶片构造体，其特征在于上述低介电常数膜的介电常数小于3。
19.如权利要求17所述的晶片构造体，其特征在于，上述第1保护膜的气体透过性低于第1低介电常数膜。
20.如权利要求17所述的晶片构造体，其特征在于，上述第1保护膜是SiN、SiC、SiO2、SiOC、SiOF、或SiON的CVD层。
全文摘要
在本发明的半导体装置的制造方法中，在晶片上形成介电常数k的值不满3(k＜3)的第1的低介电常数膜，其边缘与沿晶片圆周的第1位置一致。其次，在第1低介电常数膜及晶片上形成气体透过率低于第1的低介电常数膜的第1保护膜，使得其边缘与上述第1位置外侧的第2位置一致。又，在第1保护膜上形成k＜3的第2的低介电常数膜，其边缘与上述第1位置一致。
文档编号H01L21/768GK1404111SQ0214263
公开日2003年3月19日 申请日期2002年9月3日 优先权日2001年9月3日
发明者东和幸 申请人:株式会社东芝