专利名称：利用反梯形栅极结构形成轻掺杂漏极的方法
技术领域：
本发明是有关一种半导体组件的制造方法，特别是有关于一种利用形成反梯形形状的栅极结构，形成轻掺杂漏极(lightly doped drain，LDD)的方法，以准确控制信道长度。
背景技术：
当半导体组件尺寸缩小的情况下，信道长度亦相对缩小，此时便会发生短信道效应的问题，已知解决短信道效应所造成的热电子效应的方法如图1A所示，在基底10上形成栅氧化层12与多晶硅栅极14的栅极堆栈结构，以该多晶硅栅极14为屏蔽，进行浅离子掺杂制程，以形成浅离子掺杂区16。
接着请参阅图1B，于多晶硅栅极14二侧形成间隙壁(spacer)18，以该间隙壁18与多晶硅栅极14为屏蔽，进行深掺杂制程，以形成源极20与漏极22结构，其中浅离子掺杂区内未被深离子掺杂的位置即为轻掺杂漏极轻掺杂漏极(LDD)24。
但是上述轻掺杂漏极(LDD)24结构在后续的热制程中，因环境温度的影响，使得轻掺杂漏极(LDD)24的离子将如图1C所示横向扩散，而侵入至信道区而缩短信道的长度，此现象会造成漏电流、击穿效应与门极与浅离子掺杂区的寄生电容(parasitic capacitor)等短信道效应，这个短信道效应尤其在次微米制程中(小于0.15μm制程)特别明显。
因此面临半导体组件积集度越来越高，制程的线宽愈来愈小的情况下，半导体制程中的热制程对浅离子掺杂区所造成的横向扩散，不仅缩短了源极与漏极间的信道长度，进一步更造成短信道效应，影响组件的稳定性，使得难以制作较小的半导体组件，降低组件的合格率及电性品质。因此，本发明即在针对上述的缺失，提出一种利用反梯形栅极结构形成LDD的方法，以有效克服传统方式的缺失。
发明内容本发明的主要目的是在提供一种利用反梯形栅极结构形成LDD的方法，其中可准确控制多晶硅栅极下方信道的长度，使其可应用在次微米的半导体制程中。
本发明的次要目的是在提供一种利用反梯形栅极结构形成LDD的方法，减少短信道效应的发生，以增进组件的特性及电性品质。
本发明的再一目的是在提供一种利用反梯形栅极结构形成LDD的方法，使得半导体组件缩小时，仍能保持组件的特性，以利组件制造并提升产品合格率。
为达到上述的目的，本发明是在一基底表面完成栅极堆栈结构后，利用蚀刻的方式将该栅极堆栈结构蚀刻成反梯形的态样，再于栅极堆栈结构两旁的基底中形成一浅离子掺杂区，经热制程处理时，该浅离子掺杂区只会横向扩散至栅极底缘的基底，而不会扩散至栅极堆栈结构下方的基底。
以下藉由具体实施例配合附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
图1A至图1C为习知制作LDD的剖面示意图。
图2A至图2E为本发明制作LDD的剖面示意图。
具体实施方式本发明是在基底上预先形成的一栅极堆栈结构，并将该栅极堆栈结构蚀刻成反梯形的形状，使其在形成浅离子掺杂区后，经热制程浅离子掺杂区仅横向扩散至栅极堆栈结构的底边周缘下方的基底，进行重离子掺杂而形成LDD结构时，可确保信道的长度，有效解决次微米半导体制程中常见的短信道效应。
图2A至图2E分别为本发明的较佳实施例制作LDD的各步骤剖面示意图；如图所示，本发明的制造方法是包括有下列步骤请参阅图2A，首先在基底20上形成一栅氧化层22；然后在栅氧化层22上沉积一多晶硅层24，利用微影蚀刻技术蚀去该多晶硅层24，以定义形成一栅极堆栈结构26，其中形成该栅极氧化层22是利用热氧化法，形成多晶硅层24采用化学气相沉积法(CVD)。
接着蚀刻该栅极堆栈结构26，以将该栅极堆栈结构26蚀刻形成一如图2B所示的反梯形的形状，即栅极堆栈结构26顶边261的宽度较底边263为宽(如虚线所表示)，其中该蚀刻方法可为非等向性的蚀刻制程。
再请参阅图2C，以为屏蔽，进行一浅离子掺杂制程，将掺杂的离子以0度角的角度植入基底20(即以离子束与基底20垂直)，在反梯形栅极堆栈结构26两侧，形成一浅离子掺杂区28，由于栅极堆栈结构26的反梯形形状，使得离子植入的范围只达到栅极堆栈结构26顶边261的垂直线外的区，而该浅离子掺杂区28的离子为磷离子或硼离子。
再进行一热制程，如快速热回火(RTA)，使浅离子掺杂区28横向扩散，该横向扩散的区域以做为LDD的用，同时亦可对进行离子掺杂时受损的晶格进行修复，使植入的离子均匀分布。如图2D所示，离子扩散的范围只到反梯形栅极堆栈结构26的底边263周缘的位置，即栅极堆栈结构26底边263的两侧，而不会扩散至栅极堆栈结构26下方的信道。
再以栅极堆栈结构26为屏蔽，如图2E所示，以垂直于基底20的角度进行一重离子掺杂制程，以分别形成源极30与漏极32，而在浅离子掺杂区28内未被深离子掺杂的地方即为LDD 34的结构。
因此，本发明中形成一反梯形的栅极堆栈结构，可广泛应用在半导体制程中，利用蚀刻技术将栅极堆栈结构蚀刻形成一顶边较底边长的反梯形态样，即预留后续热制程中浅离子掺杂区可能扩散的距离，可有效减少浅离子掺杂区因热产生的横向扩散，而缩短信道距离的发生，不仅减少了多晶硅栅极与浅离子掺杂区间的寄生电容，更可防止源极与漏极产生击穿现象及漏电流的发生，藉此增加产品的特性及电性品质，以提升产品的合格率。
以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以之限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。
权利要求
1.一种利用反梯形栅极结构形成轻掺杂漏极的方法，其特征是包括下列步骤提供一基底，其上已形成一栅极堆栈结构，该栅极堆栈结构包括有一栅氧化层及多晶硅栅极；蚀刻该栅极堆栈结构，以形成一顶边较底边宽的反梯形态样；以该栅极堆栈结构为屏蔽，进行一浅离子掺杂制程，以在该栅极堆栈结构两侧的该基底中，形成一浅离子掺杂区；及进行一热制程，使得该浅离子掺杂区横向扩散至该栅极堆栈结构的底边周缘的该基底中，以形成轻掺杂漏极结构。
2.根据权利要求1所述的利用反梯形栅极结构形成轻掺杂漏极的方法，其特征是该浅离子植入是以垂直该基底的角度进行掺杂。
3.根据权利要求1所述的利用反梯形栅极结构形成轻掺杂漏极的方法，其特征是在进行该热制程步骤后，更可在该基底中进行深离子植入，以形成源极与漏极。
4.根据权利要求1所述的利用反梯形栅极结构形成轻掺杂漏极的方法，其特征是在形成该浅离子掺杂区的步骤后，更可在该基底中进行深离子植入，以形成源极与漏极。
5.根据权利要求1所述的利用反梯形栅极结构形成轻掺杂漏极的方法，其特征是该浅离子掺杂是植入硼离子或磷离子。
全文摘要
本发明是提供一种利用反梯形栅极结构形成轻掺杂漏极的方法，其是在一基底表面形成一栅氧化层与多晶硅层的栅极堆栈结构后，利用蚀刻技术蚀刻栅极堆栈结构，以形成一顶边宽底边窄的反梯形结构，利用该栅极堆栈结构为屏蔽，进行一浅离子掺杂的垂直植入步骤，在栅极堆栈结构两侧的基底中形成一浅离子掺杂区，在后续的热制程中，浅离子掺杂区将横向扩散至栅极堆栈结构的底边周缘下方的基底，以形成轻掺杂漏极结构。故确保栅极堆栈结构下方的信道长度，藉此保留栅极下方的信道距离，减少多晶硅栅极与浅掺杂区的电容，并可防止源极与漏极产生击穿效应，使得当组件尺寸缩小的情况下，仍可保持组件的特性，提升产品的合格率。
文档编号H01L21/02GK1476064SQ0213054
公开日2004年2月18日 申请日期2002年8月14日 优先权日2002年8月14日
发明者蔡孟锦, 金平中 申请人:上海宏力半导体制造有限公司