专利名称：半导体组件及其制造方法
技术领域：
本发明涉及组装了包含纵型MOS晶体管等半导体芯片的半导体组件及其制造方法。
背景技术：
图17(a)是表示组装了包含纵型MOS晶体管的功率半导体芯片的已有半导体组件的平面图。图17(b)、(c)是沿着图17(a)所示的半导体组件的纵向和与其垂直的方向的截面图。
如图17(a)～图17(c)所示，引线框架101的器件装载部(底座)110上经焊锡103安装功率半导体芯片102。引线框架101由Cu、Cu合金、Fe-42Ni合金等材料构成。引线框架101具有底座110、第一引线111、第二引线112和连续连接于底座110的第三引线113。芯片102具有源极区域、基极区域、漏极区域和栅极区域等构成的MOS晶体管。
芯片102的上侧表面上配置Al等的金属电极107a、金或Al等的金属电极107b。金属电极107a经源极(包含源引出电极)电连接于源极区域和基极区域。金属电极107b电连接于栅极(包含栅引出电极)。
芯片102的金属电极107a、107b以及第一和第二引线111、112经Au线等焊接线116、114电连接。芯片102、底座110、第一、第二和第三电极111～113的基部、焊接线116、114通过环氧树脂等的树脂封装体105树脂封装。
图17(a)～图17(c)所示的已有的半导体组件有下面的问题。功率半导体器件中，例如对包含纵型MOS晶体管等的芯片而言，为减少Au线的布线电阻，用多根Au线进行连接。此时，电极焊盘数目增加，Au线的连接根数越增加，越增加组装步骤指标(index)。设计上因线长关系难以降低布线电阻。
功率半导体芯片中，确保放热特性是重要的。从提高放热特性观点看，安装器件的引线框架的底座厚度越厚越有利。此时，需要引线框架本身加厚，使得半导体组件整体大型化了。仅加厚引线框架的底座部使得部件成本大幅度提高。因此，将这种引线框架用于产品中是不切实质上的。
美国专利6040626号(对应于特开平2000-114445号公报)中公开一种结构，为降低布线电阻，在纵型MOS晶体管的半导体芯片上经导电性接合剂直接接合第一引线。然而该结构中，未改善半导体芯片的放热特性，由于引线从树脂封装体突出来，难以小型化。
从这些背景看，组装含有纵型MOS晶体管的功率半导体芯片这样的比额定大的大电流半导体芯片时，追求一种不增加整体尺寸的半导体组件。
发明内容
本发明的第一方面是一种半导体芯片，其特征在于包括含有在上侧配置的第一和第二电极以及在底侧配置的第三电极的半导体芯片；在上述第三电极上接合的热扩展器；分别经导电性的第一和第二接合部件电连接于上述第一和第二电极上的导电性的第一和第二引线，上述第一和第二引线在下端部分别具有沿着横向延伸并与上述热扩展器的第一侧平行配置的足部；通过埋置封装到上述半导体芯片、上述热扩展器和上述第一和第二引线的至少上述足部的一部分的绝缘性的封装体；上述热扩展器的底面、上述第一和第二引线的上述足部的底面从上述封装体的底面露出，并且实质上配置在同一平面上。
本发明的第二方面是一种半导体芯片的制造方法，其特征在于包括将热扩展器接合在含有在上侧配置的第一和第二电极以及在底侧配置的第三电极的半导体芯片的上述第三电极上的步骤；经导电性的第一和第二接合部件分别将导电性的第一和第二引线电连接于上述第一和第二电极上的步骤，上述第一和第二引线在下端部分别具有沿着横向延伸并与上述热扩展器的第一侧平行配置的足部；通过埋置用绝缘性封装体封装到上述半导体芯片、上述热扩展器和上述第一和第二引线的至少上述足部的一部分的步骤，上述热扩展器的底面、上述第一和第二引线的上述足部的底面从上述封装体的底面露出，并且实质上配置在同一平面上。
本发明的第三方面是一种半导体芯片，其特征在于具有含有在上侧配置的第一和第二电极以及在底侧配置的第三电极的半导体芯片；在上述第三电极上接合的导电性热扩展器，上述热扩展器经导电性的第三接合部电连接于上述第三电极，具有作为第三引线的功能；分别经导电性的第一和第二接合部件电连接于上述第一和第二电极上的导电性的第一和第二引线，上述第一和第二引线分别由导电性带构成，这里上述热扩展器具有厚度t1，上述导电性带具有厚度t2，厚度比条件满足1＜t1/t2≤3，并且上述第一和第二引线各自具有与上述半导体芯片的上述上侧相对的基部、从上述基部弯曲沿着上述半导体芯片和上述热扩展器的侧面延伸的脚部、从上述脚部弯曲向从上述热扩展器离开的侧延伸的上述足部，上述第一和第二引线的上述足部与上述热扩展器的第一侧平行配置；通过埋置来封装上述半导体芯片、上述热扩展器和上述第一和第二引线的上述基部和上述脚部整体以及上述第一和第二引线的上述足部的至少一部分的绝缘性封装体，上述封装体实质上由从包含环氧树脂的热固化树脂构成的组中选择出的材料构成，上述热扩展器的底面、上述第一和第二引线的上述足部的底面从上述封装体的底面露出，并且实质上配置在同一平面上。
根据本发明，以原来相比，组件尺寸可大幅度地小型化。
本发明的实施例中包含各种阶段的发明，通过适当组合公开的多个构成部件可取得各种发明。例如，省略实施例公开的全部构成部件中的几个构成部件取得发明时，实施该取得的发明的情况下，省略部分用公知的惯用技术适当补充。
附图的简要说明图1(a)是表示组装了包含纵型MOS晶体管的功率半导体芯片的本发明的第一实施例的半导体组件的平面图，图1(b)、(c)是沿着图1(a)所示的IB-IB线以及IC-IC线的截面图；图2(a)、(b)是图1(a)所示的半导体组件的底面图和形成引线的一侧的侧面图；图3是表示图1(a)所示的半导体组件的半导体芯片的内部结构的截面图；图4是表示图1(a)所示的半导体组件的半导体芯片和热扩展器、第一引线的关系的截面图；图5是表示第一实施例的半导体组件的制造方法的流程图；图6(a)～(e)是按顺序表示图5所示的流程图的制造方法的加工件的变化的图；图7是表示倒装焊接时的成为第一和第二引线材料的引线框架与芯片的关系的底面图；图8表示组装了包含纵型MOS晶体管的功率半导体芯片的本发明的第二实施例的半导体组件的截面图；
图9是表示图8所示的半导体组件的半导体芯片的内部结构的截面图；图10是表示第二实施例的半导体组件的制造方法的流程图；图11(a)是表示组装了包含纵型MOS晶体管的功率半导体芯片的本发明的第三实施例的半导体组件的平面图，图11(b)、(c)是沿着图11(a)所示的XIB-XIB线以及XIC-XIC线的截面图；图12是表示图11(a)所示的半导体组件的半导体芯片的内部结构的截面图；图13是表示第三实施例的半导体组件的制造方法的流程图；图14是表示组装了包含纵型MOS晶体管的功率半导体芯片的本发明的第四实施例的半导体组件的截面图；图15是表示图14所示的半导体组件的半导体芯片的内部结构的截面图；图16是表示第四实施例的半导体组件的制造方法的流程图；图17(a)是表示组装了包含纵型MOS晶体管的功率半导体芯片的已有半导体组件的平面图，图17(b)、(c)是沿着图17(a)所示的半导体组件的纵向和与其垂直的方向的截面图。
具体实施例方式
下面参考
本发明的实施例。
(第一实施例)图1(a)是表示组装了包含纵型MOS晶体管的功率半导体芯片的本发明的第一实施例的半导体组件的平面图，图1(b)、(c)是沿着图1(a)所示的IB-IB线以及IC-IC线的截面图。图2(a)、(b)是图1(a)所示的半导体组件的底面图和形成引线的一侧的侧面图；本实施例的半导体组件10具有包含纵型MOS晶体管的功率半导体芯片2。如后所述，芯片2的上侧设置源极(包含源引出电极)和栅引出电极8。芯片2的底侧上配置漏极。半导体芯片2经焊锡(导电性的接合部件)3安装在导电性的热扩展器6上。
源极和栅引出电极8上分别设置Au等导电性材料构成的凸块接触件(导电性的接合部件)7a，7b。凸块接触件7a，7b上分别接合导电性带构成的第一和第二引线11，12。因此，第一引线11经凸块接触件7a电连接于源极，第二引线12经凸块接触件7b电连接于栅引出电极8。热扩展器6经焊锡3电连接于半导体芯片2的底部的漏极，从而具有作为第三此线的功能。
热扩展器6由Cu、Mo、W等的板部件、板部件的贴合结构，如CKC部件(Cu/Kovar/Cu)形成。第一和第二引线11，12的导电性带由Cu、Cu合金等形成。热扩展器6的厚度t1比第一和第二引线11，12的导电性带的厚度t2厚(t1＞t2)。热扩展器6的厚度t1设定在0.15～0.5mm，更好在0.15～0.3mm。引线的导电性带的厚度t2设定在0.1～0.3mm，更好在0.12～0.15mm。热扩展器6的厚度t1与引线的导电性带的厚度t2之比(t1/t2)设定在1＜t1/t2≤3。由此，插入热扩展器6的芯片2的放热特性提高。本实施例中，例如引线的导电性带的厚度约0.15mm，热扩展器6的厚度约0.3mm。
第一和第二引线11，12分别具有基部L1、脚部L2和足部L3。基部L1与芯片2上侧的面平行(水平)相对。脚部L2从基部L1弯曲沿着半导体芯片2和热扩展器6的侧面垂直延伸。足部L3从脚部L2弯曲向从热扩展器6离开的侧水平延伸。仅在第一和第二引线11，12的热扩展器6的1侧引出，这些足部L3在同侧上横向并行配置。
本实施例中，基部L1、脚部L2和足部L3的弯曲角度大致设定在90度。该结构利于半导体组件10的小型化。原来的半导体组件中，由于引线具有支持功能，引线脚部(与图1(b)所示脚部L2对应)按相对水平面(组件安装面)成大角度形成。与此不同，本实施例的半导体组件1中，引线的脚部L2配置成与水平面(组件安装面)成90°±10°，更好是90°±5°的角度。
形成绝缘性封装体5，通过埋置来封装半导体芯片2、焊锡3、热扩展器6、第一和第二引线11，12、凸块连接件7a，7b。封装体5实质上由从包含环氧树脂的热固化树脂构成的组中选择出的材料构成。热扩展器6的底面、第一和第二引线11，12的足部L3的底面从封装体5的底面露出，部件6、L3、5的底面实质上配置在同一平面(组件安装面)上。
第一和第二引线11，12的足部L3的边缘端在封装体5的侧面上露出。由此，安装半导体组件10时，可识别第一和第二引线11，12对电路基板的接合状态。但是，足部L3的边缘端的突出长度d(参考图4)为0～0.3mm，更好是0.1～0.2mm。替代该结构，使用透明树脂等构成的封装体也可识别第一和第二引线11，12的接合状态。
图3是表示半导体组件10的半导体芯片2的内部结构的截面图。图4是表示半导体芯片2和热扩展器6、第一引线11的关系的截面图。
芯片2例如使用n型硅半导体衬底Sub形成。衬底Sub的表面内形成p型基极区域42。p型基极区域42的表面内形成n型源极区域43。p型基极区域42的表面内或者形成p型接触区域42a。未形成p型基极区域42的衬底Sub的里面侧为n型栅极区域41。
从衬底Sub的表面向垂直下方延伸形成多个沟道40。沟道40贯通n型源极区域43、p型基极区域42到达漏极区域41的规定深度。即沟道40的底面形成在漏极区域41中。沟道40的内侧壁上形成例如通过热氧化形成的氧化硅膜等栅绝缘膜44。栅绝缘膜44实质上形成到沟道40的开口端。栅绝缘膜44通过蚀刻处理形成得比衬底Sub的主面靠下一些。沟道40内在栅绝缘膜44覆盖的状态下还埋置多晶硅等构成的栅极45。为封闭沟道40的开口，即，为覆盖栅极45和栅绝缘膜44的顶部，衬底Sub上形成层间绝缘膜46。层间绝缘膜46例如由回流性高的BPSG等材料构成，通过回流使表面平坦化。
栅极45电连接于衬底Sub主面上形成的铝等的构成的栅引出电极8。层间绝缘膜46上设置铝等构成的源极15。源极15通过形成在层间绝缘膜46上的接触孔电连接于n型源极区域43和p型接触区域42a。源极15、n型源极区域43和p型接触区域42a之间还插入TiW膜等的阻挡金属层。源极15和栅引出电极8上配置覆盖保护芯片2的氮化硅膜等构成的钝化膜4。另一方面，衬底Sub的里面上配置用于电连接于漏极区域41的漏极16。
如上所述，源极15和栅引出电极8上经凸块连接件7a，7b电连接第一和第二引线11，12。漏极16上通过焊锡3电连接热扩展器6。如图4所示，凸块连接件7a，7b通过钝化膜4的开口部接合于源极15和栅引出电极8，在钝化膜4上侧突出。凸块连接件7a，7b的每一个具有0.007～0.07mm2的横截面积。第一和第二引线11，12的基部L1的端部越过凸块连接件7a，7b延伸到芯片2的中央侧。
图5是表示第一实施例的半导体组件的制造方法的流程图。图6(a)～(e)是按顺序表示图5所示的流程图的制造方法的加工件的变化的图。
首先准备硅等的半导体晶片W。晶片W上形成多个具有上述结构的半导体器件，即成为纵型MOS晶体管的部分(步骤S1)。接着，在晶片W的与多个半导体器件的源极和栅引出电极对应的部分上分别形成Au等导电性材料构成的凸块连接件7a，7b(步骤S2图6(a))。凸块连接件7a，7b通过使用芯撑(stud)凸块粘合的方法、使用电镀的方法等形成。
接着，通过焊锡接合晶片W的底部，即半导体器件的漏极和热扩展器用的圆板HS(步骤S3图6(b))。此时，焊锡首先蒸镀在晶片W的里面上，电镀在热扩展器用的圆板HS的表面上。作为接合状态，例如除晶片级的接合外，可按切割后的芯片级接合。
接着，切割晶片W和热扩展器用的圆板HS。由此，切出多个经焊锡3在热扩展器6上安装半导体芯片2的中间结构MS(步骤S4图6(c))。
接着，对成为第一和第二引线11，12的材料的引线框架接合中间结构MS(步骤S5图6(d))。此时，倒转芯片2，即以芯片2的主面(配置凸块连接件7a，7b的侧)朝下，进行倒装焊接。图7是表示倒装焊接时成为第一和第二引线11，12的材料的引线框架1和芯片2的关系的底面图。此时，作为焊接方法，例如使用超声波热压法。此时，引线框架1上使用例如进行电镀的PPF(Pre-Plating Lead Frame)等。电镀层由Ni/Pd/Au等材料构成。
接着，对上述步骤中得到的结构，通过例如模压形成绝缘性封装体5(步骤S5图6(e))。封装体5的材料例如从包含环氧树脂的热固化树脂构成的组中选择。通过这样形成的封装体5通过埋置封装半导体芯片2、焊锡3、热扩展器6和第一和第二引线11，12。树脂封装后的状态下，热扩展器6的底面、第一和第二引线11，12的足部L3的底面从封装体5的底面露出。部件6，L3，5的底面实质上配置在同一水平面(组件安装面)上。
如上所述，第一实施例的半导体组件10的制造方法中，将半导体芯片2安装在热扩展器6上，之后，经凸块连接件7a，7b倒装焊接到引线框架1上。由此，在将半导体芯片安装在引线框架的已有半导体组件中成为特性上的瓶颈的降低布线电阻或热电阻成为可能。
第一实施例的半导体组件10中，热扩展器6形成的第三引线(漏极引线)的端子部分和与热扩展器6的单侧上排列的第一和第二引线(源极引线、栅极引线)11，12的端子部分在封装体5的底面上实质上配置在同一水平面(组件安装面)上。由此，与从树脂封装体的两侧取出多个引线的已有的半导体组件相比，大幅度缩小尺寸。可将比额定大的大电流半导体芯片容纳在多个相同的组件中，提高面积效率。
(第二实施例)图8是表示组装了包含纵型MOS晶体管的功率半导体芯片的本发明的第二实施例的半导体组件的截面图。图9是图8所示的半导体组件的半导体芯片的内部结构的截面图。
本实施例的半导体组件50具有与第一实施例相同的包含纵型MOS晶体管的功率半导体芯片2。即，如图9所示，芯片2的上侧设置源极(包含源引出电极)15和栅引出电极8。芯片2的底侧上配置漏极16。半导体芯片2经焊锡(导电性的接合部件)3安装在导电性的热扩展器6上。
源极15和栅引出电极8上分别设置焊锡构成的凸块接触件(导电性的接合部件)27a，27b。凸块接触件27a，27b和源极15和栅引出电极8之间配置Pd层(或Au层)23/Ni层22/Ti层21构成的阻挡金属层叠结构20。源极15和栅引出电极8由铝膜构成时，通常不直接连接焊锡(根据情况也可直接连接)。因此，二者之间插入阻挡金属层叠结构20使得二者的连接状态良好。阻挡金属层21，22和23例如通过真空蒸镀法形成。凸块接触件27a，27b在Pd层上越过该层与Ni层接合。
凸块接触件27a，27b上分别接合导电性带构成的第一和第二引线11，12。因此，第一引线11经凸块接触件27a电连接于源极15，第二引线12经凸块接触件27b电连接于栅引出电极8。热扩展器6经焊锡3电连接于漏极16，从而具有作为第三引线的功能。
形成绝缘性封装体5，通过埋置来封装半导体芯片2、焊锡3、热扩展器6、第一和第二引线11，12、凸块连接件27a，27b。热扩展器6的底面、第一和第二引线11，12的足部L3的底面从封装体5的底面露出，部件6、L3、5的底面实质上配置在同一平面(组件安装面)上。
图10是表示第二实施例的半导体组件的制造方法的流程图。该制造方法的加工件的变化与图6(a)～(e)所示相同。
首先准备硅等的半导体晶片W。晶片W上形成多个具有上述结构的半导体器件，即成为纵型MOS晶体管的部分(步骤S11)。接着，在晶片W的与多个半导体器件的源极和栅引出电极对应的部分上依次形成阻挡金属层21，22，23(步骤S12)。阻挡金属层21，22，23例如利用真空蒸镀法等形成。
接着在阻挡金属层23上形成焊锡构成的凸块连接件27a，27b(步骤S13图6(a))。凸块连接件27a，27b例如通过焊锡印刷法、焊锡电镀法、焊锡球装载法等形成。
以后如上所述，根据步骤S3~S6对热扩展器用的圆板HS进行焊接、切割、倒装焊接、模压，形成图8和图9所示的半导体组件50。第二实施例中，凸块连接件27a，27b由焊锡构成，因此，步骤S5倒装焊接中，例如使用脉冲加热法。
第二实施例的半导体组件50的制造方法中，使得成为已有特性上的瓶颈的布线电阻和热电阻的降低成为可能。第二实施例的半导体组件50中与原来相比，大幅度地缩小组件尺寸。
(第三实施例)图11(a)是表示组装了包含纵型MOS晶体管的功率半导体芯片的本发明的第三实施例的半导体组件的平面图。图11(b)、(c)是沿着图11(a)所示的XIB-XIB线以及XIC-XIC线的截面图。图12是表示图11(a)所示的半导体组件的半导体芯片的内部结构的截面图。
本实施例的半导体组件60具有与第一和第二实施例相同的包含纵型MOS晶体管的功率半导体芯片2。即，如图12所示，芯片2的上侧设置源极(包含源引出电极)15和栅引出电极8。芯片2的底侧上配置漏极16。半导体芯片2经焊锡(导电性的接合部件)3安装在导电性的热扩展器6上。
对应源极15和栅引出电极8在覆盖保护芯片2的氮化硅膜等构成的钝化膜4上形成大的开口。这些开口内配置焊锡构成的接合部件(导电性的接合部件)62a，62b，以连接电极并向上方突出。源极15的接合部件62a具有0.2mm2以上的横截面积，比通常的凸块连接件大很多。
接合部件62a，62b上分别接合导电性带构成的第一和第二引线11，12。因此，第一引线11经接合部件62a电连接于源极15，第二引线12经接合部件62b电连接于栅引出电极8。热扩展器6经焊锡3电连接于漏极16，从而具有作为第三引线的功能。
形成绝缘性封装体5，通过埋置来封装半导体芯片2、焊锡3、热扩展器6、第一和第二引线11，12、接合部件62a，62b。热扩展器6的底面、第一和第二引线11，12的足部L3的底面从封装体5的底面露出，部件6、L3、5的底面实质上配置在同一平面(组件安装面)上。
图13是表示第三实施例的半导体组件的制造方法的流程图。
首先准备硅等的半导体晶片。晶片上形成多个具有上述结构的半导体器件，即成为纵型MOS晶体管的部分(步骤S21)。此时，在形成各半导体器件的接合部件62a，62b的对应位置上在钝化膜4中形成大开口。
接着，通过焊锡接合晶片底部，即半导体器件的漏极和热扩展器的圆板(步骤S22)。此时，焊锡预先蒸镀在晶片里面上。可在热扩展器的圆板的表面电镀。作为接合状态，例如除晶片级的接合外，可按切割后的芯片级接合。
接着，切割晶片和热扩展器用的圆板。由此，切出多个经焊锡3在热扩展器6上安装半导体芯片2的中间结构(步骤S23)。
接着，对成为第一和第二引线11，12的材料的引线框架接合中间结构(步骤S24)。此时，首先在引线框架上配置成为接合部件62a，62b的材料的焊锡。接着，倒转芯片2，对引线框架进行位置配合，回流成为接合部件62a，62b的材料的焊锡。这样，对引线框架进行芯片2的倒装焊接。
接着，对上述步骤中得到的结构，通过例如模压形成绝缘性封装体5(步骤S25)。通过这样形成的封装体5通过埋置封装半导体芯片2、焊锡3、热扩展器6和第一和第二引线11，12。
第三实施例的半导体组件60的制造方法中，使得成为已有特性上的瓶颈的布线电阻和热电阻的降低成为可能。由于在倒装焊接步骤中直接提供连接第一和第二引线11，12的接合部件62a，62b，与第一实施例相比，可简化制造方法。第三实施例的半导体组件60中与原来相比，大幅度地缩小组件尺寸。
(第四实施例)图14是表示组装了包含纵型MOS晶体管的功率半导体芯片的本发明的第四实施例的半导体组件的截面图。图15是表示图14所示的半导体组件的半导体芯片的内部结构的截面图。
本实施例的半导体组件70具有与第一到第三实施例相同的包含纵型MOS晶体管的功率半导体芯片2。即，如图15所示，芯片2的上侧设置源极(包含源引出电极)15和栅引出电极8。芯片2的底侧上配置漏极16。半导体芯片2经焊锡(导电性的接合部件)3安装在导电性的热扩展器6上。
对应源极15和栅引出电极8在覆盖保护芯片2的氮化硅膜等构成的钝化膜4上形成大的开口。这些开口内配置焊锡构成的接合部件(导电性的接合部件)72a，72b，以连接电极并向上方突出。源极15的接合部件72a具有0.2mm2以上的横截面积，比通常的凸块连接件大很多。
接合部件72a，72b、源极15和栅引出电极8之间配置Pd层(或Au层)23/Ni层22/Ti层21构成的阻挡金属层叠结构20。源极15和栅引出电极8由铝膜构成时，通常不直接连接焊锡(根据情况也可直接连接)。因此，二者之间插入阻挡金属层叠结构20使得二者的连接状态良好。阻挡金属层21，22和23例如通过真空蒸镀法形成。接合部件72a，72b在Pd层上越过该层与Ni层接合。
接合部件72a，72b上分别接合导电性带构成的第一和第二引线11，12。因此，第一引线11经接合部件72a电连接于源极15，第二引线12经接合部件72b电连接于栅引出电极8。热扩展器6经焊锡3电连接于漏极16，从而具有作为第三引线的功能。
形成绝缘性封装体5，通过埋置来封装半导体芯片2、焊锡3、热扩展器6、第一和第二引线11，12、接合部件72a，72b。热扩展器6的底面、第一和第二引线11，12的足部L3的底面从封装体5的底面露出，部件6、L3、5的底面实质上配置在同一平面(组件安装面)上。
图16是表示第四实施例的半导体组件的制造方法的流程图。
首先准备硅等的半导体晶片W。晶片W上形成多个具有上述结构的半导体器件，即成为纵型MOS晶体管的部分(步骤S31)。此时形成各半导体器件的接合部件72a，72b对应的位置上在钝化膜4中形成大开口。接着钝化膜4中形成大开口的对应位置上依次形成阻挡金属层21，22，23(步骤S32)。阻挡金属层21，22，23例如利用真空蒸镀法等形成。
以后如上所述，根据步骤S22~S25对热扩展器用的圆板进行焊接、切割、倒装焊接、模压，形成图14和图15所示的半导体组件70。
第四实施例的半导体组件70的制造方法中，使得成为已有特性上的瓶颈的布线电阻和热电阻的降低成为可能。由于在倒装焊接步骤中直接提供连接第一和第二引线11，12的接合部件72a，72b，与第二实施例相比，可简化制造方法。第四实施例的半导体组件70中与原来相比，大幅度地缩小组件尺寸。
第一到第四实施例中，作为功率半导体芯片内的半导体器件说明了纵型MOS晶体管，但该半导体器件可以是IGBT(绝缘栅双极晶体管)等其他器件。
此外，本发明的范围内，本领域人员可得到各种变更例和修改例，这些变更例和修改例也属于本发明的范围。
权利要求
1.一种半导体组件，其特征在于包括含有在上侧配置的第一和第二电极以及在底侧配置的第三电极的半导体芯片；在上述第三电极上接合的热扩展器；分别经导电性的第一和第二接合部件电连接于上述第一和第二电极上的导电性的第一和第二引线，上述第一和第二引线在下端部分别具有沿着横向延伸并与上述热扩展器的第一侧平行配置的足部；通过埋置封装到上述半导体芯片、上述热扩展器和上述第一和第二引线的至少上述足部的一部分的绝缘性的封装体，上述热扩展器的底面、上述第一和第二引线的上述足部的底面从上述封装体的底面露出，并且实质上配置在同一平面上。
2.根据权利要求1所述的半导体组件，其特征在于上述热扩展器是导电性的，并且经导电性的第三接合部件电连接在上述第三电极上，具有作为第三引线的功能。
3.根据权利要求1所述的半导体组件，其特征在于上述第一、第二和第三电极分别电连接于源极、栅极和漏极。
4.根据权利要求1所述的半导体组件，其特征在于上述半导体芯片的上述上侧上连接的包含上述第一和第二引线的整个引线的足部仅与上述热扩展器的第一侧平行配置。
5.根据权利要求1所述的半导体组件，其特征在于上述第一和第二引线是分别接受施加在上述半导体芯片上的第一和第二电压的唯一端子。
6.根据权利要求1所述的半导体组件，其特征在于上述第一和第二引线分别由导电性带形成。
7.根据权利要求6所述的半导体组件，其特征在于上述热扩展器具有厚度t1，上述导电性带具有厚度t2，厚度比条件满足1＜t1/t2≤3。
8.根据权利要求1所述的半导体组件，其特征在于上述封装体通过埋置来实质上封装上述第一和第二引线的上述足部的整体，上述足部的边缘端在上述封装体的侧面上露出。
9.根据权利要求8所述的半导体组件，其特征在于上述足部的上述边缘端从上述封装体的侧面仅突出0～0.3mm。
10.根据权利要求1所述的半导体组件，其特征在于上述第一和第二引线各自具有与上述半导体芯片的上述上侧相对的基部；从上述基部弯曲沿着上述半导体芯片和上述热扩展器的侧面延伸的脚部；从上述脚部弯曲向从上述热扩展器离开的侧延伸的上述足部。
11.根据权利要求10所述的半导体组件，其特征在于上述封装体通过埋置来封装上述半导体芯片、上述热扩展器和上述第一和第二引线的上述基部和上述脚部整体以及上述第一和第二引线的上述足部的至少一部分。
12.根据权利要求10所述的半导体组件，其特征在于上述脚部相对上述平面成90°±10°的角度。
13.根据权利要求1所述的半导体组件，其特征在于上述第一和第二接合部件分别具有横截面积为0.007～0.07mm2的接合部件。
14.根据权利要求1所述的半导体组件，其特征在于上述第一和第二接合部件至少之一具有横截面积为0.2mm2以上的接合部件。
15.根据权利要求1所述的半导体组件，其特征在于上述封装体实质上由从包含环氧树脂的热固化树脂构成的组中选择出的材料构成。
16.根据权利要求1所述的半导体组件，其特征在于上述第一和第二接合部件实质上分别由金和焊锡构成的组中选择的材料构成。
17.根据权利要求16所述的半导体组件，其特征在于还具有分别在上述第一和第二电极与上述第一和第二接合部件之间插入的阻挡层，上述第一和第二接合部件实质上分别由焊锡构成。
18.根据权利要求1所述的半导体组件，其特征在于上述热扩展器和上述第一和第二引线由不同的材料构成。
19.一种半导体组件的制造方法，其特征在于包括将热扩展器接合在含有在上侧配置的第一和第二电极以及在底侧配置的第三电极的半导体芯片的上述第三电极上的步骤；经导电性的第一和第二接合部件分别将导电性的第一和第二引线电连接于上述第一和第二电极上的步骤，上述第一和第二引线在下端部分别具有沿着横向延伸并与上述热扩展器的第一侧平行配置的足部；通过埋置用绝缘性封装体封装到上述半导体芯片、上述热扩展器和上述第一和第二引线的至少上述足部的一部分的步骤，上述热扩展器的底面、上述第一和第二引线的上述足部的底面从上述封装体的底面露出，并且实质上配置在同一平面上。
20.根据权利要求19的半导体组件的制造方法，其特征在于还设有在电连接上述第一和第二引线之前以及接合上述热扩展器之前，将上述第一和第二接合部件的材料配置在上述第一和第二电极上的步骤。
21.根据权利要求19的半导体组件的制造方法，其特征在于电连接上述第一和第二引线的步骤通过倒装焊接进行。
22.根据权利要求21的半导体组件的制造方法，其特征在于还设有在电连接上述第一和第二引线之前将上述第一和第二接合部件的材料配置在上述第一和第二引线上的步骤。
23.根据权利要求19的半导体组件的制造方法，其特征在于上述热扩展器是导电性的，并且经导电性的第三接合部件电连接在上述第三电极上，具有作为第三引线的功能。
24.根据权利要求19的半导体组件的制造方法，其特征在于上述第一和第二引线是引线框架的一部分，上述方法还具有将上述第一和第二引线分别连接在上述第一和第二电极上后，从上述引线框架切离上述第一和第二引线的步骤。
25.一种半导体组件，其特征在于具有含有在上侧配置的第一和第二电极以及在底侧配置的第三电极的半导体芯片；在上述第三电极上接合的导电性热扩展器，上述热扩展器经导电性的第三接合部电连接于上述第三电极，具有作为第三引线的功能；分别经导电性的第一和第二接合部件电连接于上述第一和第二电极上的导电性的第一和第二引线，上述第一和第二引线分别由导电性带构成，这里上述热扩展器具有厚度t1，上述导电性带具有厚度t2，厚度比条件满足1＜t1/t2≤3，并且上述第一和第二引线各自具有与上述半导体芯片的上述上侧相对的基部；从上述基部弯曲沿着上述半导体芯片和上述热扩展器的侧面延伸的脚部；从上述脚部弯曲向从上述热扩展器离开的侧延伸的足部，上述第一和第二引线的上述足部与上述热扩展器的第一侧平行配置；通过埋置来封装上述半导体芯片、上述热扩展器和上述第一和第二引线的上述基部和上述脚部整体以及上述第一和第二引线的上述足部的至少一部分的绝缘性封装体，上述封装体实质上由从包含环氧树脂的热固化树脂构成的组中选择出的材料构成，上述热扩展器的底面、上述第一和第二引线的上述足部的底面从上述封装体的底面露出，并且实质上配置在同一平面上。
26.根据权利要求25所述的半导体组件，其特征在于上述第一和第二引线是分别接受施加在上述半导体芯片上的第一和第二电压的唯一端子。
27.根据权利要求26所述的半导体组件，其特征在于上述第一、第二和第三电极分别电连接于源极、栅极和漏极。
28.根据权利要求25所述的半导体组件，其特征在于上述封装体通过埋置来实质上封装上述第一和第二引线的上述足部的整体，而上述足部的边缘端在上述封装体的侧面上露出。
全文摘要
本发明提供一种半导体组件及其制造方法,与原来相比把组件尺寸大幅度地小型化。半导体组件(10)包括半导体芯片(2)。半导体芯片包括在上侧配置的第一和第二电极(15、8)以及在底侧配置的第三电极(16)。在第三电极(16)上接合热扩展器(6)。第一和第二电极(15)和(8)上分别经导电性的第一和第二接合部件(7a,7b)电连接导电性的第一和第二引线(11,12)。第一和第二引线(11,12)在下端部分别具有与热扩展器(6)的第一侧平行配置的足部(L3)。热扩展器(6)的底面、第一和第二引线(11,12)的足部(L3)的底面从绝缘性的封装体(5)的底面露出,并且配置在同一平面上。
文档编号H01L23/31GK1384550SQ0212371
公开日2002年12月11日 申请日期2002年3月29日 优先权日2001年3月29日
发明者堀哲二 申请人:株式会社东芝