专利名称：形成嵌合式非挥发性存储器的方法
技术领域：
本发明有关一种形成嵌合式非挥发性存储器的方法，特别是有关一种具有双多晶硅层以及双间隙壁的嵌合式非挥发性存储器形成的方法。
背景技术：
典型的半导体存储器在微处理器的操作过程中为挥发性存储器(volatilememory)。若是所供给的电源中断，则储存在半导体存储器中的数据都会完全的流失。而解决此问题的方法是提供分离型式的存储器备份，例如电池(battery power)或电容储存器(capacitor storage)。另一种可以做为选择的技术则是制作一非挥发性的存储器(non-volatile memory)。这种选择的方法对于存储器内数据的储存及后续的处理有相当高的满意度，这是因为非挥发性半导体存储器不但不会在电源供给中断时将数据流失，而且可以将数据完全的储存或是转换而不需要任何的电源供给。
由于非挥发性存储器不会因电源中断而失去存储，因此相较于随机存取存储器(random access memory，RAM)，不论是动态形式(dynamic)或是静态形式(static)，非挥发性存储器有其不容忽视的重要性。随机存取存储器使得数据可以通过微处理器的操作而储存到存储器中或是从存储器中读取。非挥发性存储器中最普遍的型式是只读存储器(read-only memory，ROM)，在各种只读存储器中，使用与可抹除可可编程只读存储器(erasable programmable ROM，EPROM)相关技术的快闪存储器(flash memory)是一种相当新颖的只读存储器元件。
此外，如同其它常见的可抹除可编程只读存储器，快闪存储器的内容可以重新编程许多次，不论是一次重新可编程整个快闪存储器或是仅仅部份的快闪存储器。除了单独以存储器的形式存在外，快闪存储器也可以进一步地被嵌入到处理晶片中，这就是所谓的嵌合式快闪存储器(embedded flash memory)。嵌合式快闪存储器的效能比其他的快闪存储器还好，其理由是介于存储器与周边电路的带宽问题(bandwidth problem)与介面周边电路(interface circuit)与封装接头(package head)等其它快闪存储器常有的缺失都可以有效地避免。此外，嵌合式快闪存储器的反应速度也较快。
参考图1A，一底材100至少分成存储器阵列区100a以及逻辑元件区100b。接着在底材100上形成一氧化层/氮化层/氧化层(ONO layer，oxide/nitride/oxidelayer)102。在传统的方法中，利用热氧化法(thermal oxidation)将做为第一介电层102a的二氧化硅形成在底材100上方。然而，第一介电层102a及的后所沉积的第二介电层102c的材料可以是二氧化硅(silicon dioxide)，其介电常数大约在3.8至3.9之间，且热氧化法为一种高温制程。接着，一电荷储存层102b如氮化硅以传统的化学气相沉积的方式沉积在第一介电层102a上方。接着，第二介电层102c同样利用传统的化学沉积的方法，沉积在电荷储存层102b上方。而第一102a及第二介电层102c的材料均为氧化硅。根据热电子射入现象(hot electroninjection phenomenon，HEI)一些电子会经过在底层的第一介电层102a，且当第一介电层102a特别薄的时候，电子会储存在电荷储存层102b内。接着，在ONO层102上方形成具有位元线(bit line)结构图案的光阻层，然后再利用离子植入(ion implantation)的方式在底材内形成位元线结构。
接着，参考图1B，将一光阻层104形成在第二介电层102c上方。接着，利用一蚀刻步骤将在逻辑元件区100b的第二介电层102c、电荷储存层102b及第一介电层102a移除。然后，通过离子植入的方式106在逻辑元件区100b内形成启始电压(threshold voltage)(未在图中表示)，此时，在第二介电层102c会接触到光阻层104使得其厚度会变薄及第二介电层102c材料的特性会因为接触到光阻层104次数过多而改变。
参考图1C，在移除光阻层104的后将闸氧化层108形成在逻辑元件区100b，然后再将多晶硅层110沉积在存储器阵列区100a及逻辑元件区100b。
接着参考图1D，在存储器阵列区100a限定一字符线(word line)及一光阻层形成在多晶硅层110上方。接着，在多晶硅层110上执行一蚀刻步骤使得在存储器阵列区100a及逻辑元件区100b上方可以同时形成多晶硅闸极110。
接着，根据图1E，沉积氧化硅以填满多晶硅闸极110之间的间距。然后执行一回蚀刻步骤在氧化硅上，在多晶硅闸极110的侧壁上形成间隙壁112。
然后，图1F为一存储器阵列区的俯视图，水平线与横列上的存储胞相接，而称为字符线(word lines)114a，114b，114c及114d。上下纵行的导线因与数据(data)的传输有关，所以称为位元线(bit lines)116a，116b，116c及116d。而图中的虚线120则是横切于字符线114a，114b，114c及114d。由于第二介电层102c的厚度太薄，使得在后续的自行对准金属硅化物的步骤中，金属硅化物会因为氧化层/氮化层/氧化层102的厚度太薄而穿过氧化层/氮化层/氧化层102而到达底材100，使得整个半导体元件无法操作。
根据以上所描述的种种缺点可以知道，做为间隙壁(spacer)的氧化层在填入闸极之间之间距(pitch)的时候，其闸极之间的间距宽度无法让氧化层完全的填满，使得在后续的自行对准金属硅化物(self-aligned silicide)步骤时，在位元线之间会发生漏电流路径(leakage path)的问题。
无论如何，嵌合式存储器有两个主要的缺点，一个是成本较高，另一则是制作会受到限制以及降低其存储器的效能。由于存储器阵列区100a及逻辑元件区100b是以相同的步骤形成，无法同时达到最佳化。也就是说不是逻辑元件区的晶体管的效能降低，就是存储器元件区的晶体管的可靠度降低。
发明内容
本发明的主要目的在于提供一种形成嵌合式非挥发性存储器的方法，该方法可在存储器阵列区的晶体管上，利用第一多晶硅层形成一保护层，以防止在存储器阵列区的氧化层/氮化层/氧化层在周边的启始电压离子植入时接触到光阻层；可在字符线上形成一自行对准氧化层作为逻辑元件区蚀刻第二多晶硅层以形成第二多晶硅闸极时的蚀刻终止层；以及在存储器阵列区以及逻辑元件区利用分离式间隙壁宽度避免在自行对准金属硅化物的过程中因氧化层/氮化层/氧化层的厚度太薄而在位元线之间的发生漏电流路径。
为实现上述目的，根据本发明一方面的形成嵌合式非挥发性存储器的方法，其特点是至少包含提供具有一存储器阵列区及一逻辑元件区的一底材；依序沉积一第一介电层在该底材上、一电荷储存层在该第一介电层上及一第二介电层位于该电荷储存层上；通过一位元线微影步骤执行一离子植入步骤使得一位元线结构在该底材内形成；沉积一多晶硅层在该第二介电层上；蚀刻该多晶硅层，使得在存储器阵列区上形成数个字符线，并保护在该存储器阵列区的该第一介电层、该电荷贮存层及该第二介电层，以降低该第一介电层、该电荷贮存层及该第二介电层与一光阻接触的次数；在该数个字符线之间形成一间隙壁以填满该数个字符线之间的间距；移除在该逻辑元件区上方的该第一介电层、该电荷储存层以及该第二介电层；形成一第三介电层位于该数个字符线的上方；及形成一金氧半导体晶体管在该逻辑元件区上方。
根据本发明另一方面的形成嵌合式非挥发性存储器的方法，其特点是至少包含提供具有一存储器阵列区及一逻辑元件区的一底材；依序沉积一第一介电层在该底材上、一电荷储存层在该第一介电层上及一第二介电层位于该电荷储存层上；通过一位元线微影步骤执行一离子植入步骤使得一位元线结构在该底材内形成；沉积一多晶硅层在该第二介电层上；蚀刻该多晶硅层，使得在存储器阵列区上形成数个字符线，并保护在该存储器阵列区的该第一介电层、该电荷贮存层及该第二介电层，以降低该第一介电层、该电荷贮存层及该第二介电层与一光阻接触的次数；在该数个字符线之间形成一间隙壁以填满该数个字符线之间的间距；移除在该逻辑元件区上方的该第一介电层、该电荷储存层以及该第二介电层；形成一第三介电层位于该数个字符线的上方；及形成一金氧半导体晶体管在该逻辑元件区上方。
根据本发明又一方面的形成嵌合式非挥发性存储器的方法，其特点是至少包含提供具有一存储器阵列区及一逻辑元件区的一底材；依序沉积一第一介电层在该底材上、一电荷储存层在该第一介电层上及一第二介电层在该电荷储存层上；通过一位元线微影步骤执行一离子植入步骤，使得一位元线结构在该底材内形成；沉积一多晶硅层在该第二介电层上；蚀刻该多晶硅层而在存储器阵列区上形成数个字符线，并保护在该存储器阵列区的该第一介电层、该电荷贮存层以及该第二介电层，以降低该第一介电层、该电荷贮存层及该第二介电层与一光阻接触的次数；在该数个字符线之间形成间隙壁以填满该数个字符线之间的间距；移除在该逻辑元件区上的该第一介电层、该电荷储存层及该第二介电层；形成一第三介电层位于该数个字符线及该逻辑元件区的上方；形成一闸氧化层位于该逻辑元件区上方；沉积一第二多晶硅层在该闸氧化层上及该逻辑元件区上；蚀刻该第二多晶硅层以形成一多晶硅闸极于该逻辑元件区；形成一轻掺杂汲极在该逻辑元件区内；形成一第二间隙壁位于该逻辑元件区的该多晶硅闸极的侧壁上；形成一源极/汲极临近于该轻掺杂汲极；及执行一自行对准金属硅化物步骤在该逻辑元件区及该存储器阵列区。
采用上述方案可避免在自行对准金属硅化物过程中在位元线之间形成漏电流路径，由于在存储器阵列区及逻辑元件区的多晶硅闸极之间形成分离式间隙壁宽度，可将氧化层完全填入多晶硅闸极之间的间距；由于将多晶硅层分两次沉积，可避免在存储器阵列区上的氧化层/氮化层/氧化层再一次的接触到光阻层而使得氧化层/氮化层/氧化层的特性或是厚度改变，利用沉积的第一多晶硅层形成字符线结构可以将氧化层/氮化层/氧化层保护住。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行详细说明。
图1A是根据传统技术在底材上形成氧化层/氮化层/氧化层的示意图；图1B是根据传统技术在底材上执行离子植入步骤的示意图；图1C是根据传统技术在底材上形成多晶硅层的示意图；图1D是根据传统技术在存储器阵列区及逻辑元件区形成多晶硅闸极的示意图；图1E是根据传统技术在存储器阵列区及逻辑元件区形成晶体管的示意图；图1F是存储器阵列区的俯视图；图2A是根据本发明在底材上形成氧化层/氮化层/氧化层及在存储器阵列区形成位元线的结构示意图；图2B是根据本发明在图1的结构上形成第一多晶硅层的各步骤的结构示意图；图2C是根据本发明在图2B的结构上形成存储器阵列区的结构示意图；图2D是根据本发明在图2C的结构上形成闸氧化层及同时在存储器阵列区上形成保护层的结构示意图；图2E是根据本发明在图2D的结构上形成第二多晶硅层的示意图；图2F是根据本发明在图2E的结构上形成存储器阵列区的晶体管及逻辑元件区的晶体管结构的示意图。
具体实施例方式
本发明的一些实施例将详细描述如下。然而，除了详细描述外，本发明还可以广泛地在其他的实施例施行，且本发明的范围不受其限定，而以权利要求书所限定的的专利范围为准。
如图所示，在底材10内有数个隔离元件(isolation device)。此隔离元件的作用是用来分开在存储器阵列区10a以及逻辑元件区10b的元件。在此，底材10至少分成两个区域，一为存储功能的存储器阵列区10a及具有逻辑电路功能的逻辑元件区10b，逻辑元件区10b是邻近于存储器阵列10a。在此，隔离元件可以是浅沟渠隔离元件(shallow trench isolation，STI)。对于形成浅沟渠隔离元件而言，氮化硅层(silicon nitride)以及光阻层(未在图中表示)依序在底材10上形成，接着利用传统的微影方法将一浅沟渠的图案转移至光阻层上。然后以光阻层作为罩幕，蚀刻氮化硅层及部份的底材，而在底材内形成数个浅沟渠。接着，在光阻层移除后，再将氧化硅层填入数个沟渠内或是利用热氧化法在浅沟渠内形成氧化层以做为浅沟渠隔离元件。
参考图2A与图2B，，将厚度约为200埃的氧化层/氮化层/氧化层(ONO layer，oxide/nitride/oxide layer)12，沉积在底材10上以形成氮化硅只读存储器(nitride read-only memory，NROM)。对于氧化层/氮化层/氧化层12结构的形成，作为底层的二氧化硅12a(又可称为穿隧氧化层，tunneling oxide)为第一介电层，氮化硅层12b可作为电荷储存层(charge storage layer)及在上层的二氧化硅层12c为第二介电层依序在底材10上方形成。而第一介电层12a利用热氧化法在底材10上方形成，而电荷储存层12b则是利用传统的化学气相沉积法(chemicalvapor deposition，CVD)在第一介电层12a上方形成，对于可编程存储器而言，电荷储存层12b系提供一种电荷保留机制的功能，然后再将第二介电层12c沉积或利用热氧化法形成在电荷储存层12b上，的后通过位元线微影将位元线离子植入的方式(bit line ion implantation)，在存储器阵列区10a以形成位元线(bitline)结构16。然后，将第一多晶硅层18形成在氧化层/氮化层/氧化层12上方。
参考图2C，在底材10的存储器阵列区10a的第一多晶硅闸极18上沉积第一氧化层20，并且回蚀刻(etching back)第一氧化层20，在第一多晶硅闸极18的侧壁上形成第一间隙壁20，调整沉积后第一氧化层20的厚度，使得在回蚀刻形成的第一间隙壁20可以填满在第一多晶硅闸极18之间的空隙。接着，再将底材10的逻辑元件区10b上的氧化层/氮化层/氧化层12利用反应性离子蚀刻(ReactiveIon Etching，RIE)的方式去除(在图2D中表示)。
参考图2D到图2F，在底材10的逻辑元件区10b上利用离子植入(ionimplanting)的方式形成启始电压区(voltage threshold ion implantingregion)。接着，在逻辑元件区10b上形成一闸氧化层(gate oxide layer)24，同时也会在存储器阵列区10a的第一多晶硅闸极18上方形成，以作为氧化层的用。然后，在闸氧化层24上方形成第二多晶硅层26，利用形成闸氧化层24的同时，在第一多晶硅层间距上形成的氧化层作为第二多晶硅层26的蚀刻终止层(etchingstop layer)。接下来，在第二多晶硅层26上执行第二微影步骤，接着，在第二多晶硅层26上进行一蚀刻步骤，使得在闸氧化层24上形成第二多晶硅闸极26，而在第二多晶硅闸极26之间之间距其宽度视所需而定，并不完全相等。然后，在闸氧化层24的下方形成轻掺杂汲极区(lightly doped drain，LDD)。接着，沉积第二氧化层并以回蚀刻步骤将第二氧化层蚀刻，在第二多晶硅闸极26的侧壁上形成间隙壁28(在图2F中表示)，然后，利用传统的离子植入的方式在轻掺杂汲极区的附近形成源极/汲极区(未在图中表示)。最后，在图2F中，金属硅化层(salicide layer)利用自行对准金属硅化物步骤(self-aligned silicide)在存储器阵列区10a的多晶硅闸极18上方形成自行对准金属层22及在逻辑元件区10b的第二多晶硅闸极26上形成自行对准金属层30。
根据以上所描述的实施例中，在本发明中的优点是以第一多晶硅层做为保护层，先行做好字符线以避免氧化层/氮化层/氧化层因互补式金氧半导体部份的形成而接触过多次的光阻，以避免存储器阵列区的氧化层/氮化层/氧化层接触到过多次光阻层，而导致氧化层/氮化层/氧化层的厚度或是材料特性改变；及在存储器阵列区与逻辑元件区的晶体管的形成，分成两次微影步骤，利用两次的微影步骤可以个别调整所需的微影条件，可以得到最佳效果的制作空间(process window)。因此，在存储器阵列区与逻辑元件区利用分离式之间隙壁宽度，可以避免在自行对准金属硅化物制程中，由于氧化层/氮化层/氧化层厚度太薄而在位元线之间发生漏电流路径的问题。
以上所述仅为本发明的较佳实施例，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或等效替换，均应包含在下述的权利要求书所限定的申请专利范围内。
权利要求
1.一种形成嵌合式非挥发性存储器的方法，其特征在于，至少包含提供具有一存储器阵列区及一逻辑元件区的一底材；依序沉积一第一介电层在该底材上、一电荷储存层在该第一介电层上及一第二介电层位于该电荷储存层上；通过一位元线微影步骤执行一离子植入步骤使得一位元线结构在该底材内形成；沉积一多晶硅层在该第二介电层上；蚀刻该多晶硅层，使得在存储器阵列区上形成数个字符线，并保护在该存储器阵列区的该第一介电层、该电荷贮存层及该第二介电层，以降低该第一介电层、该电荷贮存层及该第二介电层与一光阻接触的次数；在该数个字符线之间形成一间隙壁以填满该数个字符线之间的间距；移除在该逻辑元件区上方的该第一介电层、该电荷储存层以及该第二介电层；形成一第三介电层位于该数个字符线的上方；及形成一金氧半导体晶体管在该逻辑元件区上方。
2.如权利要求1的方法，其特征在于，还包含利用一离子植入步骤形成一启始电压。
3.如权利要求1的方法，其特征在于，还包含执行一自行对准金属硅化物步骤于该存储器阵列区及该逻辑元件区。
4.一种形成嵌合式非挥发性存储器的方法，其特征在于，至少包含提供具有一存储器阵列区及一逻辑元件区的一底材；依序沉积一第一介电层在该底材上、一电荷储存层在该第一介电层上及一第二介电层位于该电荷储存层上；通过一位元线微影步骤执行一离子植入步骤使得一位元线结构在该底材内形成；沉积一多晶硅层位于该第二介电层上方；蚀刻该多晶硅层，使得在存储器阵列区上形成数个字符线，并保护在该存储器阵列区的该第一介电层、该电荷贮存层及该第二介电层，以降低该第一介电层、该电荷贮存层及该第二介电层与一光阻接触的次数；在该数个字符线之间形成间隙壁以填满该数个字符线之间的间距；移除在该逻辑元件区上该第一介电层、该电荷储存层及该第二介电层；形成一第三介电层位于该字符线的上方；形成一金氧物半导体晶体管于该逻辑元件区上方；及执行一自行对准金属硅化物步骤于该存储器阵列区与该逻辑元件区。
5.如权利要求4的方法，其特征在于，还包含利用一离子植入步骤形成一启始电压。
6.如权利要求4的方法，其特征在于，还包含一第二多晶硅层沉积在该存储器阵列区以及该逻辑元件区上方。
7.如权利要求4的方法，其特征在于，所述金氧半导体晶体管至少包含一闸氧化层在该逻辑元件区上、一多晶硅闸极在该闸氧化层上及一间隙壁位于该多晶硅闸极的侧壁上。
8.一种形成嵌合式非挥发性存储器的方法，其特征在于至少包含提供具有一存储器阵列区及一逻辑元件区的一底材；依序沉积一第一介电层在该底材上、一电荷储存层在该第一介电层上及一第二介电层在该电荷储存层上；通过一位元线微影步骤执行一离子植入步骤，使得一位元线结构在该底材内形成；沉积一多晶硅层在该第二介电层上；蚀刻该多晶硅层而在存储器阵列区上形成数个字符线，并保护在该存储器阵列区的该第一介电层、该电荷贮存层以及该第二介电层，以降低该第一介电层、该电荷贮存层及该第二介电层与一光阻接触的次数；在该数个字符线之间形成间隙壁以填满该数个字符线之间的间距；移除在该逻辑元件区上的该第一介电层、该电荷储存层及该第二介电层；形成一第三介电层位于该数个字符线及该逻辑元件区的上方；形成一闸氧化层位于该逻辑元件区上方；沉积一第二多晶硅层在该闸氧化层上及该逻辑元件区上；蚀刻该第二多晶硅层以形成一多晶硅闸极于该逻辑元件区；形成一轻掺杂汲极在该逻辑元件区内；形成一第二间隙壁位于该逻辑元件区的该多晶硅闸极的侧壁上；形成一源极/汲极临近于该轻掺杂汲极；及执行一自行对准金属硅化物步骤在该逻辑元件区及该存储器阵列区。
9.如权利要求8的方法，其特征在于，还包含利用一离子植入步骤形成一启始电压。
全文摘要
一种形成嵌合式非挥发性存储器的方法。首先，在底材上形成氧化层/氮化层/氧化层，通过位元线微影在氧化层/氮化层/氧化层上形成光阻并执行一离子植入步骤，以在底材内形成位元线结构。接着，沉积第一多晶硅层，并通过字符线微影在第一多晶硅层上形成光阻，以形成字符线结构。这样使在存储器阵列区中贮存电子的氧化层/氮化层/氧化层只接触到一次光阻，在随后的互补式金氧半导体制作中所形成的光阻并不会与所述氧化层/氮化层/氧化层接触。因此，在存储器阵列区以及逻辑元件区的晶体管可分别形成，同时也可形成一有效的氧化层厚度，进而将作为间隙壁的氧化层完全填入多晶硅闸极间的间距内，以在自行对准金属硅化物的过程中避免漏电流路径。
文档编号H01L21/70GK1426099SQ0114384
公开日2003年6月25日 申请日期2001年12月11日 优先权日2001年12月11日
发明者郭东政, 黄守伟, 刘建宏, 潘锡树 申请人:旺宏电子股份有限公司